CN107491156B - 多重电源电压加电/断电检测器 - Google Patents

多重电源电压加电/断电检测器 Download PDF

Info

Publication number
CN107491156B
CN107491156B CN201710569373.4A CN201710569373A CN107491156B CN 107491156 B CN107491156 B CN 107491156B CN 201710569373 A CN201710569373 A CN 201710569373A CN 107491156 B CN107491156 B CN 107491156B
Authority
CN
China
Prior art keywords
power
feedback
supply voltage
coupled
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710569373.4A
Other languages
English (en)
Other versions
CN107491156A (zh
Inventor
权俊基
维韦卡·莫汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42331075&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN107491156(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107491156A publication Critical patent/CN107491156A/zh
Application granted granted Critical
Publication of CN107491156B publication Critical patent/CN107491156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请涉及多重电源电压加电/断电检测器。一种多重电源电压装置包括以第一电源电压操作的输入/输出(I/O)网络、耦合到I/O网络且以第二电源电压操作的核心网络，及耦合到I/O网络及核心网络的通电控制(POC)网络。POC网络经配置以将POC信号发射到I/O网络，且包括经配置以检测核心网络的电源状态的可调整电流加电/断电检测器。POC网络还包括耦合到可调整电流加电/断电检测器且经配置以将电源状态处理为POC信号的处理电路，及一个或一个以上反馈电路。为了减少泄漏电流同时还改善加电/断电检测速度，反馈电路耦合到可调整电流加电/断电检测器且经配置以提供反馈信号来调整可调整电流加电/断电检测器的电流容量。

Description

多重电源电压加电/断电检测器
分案申请的相关信息
本申请是国际申请日为2010年2月3日、国际申请号为PCT/US2010/023081、发明名称为“多重电源电压加电/断电检测器”的PCT申请进入中国国家阶段申请号为201080006270.3的发明专利申请的分案申请。
技术领域
本发明大体上涉及集成电路装置，且更确切地说涉及多重电源电压装置的加电/断电检测器。
背景技术
随着技术进步，在集成电路内包括越来越多装置及组件的能力一直在增加。半导体制造技术已允许这些嵌入式装置变得更小且电压要求更低，同时仍以高速操作。然而，由于这些新集成装置经常与较旧技术装置或旧版产品介接，因此集成电路内的输入/输出(I/O)电路已保持在较高操作电压以与这些较旧系统的较高电压要求介接。因此，许多较新集成电路装置包括双电源：用于内部操作或核心应用程序的一个较低电压电源及用于I/O电路及装置的第二较高电压电源。
核心装置及应用程序经由I/O装置与集成组件外部的操作通信。为了促进核心装置与I/O装置之间的通信，采用电平位移器。由于I/O装置经由电平位移器连接到核心装置，因此可能会在核心装置断电时发生问题。断电或电力骤降为装置操作未迫近或不在进行中时用于节省电力的常见技术。举例来说，如果核心网络电力骤降，则不管是否通过杂散电流等等，电平位移器均有可能可将信号发送到I/O装置以用于发射。I/O装置假定核心装置已起始此通信，且因此将把错误信号发射到外部环境中。
已发现当核心网络断电时使I/O装置处于已知状态中为有用的。为了保证这些已知状态，解决方案已包括添加用于管理额外外部信号以控制I/O电路的硬件或软件。通过使用这些外部信号，每当核心电力骤降时，I/O电路便可经控制(例如，置于已知状态中)。然而，不管是使用硬件还是软件实施此外部信号管理系统，仍将相当大量的延迟添加到集成装置的操作中。尽管硬件比软件控制略快，但硬件解决方案可能会因I/O装置侧上的显著额外电力泄漏而遇到问题。
一种目前使用的硬件解决方案提供加电/断电检测器以在内部产生通电/断电控制(POC)信号。POC信号指示I/O装置核心装置何时停机。图1为说明用于多重电源电压装置的标准POC系统10的电路图。POC系统10由三个功能块构成：加电/断电检测器100、信号放大器101及输出级102。加电/断电检测器100具有PMOS晶体管M1及NMOS晶体管M2-M3。M1-M3中的每一者的栅极端子连接到核心电源103，Vcore。当核心电源103电力骤降时，M2及M3断开而M1接通，从而将到放大器105的输入节点上拉到VI/O，即，I/O电源104。将“高”信号输入到放大器105中，所述放大器105使输出反相为“低”信号。在输出级102中，在输出缓冲器106中处理来自放大器105的低信号且再次使所述低信号反相为用于POC 107的高信号。将用于POC107的高信号发射到I/O电路，从而指示核心电源103已停机。
当核心电源103，Vcore开启时，M1变得非常弱，且M2与M3两者强接通，从而将到放大器105的输入节点拉到VSS，即，核心电源103。VSS被认为逻辑低信号。因此，放大器105使其反相为高信号，所述高信号接着在输出缓冲器106中经处理且再次反相为低信号。当I/O电源104开启且核心电源103电力骤降时或当核心电源103在I/O电源104加电之前加电时，此信号检测过程以可接受的方式操作。然而，当I/O电源104在核心电源103加电之前加电时，可能会在加电/断电检测器100或在POC 10中发生大量电流泄漏。
在I/O电源104开启且核心电源103关闭的情形下，M1接通同时M2及M3断开。当核心电源103接着加电时，M2及M3接通，且M1变得非常弱。然而，在M1可完全断开之前，存在加电/断电检测器100内的所有三个晶体管均开启的时期。因此，形成到接地的虚短路，从而引起大量电流从I/O电源104流动到接地。此“短时脉冲波干扰(glitch)”电流消耗不必要的功率。
为了减少此杂散功率消耗，可采用一种解决方案减小晶体管M1-M3的大小。通过减小M1-M3的大小，可穿过晶体管的电流的实际数量实际上有限。然而，由于如今晶体管较小，因此其切换速度也降低。降低的切换速度转化为检测核心电源电压103的加电/断电时的较小敏感度或加电/断电事件的较长处理时间。
图2为呈现图1的POC电路10中的信号交互的图式20的说明。图式20包括电源图式21及POC图式22。当I/O电源104加电时，存在稳定增加直到其达到VI/O。POC 107在I/O电源104加电时追随I/O电源104以达到高电平。类似地，当I/O电源104在时间200在VI/O下维持稳定时，POC 107在高信号下保持稳定。当核心电源103在时间201开始通电时，加电/断电检测器100(图1)花费少许时间以实际上检测此新功率电平。一旦检测到，则在时间202，POC 107切换成低值。POC 107此后应保持在低电平直到核心电源103在时间203与205之间电力骤降。此外，由于加电/断电检测器100(图1)花费少许时间以实际上检测新功率电平，因此POC107保持在低状态直到时间204，此时断电实际上由加电/断电检测器100检测。在时间202与204之间的此低状态时间被称为正常操作区域。一旦核心电源103在时间205完全关闭或电力骤降，则将到放大器105(图1)的输入再次上拉到高信号。POC 107接着将在I/O电源104也在时间206与207之间断电时追随I/O电源104。
在I/O电源104与接地之间的泄漏电流可由于较小晶体管大小而减少。因此，在时间201与205之间的时间期间，减少任何发生的泄漏。然而，此减少的泄漏以较快检测为代价而出现。如果POC电路10可包括较低阈值或较大晶体管，则切换/检测时间将更快。举例来说，当核心电源103在时间201开始加电时，加电/断电检测器100的较低阈值或较大晶体管将在时间208而非时间202检测到加电。此外，当核心电源103在时间203开始断电时，加电/断电检测器100将在时间209而非时间204检测到断电。此增加可由在时间202至204对时间208至209的时间周期之间的差表示。因此，常规解决方案仍具有关于泄漏及切换时间的问题。
发明内容
本发明的各种代表性实施例涉及具有多重电源电压的集成装置。本发明的其它代表性实施例涉及用于减少多重电源电压装置的通电/断电控制(POC)网络中的功率消耗的方法。本发明的额外代表性实施例涉及用于减少多重电源电压装置的POC网络中的功率消耗的系统。
多重电源电压装置包括以第一电源电压操作的核心网络及耦合到核心网络的控制网络。控制网络经配置以发射控制信号。控制网络包括加电/断电(加电/断电)检测器，所述加电/断电检测器经配置以检测核心网络的电源状态。控制网络进一步包括处理电路，所述处理电路耦合到加电/断电检测器且经配置以基于电源状态产生控制信号。控制网络进一步包括一个或一个以上反馈电路，所述一个或一个以上反馈电路耦合到加电/断电检测器。一个或一个以上反馈电路经配置以提供反馈信号从而调整所述加电/断电检测器的电流容量。
用于减少多重电源电压装置的通电/断电控制(POC)网络中的功率消耗的方法包括在第一电源电压已开启时检测第二电源电压的通电，响应于通电检测减少POC网络的通电/断电检测器的电流容量，在第一电源电压开启时检测第二电源电压的断电，及响应于断电检测，增加通电/断电检测器的电流容量。
用于减少多重电源电压装置的通电/断电控制(POC)网络中的功率消耗的系统包括用于在第一电源电压已开启时检测第二电源电压的通电的装置。所述系统进一步包括用于响应于通电检测而减少POC网络的通电/断电检测器的电流容量的装置。所述系统进一步包括用于在第一电源电压开启时检测第二电源电压的断电的装置，及用于响应于断电检测而增加通电/断电检测器的电流容量的装置。
上文已相当广泛地概述本实施例的特征及技术优点，以便可更好地理解以下本发明的详细描述。在下文中，将描述形成本发明的权利要求书的标的物的实施例的额外特征及优点。所属领域的技术人员应了解，所揭示的概念及特定实施例可容易地用作用于修改或设计用于实现本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到，这些等效构造不脱离如所附权利要求书中所陈述的本发明的精神及范畴。当结合附图考虑时，通过以下描述将更好地理解据信为本发明特性的新颖特征(关于其组织与操作方法两者)连同其它目标及优点。然而，应明确理解，图中的每一者仅为实现说明及描述的目的而提供，且不意在作为本发明的限制的界定。
附图说明
为了更完整地理解本发明，现在参考结合随附图式进行的以下描述。
图1为说明用于多重电源电压装置的常规POC系统的电路图。
图2为呈现图1的POC电路中的信号交互的图式的说明。
图3A为说明具有根据本发明的教示配置的通电控制(POC)网络的集成电路(IC)装置的框图。
图3B为说明根据本发明的教示配置的POC网络的框图。
图4为说明根据本发明的教示配置的另一POC网络的电路图。
图5为说明根据本发明的教示配置的另一POC网络的电路图。
图6为说明根据本发明的教示配置的又一POC网络的电路图。
图7为说明用于实施根据本发明的教示的一个实施例的过程框的流程图。
具体实施方式
现在参看图3A，呈现说明具有根据本发明的一个实施例配置的通电控制(POC)网络305的集成电路(IC)装置30的框图。IC装置30为集成电路，其包括由例如VI/O 300及Vcore301的多重电源供电的嵌入式组件。VI/O 300及Vcore 301将若干不同的电压电平电源供应到IC装置30内的不同组件及网络。两个这些嵌入式网络为I/O网络302及核心网络303。I/O网络302以由VI/O 300所提供的电压电平操作。核心网络303以由Vcore301所提供的电压电平操作，所述电压电平的电压通常低于由VI/O 300所提供的电压。由于I/O网络302及核心网络303以不同电压操作，因此其经由电平位移器304耦合在一起以用于通信。电平位移器304实质上使发生在I/O网络302与核心网络303之间的任何通信的电压电平位移。
POC网络305感测核心网络303的状态，且将POC信号发射到I/O网络302及电平位移器304。POC信号开启或关闭I/O网络302及电平位移器304。此防止由I/O网络302所接收的杂散信号错误地发射到IC装置30外部的装置或组件。
图3B为说明根据本发明的一个实施例所配置的POC网络305的框图。POC网络305包括加电/断电检测器306、处理电路307及反馈网络310。处理电路307由信号处理器308及输出缓冲器309构成。当VI/O 300开启且Vcore 301关闭时，加电/断电检测器306将检测信号提供到信号处理器308，所述信号处理器308处理检测信号且将经处理信号发射到输出缓冲器309。输出缓冲器309接着将经处理信号调节为POC信号311，所述POC信号311接着发射到I/O网络302。在此过程中，反馈网络310从信号处理器308接收反馈且将所述信号馈送到加电/断电检测器306。加电/断电检测器306使用反馈信号以调整其电流容量。当Vcore 301在关闭或低状态中时，反馈信号允许加电/断电检测器306选择最大电流容量。视加电/断电检测器306的电路配置而定，此最大电流容量状态使加电/断电检测器306对检测Vcore 301何时加电或断电或两者更敏感。
当Vcore 301加电同时VI/O 300开启时，加电/断电检测器306检测到加电且改变发射到信号处理器308的检测信号的值。处理检测信号接着由输出缓冲器309调节为经改变的POC信号311且发射到I/O网络302。在改变信号正经由信号处理电路307处理的情况下，反馈网络310接收新的反馈信号，所述新的反馈信号在输入到加电/断电检测器306中时引起加电/断电检测器306内的电流容量减少。此电流容量的减少将限制且减少泄漏电流的数量，所述泄漏电流由于加电/断电检测器306到VI/O 300及Vcore 301的连接可经由加电/断电检测器306耗散。
图4为说明根据本发明的一个实施例所配置的POC网络40的电路图。POC网络40具有与POC网络305(图3A及图3B)类似的处理区域，即，加电/断电检测器306、信号处理器308、输出缓冲器309及反馈网络310。POC网络40还产生POC信号311且耦合到VI/O 300及Vcore301。如图4中所说明的实施例中所示，加电/断电检测器306包含多个串联耦合在一起的晶体管M4-M7。晶体管M4-M7的每一栅极耦合到Vcore 301，而晶体管M4的源极端子耦合到VI/O300。晶体管M4及M5为p型晶体管且晶体管M6及M7为n型晶体管。因此，当Vcore 301关闭(即，在低状态中)时，晶体管M4及M5接通，而晶体管M6及M7断开。
与此相反，当Vcore 301开启(即，在高状态中)时，晶体管M4及M5变得非常弱，而晶体管M6及M7强接通。M6及M7接通将到反相放大器的输入的电压拉到VSS，所述VSS与VI/O相比为逻辑低信号。VSS经设计为逻辑低信号且可包含接地0V或表示逻辑低符号的某个其它选定电压电平。因此，当Vcore 301关闭时，晶体管M4及M5将到反相放大器400的输入处的电压电平上拉到VI/O 300。因此，当Vcore 301关闭时，到反相放大器400的输入高，且当Vcore 301开启时，到反相放大器400的输入低。反相放大器400接着在将检测信号发射到反相缓冲器401之前放大检测信号且使检测信号反相以用于POC信号311的调节及反相。
反馈网络310包含并联连接到晶体管M4的晶体管M8。晶体管M8还被配置为p型晶体管，以使得当来自反相放大器400的反馈信号高时晶体管M8断开，且当反馈信号低时晶体管M8接通。因此，当Vcore 301关闭从而产生高检测信号时，反相放大器400使所述信号反相为引起晶体管M8接通的逻辑低信号。当Vcore 301通电时，检测信号改变为逻辑低，所述情况将来自反相放大器400的反馈信号改变为逻辑高，所述情况又关闭晶体管M8。当晶体管M8关闭时，加电/断电检测器306具有减少的电流容量，即，由于放大的低信号的缘故，较小电流将流过晶体管M8。M4及M5的栅极端子上由Vcore301所引起的电压电平在一些短时脉冲波干扰或杂散信号情形下可引起通过M4及M5的泄漏。由于从反相放大器400接收晶体管M8的反馈信号，因此当Vcore 301断电时，反馈信号将快速从逻辑高切换成逻辑低，所述情况接着将接通晶体管M8。因此，在图4中所描绘的电路配置中，加电/断电检测器40将比现有的POC网络更快速地检测Vcore301断电。
图5为说明根据本发明的一个实施例所配置的POC网络50的电路图。POC网络50在加电/断电检测器306中包含以类似于POC网络40(图4)的方式耦合在一起的多个晶体管M4-M7，其中每一栅极耦合到Vcore 301，且晶体管M4的源极端子耦合到VI/O 300。信号处理器308包含反相放大器400，且输出缓冲器309包括反相缓冲器401。POC网络50产生POC信号311，所述POC信号311将被发射到POC网络50所耦合的I/O网络。在POC网络50中，反馈网络310配置有与晶体管M7并联耦合的晶体管M9及M10。晶体管M6、M7、M10为相同类型，n型或可为低阈值n型晶体管以加速通电检测。晶体管M9从反相缓冲器401的输出接收其反馈信号，而晶体管M10的栅极连接到Vcore301。
在操作中，当VI/O 300开启且Vcore 301关闭时，反相放大器400依靠VI/O 300接收逻辑高信号，所述逻辑高信号在由反相放大器400放大且反相且接着由反相缓冲器401调节且反相时提供逻辑高反馈信号。此高信号通常将接通反馈网络310中的M9。然而，由于M6、M7及M10全部关闭，因此晶体管M9内无通道形成以使M9接通。当Vcore 301通电时，M4及M5变得非常弱，而M6、M7及M10接通，所述情况立即引起M9接通，因为其栅极已连接到逻辑高输入。M6及M7接通将到反相放大器400的输入下拉到逻辑低信号，即，VSS。到反相放大器400的低检测信号输入经放大且反相且接着在反相缓冲器401处再次经调节且反相。一旦反相缓冲器401输出低信号，则所述低信号到晶体管M9的反馈将断开M9，由于断开M9使晶体管M10中的通道形成停止，因此所述情况引起晶体管M10也断开。因此，如图5中所说明的POC网络50的配置操作以比现存POC网络更快地检测Vcore 301通电，同时在Vcore 301开启时仍减少泄漏电流的数量。由晶体管M9所使用的反馈信号允许加电/断电检测器306调整其电流容量，所述情况在改善检测速度的同时减少泄漏电流。
图6为说明根据本发明的一个实施例所配置的POC网络60的电路图。POC网络60包括根据POC网络40(图4)与POC网络50(图5)两者的电路布置配置的反馈网络310。由此，多个晶体管M4-M7构成加电/断电检测器306。反馈网络310包括并联耦合到晶体管M4的晶体管M8，及与晶体管M7并联耦合的晶体管M9及M10。来自加电/断电检测器306的检测信号提供到信号处理器308的反相放大器400的输入，所述反相放大器400放大检测信号且使检测信号反相以用于到输出缓冲器309的反相缓冲器401的输入。接着将经调节且反相的POC信号311发射到系统的适当I/O及电平位移器网络。反馈晶体管M8从反相放大器400的输出获得其反馈信号，而反馈晶体管M9从反相缓冲器401的输出获得其反馈信号。使用这些反馈信号，如关于POC网络40(图4)及POC网络50(图5)所描述，POC网络60能够增加在通电与断电两个阶段中快速检测Vcore 301的速度。同时，由于反馈网络310提供POC网络60调整加电/断电检测器306的电流容量的能力，因此在Vcore 301正常操作周期期间还可减少不需要的泄漏电流。
应注意关于POC网络40(图4)、POC网络50(图5)及POC网络60(图6)所描述的实施例中的每一者具有其自身优点。举例来说，POC网络50(图5)在将非常小的薄氧化物电路添加到整体硅的情况下能够具有显著改善的性能特性。因此，所说明实施例中的每一者以及本发明的各种额外及/或替代实施例表示对现存系统及方法的改善。
图7为说明用于实施本发明的一个实施例的过程框的流程图。在框700中，在第一电源电压已开启时检测第二电源电压的通电。在框701，响应于通电检测减少POC网络的通电/断电检测器的电流容量。在框702，在第一电源电压开启时检测第二电源电压的断电。在框703，响应于断电检测增加通电/断电检测器的电流容量。
在一些实施例中，示范性无线通信系统包括多个远程单元及多个基站。可认识到典型无线通信系统可具有多得多的远程单元及基站。远程单元包括多个具有功率检测的半导体装置，如上所论述。前向链路信号是从基站到远程单元，反向链路信号是从远程单元到基站。
在其它实施例中，远程单元被展示为移动电话，远程单元被展示为便携式计算机，且远程单元被展示为无线本地环路系统中的固定位置远程单元。举例来说，远程单元可为移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、导航装置(例如，具有GPS能力的装置)、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备等固定位置数据单元，或任何其它存储或检索数据或计算机指令的装置或其任何组合。虽然上述远程单元是根据本发明的教示，但本发明不限于这些示范性说明单元。所揭示的装置可适当地用于包括半导体装置的任何装置中。
虽然已陈述了特定电路，但所属领域的技术人员将了解，实践本发明并不需要所揭示电路中的全部。此外，尚未描述某些众所周知的电路以便维持对本发明的关注。类似地，虽然描述在某些位置中提到逻辑“0”或“低”及逻辑“1”或“高”，但所属领域的技术人员应了解，在不影响本发明的操作的情况下，可切换逻辑值，并且相应地调整电路的剩余部分。
虽然已详细描述本发明及其优点，但应理解，在不脱离如由所附权利要求书所界定的本发明的精神及范畴的情况下，可在本文中进行各种改变、替换及更改。此外，本申请案的范畴不意在限于说明书中所描述的过程、机器、制造、物质组成、装置、方法及步骤的特定实施例。如一般所属领域的技术人员将通过本发明的实施例容易了解，可根据本发明利用目前存在或稍后开发的执行与本文中所描述的相应实施例大致相同的功能或实现与本文中所描述的相应实施例大致相同的结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求书意在在其范畴内包括这些过程、机器、制造、物质组成、装置、方法或步骤。

Claims (10)

1.一种多重电源电压装置，其包含：
核心网络，其以第一电源电压操作；以及
控制网络，其耦合到所述核心网络，其中所述控制网络经配置以发射控制信号，所述控制网络包含：
加电/断电检测器，其经配置以检测所述核心网络的电源状态，其中所述加电/断电检测器包括：
输出节点；
一个或多个内部节点；
至少一个第一晶体管，其耦合到第二电源电压，所述至少一个第一晶体管经配置以在所述第一电源电压断电时接通，且在所述第一电源电压通电时断开；
至少一个第二晶体管，其与所述至少一个第一晶体管串联耦合且耦合到所述第一电源电压，所述至少一个第二晶体管经配置以在所述第一电源电压通电时接通，且在所述第一电源电压断电时断开；
至少一个第三晶体管，其串联耦合于所述至少一个第一晶体管和所述至少一个第二晶体管之间；以及
一个或多个反馈电路，其耦合到所述一个或多个内部节点；以及
处理电路，其耦合到所述输出节点，且经配置以基于所述电源状态产生所述控制信号，
其中所述一个或多个反馈电路中的每一个经配置以响应于来自所述处理电路的第一反馈信号而减少所述加电/断电检测器的电流容量，且其中所述一个或多个反馈电路中的每一个经配置以响应于来自所述处理电路的第二反馈信号而增加所述加电/断电检测器的所述电流容量。
2.根据权利要求1所述的多重电源电压装置，其中所述一个或多个反馈电路包含：
一个或多个第一反馈晶体管，其与所述至少一个第一晶体管并联耦合，且经耦合以从所述处理电路接收反馈，其中所述一个或多个第一反馈晶体管经配置以在所述处理电路生成所述第一反馈信号时断开。
3.根据权利要求1所述的多重电源电压装置，其中所述一个或多个反馈电路包含：
一个或多个第二反馈晶体管，其与所述至少一个第二晶体管并联耦合，且经耦合以从所述处理电路接收反馈，其中所述一个或多个第二反馈晶体管经配置以在所述处理电路生成所述第一反馈信号时断开。
4.根据权利要求1所述的多重电源电压装置，其中所述一个或多个反馈电路包含：
一个或多个第一反馈晶体管，其与所述至少一个第一晶体管并联耦合，且经耦合以从所述处理电路接收反馈；以及
一个或多个第二反馈晶体管，其与所述至少一个第二晶体管并联耦合，且经耦合以从所述处理电路接收反馈，
其中所述一个或多个第一反馈晶体管及所述一个或多个第二反馈晶体管经配置以在所述处理电路生成所述第一反馈信号时断开。
5.根据权利要求1所述的多重电源电压装置，其中所述第一反馈信号指示所述第一电源电压通电。
6.根据权利要求1所述的多重电源电压装置，其中所述一个或多个反馈电路包含：
一个或多个第一反馈晶体管，其与所述至少一个第一晶体管并联耦合，且经耦合以从所述处理电路接收反馈，其中所述一个或多个第一反馈晶体管经配置以在所述处理电路生成所述第二反馈信号时接通。
7.根据权利要求1所述的多重电源电压装置，其中所述一个或多个反馈电路包含：
一个或多个第二反馈晶体管，其与所述至少一个第二晶体管并联耦合，且经耦合以从所述处理电路接收反馈，其中所述一个或多个第二反馈晶体管经配置以在所述处理电路生成所述第二反馈信号时接通。
8.根据权利要求1所述的多重电源电压装置，其中所述一个或多个反馈电路包含：
一个或多个第一反馈晶体管，其与所述至少一个第一晶体管并联耦合，且经耦合以从所述处理电路接收反馈；以及
一个或多个第二反馈晶体管，其与所述至少一个第二晶体管并联耦合，且经耦合以从所述处理电路接收反馈，
其中所述一个或多个第一反馈晶体管及所述一个或多个第二反馈晶体管经配置以在所述处理电路生成所述第二反馈信号时接通。
9.根据权利要求1所述的多重电源电压装置，其中所述第二反馈信号指示所述第一电源电压断电。
10.根据权利要求1所述的多重电源电压装置，其进一步包含：
输入/输出（I/O）网络，其以所述第二电源电压操作，其中所述I/O网络耦合到所述核心网络及所述控制网络，且其中所述I/O网络经配置以接收所述控制信号。
CN201710569373.4A 2009-02-04 2010-02-03 多重电源电压加电/断电检测器 Active CN107491156B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/365,559 US8063674B2 (en) 2009-02-04 2009-02-04 Multiple supply-voltage power-up/down detectors
US12/365,559 2009-02-04
CN201080006270.3A CN102301596B (zh) 2009-02-04 2010-02-03 多重电源电压加电/断电检测器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080006270.3A Division CN102301596B (zh) 2009-02-04 2010-02-03 多重电源电压加电/断电检测器

Publications (2)

Publication Number Publication Date
CN107491156A CN107491156A (zh) 2017-12-19
CN107491156B true CN107491156B (zh) 2022-02-08

Family

ID=42331075

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710569373.4A Active CN107491156B (zh) 2009-02-04 2010-02-03 多重电源电压加电/断电检测器
CN201080006270.3A Active CN102301596B (zh) 2009-02-04 2010-02-03 多重电源电压加电/断电检测器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201080006270.3A Active CN102301596B (zh) 2009-02-04 2010-02-03 多重电源电压加电/断电检测器

Country Status (11)

Country Link
US (1) US8063674B2 (zh)
EP (2) EP3474450A1 (zh)
JP (1) JP5890181B2 (zh)
KR (1) KR101301285B1 (zh)
CN (2) CN107491156B (zh)
BR (1) BRPI1008813A2 (zh)
DK (1) DK2394364T3 (zh)
ES (1) ES2801977T3 (zh)
HU (1) HUE050824T2 (zh)
TW (1) TW201105035A (zh)
WO (1) WO2010091105A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570077B2 (en) 2010-12-17 2013-10-29 Qualcomm Incorporated Methods and implementation of low-power power-on control circuits
US8612789B2 (en) 2011-01-13 2013-12-17 Xilinx, Inc. Power management within an integrated circuit
US8667192B2 (en) * 2011-02-28 2014-03-04 Xilinx, Inc. Integrated circuit with programmable circuitry and an embedded processor system
DE102012203043A1 (de) * 2011-03-03 2012-09-06 Samsung Electronics Co., Ltd. System-auf-Chip, elektronisches Bauelement und System sowie Betriebsverfahren
CN113855009A (zh) 2015-12-30 2021-12-31 德克斯康公司 经皮分析物传感器系统和方法
US10094859B1 (en) * 2017-07-19 2018-10-09 Invecas, Inc. Voltage detector
US11331022B2 (en) 2017-10-24 2022-05-17 Dexcom, Inc. Pre-connected analyte sensors
US11943876B2 (en) 2017-10-24 2024-03-26 Dexcom, Inc. Pre-connected analyte sensors
US10514742B2 (en) * 2017-12-28 2019-12-24 Nxp B.V. Power down signal generating circuit
US10955864B2 (en) * 2018-03-06 2021-03-23 Arm Limited Context-aware power network
CN110248149B (zh) 2018-10-19 2022-07-19 浙江大华技术股份有限公司 一种硬盘录像机dvr供电的方法及装置
EP3713089A1 (en) * 2019-03-22 2020-09-23 Nexperia B.V. Power supply detection circuit
JP6886545B1 (ja) * 2020-05-07 2021-06-16 ウィンボンド エレクトロニクス コーポレーション パワーダウン検出回路および半導体記憶装置
CN114449187B (zh) 2020-11-06 2023-10-17 广州印芯半导体技术有限公司 图像传感器以及图像感测方法
US11711076B2 (en) * 2021-04-30 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Power on control circuits and methods of operating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352204A (ja) * 2005-06-13 2006-12-28 Seiko Epson Corp 電位検出回路及びそれを備える半導体集積回路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602698A1 (de) * 1985-04-16 1986-10-16 SMS Schloemann-Siemag AG, 4000 Düsseldorf Walzgeruest mit axial verschiebbaren walzen
JPH01223820A (ja) * 1988-03-02 1989-09-06 Nec Corp パワーオン信号発生回路
US5130569A (en) 1991-03-12 1992-07-14 Harris Corporation Power-on reset circuit
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
US5495453A (en) * 1994-10-19 1996-02-27 Intel Corporation Low power voltage detector circuit including a flash memory cell
US5723990A (en) * 1995-06-21 1998-03-03 Micron Quantum Devices, Inc. Integrated circuit having high voltage detection circuit
US5781051A (en) * 1996-07-26 1998-07-14 Exel Microelectronics, Inc. Power-up detector for low power systems
US6646844B1 (en) 1999-12-15 2003-11-11 Motorola, Inc. Apparatus for power-on disable in a multiple power supply system and a method therefor
KR100343380B1 (ko) * 2000-10-19 2002-07-15 윤종용 전압 레벨 검출회로 및 이를 이용한 전압 발생회로
FR2822956B1 (fr) 2001-04-02 2003-06-06 St Microelectronics Sa Dispositif de detection d'alimentation
AU2003226340A1 (en) * 2002-04-12 2003-10-27 University Of Rochester Dual threshold voltage and low swing domino logic circuits
KR100487526B1 (ko) * 2002-05-22 2005-05-03 삼성전자주식회사 반도체 장치
US7057907B2 (en) * 2003-11-21 2006-06-06 Fairchild Semiconductor Corporation Power converter having improved control
US7348814B2 (en) * 2004-08-24 2008-03-25 Macronix International Co., Ltd. Power-on reset circuit
KR100636933B1 (ko) 2004-11-15 2006-10-19 주식회사 하이닉스반도체 파워 온 리셋 회로
CN101166982B (zh) * 2005-06-06 2012-03-28 半导体元件工业有限责任公司 低功率电压检测电路及其方法
US7295052B2 (en) 2005-08-03 2007-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Regenerative power-on control circuit
US7253655B2 (en) 2005-09-01 2007-08-07 Micron Technology, Inc. Output driver robust to data dependent noise
WO2007091211A2 (en) 2006-02-09 2007-08-16 Nxp B.V. Circuit arrangement and method for detecting a power down situation of a voltage supply source
KR100788356B1 (ko) * 2006-10-26 2008-01-02 동부일렉트로닉스 주식회사 전압차가 큰 레벨 변환이 가능한 단일 전원 레벨 변환기
JP2008219486A (ja) * 2007-03-05 2008-09-18 Freescale Semiconductor Inc パワーオン検知回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352204A (ja) * 2005-06-13 2006-12-28 Seiko Epson Corp 電位検出回路及びそれを備える半導体集積回路

Also Published As

Publication number Publication date
EP2394364B1 (en) 2020-03-25
EP2394364A2 (en) 2011-12-14
WO2010091105A3 (en) 2010-09-30
HUE050824T2 (hu) 2021-01-28
EP3474450A1 (en) 2019-04-24
BRPI1008813A2 (pt) 2018-02-06
CN102301596A (zh) 2011-12-28
WO2010091105A2 (en) 2010-08-12
CN107491156A (zh) 2017-12-19
US8063674B2 (en) 2011-11-22
KR20110132360A (ko) 2011-12-07
CN102301596B (zh) 2017-07-28
JP5890181B2 (ja) 2016-03-22
TW201105035A (en) 2011-02-01
DK2394364T3 (da) 2020-05-18
JP2012517193A (ja) 2012-07-26
KR101301285B1 (ko) 2013-08-28
US20100194200A1 (en) 2010-08-05
ES2801977T3 (es) 2021-01-15

Similar Documents

Publication Publication Date Title
CN107491156B (zh) 多重电源电压加电/断电检测器
CN107257236B (zh) 用于电压电平转换的装置、系统和方法
US8593203B2 (en) High signal level compliant input/output circuits
US7804334B2 (en) High signal level compliant input/output circuits
CN102089748B (zh) 顺应高信号电平的输入/输出电路
CN102089973B (zh) 顺应高信号电平的输入/输出电路
WO2013074073A1 (en) Voltage level shift with interim-voltage-controlled contention interrupt
US10367505B2 (en) Low power general purpose input/output level shifting driver
US20100026348A1 (en) High signal level compliant input/output circuits
US7782116B2 (en) Power supply insensitive voltage level translator
CN104426528A (zh) 多电压输入缓冲器及其相关方法
KR102615562B1 (ko) 듀얼 패드 전압 레벨 시프터용 정적 및 간헐적인 동적 멀티-바이어스 코어
KR20180016148A (ko) 전류 차단 회로, 이를 포함하는 반도체 장치 및 이의 동작 방법
Chen et al. Design on new tracking circuit of I/O buffer in 0.13-/spl mu/m cell library for mixed-voltage application
JP2010166300A (ja) 高速レベルシフト回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant