CN104426528A - 多电压输入缓冲器及其相关方法 - Google Patents

Abstract

本发明提供了多电压输入缓冲器及其相关方法，其中一种器件包括：第一电平转换器、开关和控制电路。第一电平转换器电连接至焊盘。开关具有与第一电平转换器的输入端电连接的输入端和与第一电平转换器输出端电连接的输出端。控制电路电连接至开关的控制端。

Description

多电压输入缓冲器及其相关方法

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及多电压输入缓冲器及其相关方法。

背景技术

由于各种电子部件（例如，晶体管、二极管、电阻器、电容器等）的集成度的提高，半导体产业已经历了快速的发展。在大多数情况下，这种集成度的提高源自半导体工艺节点的缩小（例如，将半导体工艺节点向着亚20nm节点缩小）。与尺寸的减小所对应的是每个相继缩小的节点的工作电压的降低。

集成电路通过输入/输出（I/O）电路与其他集成电路交互。然而，并非所有的集成电路均使用相同的电压条件。在现代化的工艺中，例如，集成电路通常在1.8伏、2.5伏和3.3伏中的任一电压下工作。因此，1.8伏的集成电路可以提高其输出电压以与2.5伏或3.3伏的集成电路交互，并且3.3伏的集成电路可以降低其电压输出以与2.5伏或1.8伏的集成电路交互。

不仅集成电路以不同电压进行操作，而且集成电路内的集成器件也可以在不同电压下工作。因此，1.8伏的集成电路可包括在0.9伏下工作的核心逻辑器件。核心逻辑器件通常速度更快，并且比1.8伏集成电路中的标准器件消耗更少的功率。虽然核心逻辑器件的速度更快并且消耗更少的功率，但是它们也更加脆弱，其对高电压偏置具有较低的承受力。I/O器件通常在诸如3.3伏和1.8伏的更高电压下工作，但是其存在功耗高、速度慢的缺陷。因此，当主要使用用于信号处理的核心逻辑器件的集成电路需要与传统集成电路交互时，或与使用更旧工艺节点（和因此更高的额定工作电压）的集成电路交互时，I/O器件被用作核心逻辑器件和传统集成电路之间的接口。可以理解，需要将核心逻辑器件电压（0.9伏）转换成I/O器件电压（1.8伏）以从核心逻辑器件向I/O器件输出相对更低的电压信号，并且需要另一种转换以将I/O器件电压（1.8伏）的电压信号输出至以较高电压（2.5伏或3.3伏）工作的与其交互的集成电路。此外，使用输入缓冲器以将较高的工作电压降低至较低的工作电压，例如从3.3伏降低至0.9伏。

发明内容

根据本发明的一个方面，提供了一种器件，包括：第一电平转换器，电连接至焊盘；开关，具有电连接至第一电平转换器的输入端的输入端和电连接至第一电平转换器的输出端的输出端；以及控制电路，电连接至开关的控制端。

优选地，开关是P型金属氧化物半导体（PMOS）晶体管。

优选地，控制电路包括：第二电平转换器，电连接至焊盘；反相器，电连接至第二电平转换器；第三电平转换器，电连接至反相器和开关的控制端；以及第四电平转换器，电连接至第二电平转换器和开关的控制端。

优选地，第二电平转换器包括：第一晶体管，具有电连接至焊盘的第一电极和电连接至反相器的输入端的第二电极；以及第二晶体管，具有电连接至反相器的输入端的第一电极和电连接至第一晶体管的第一电极的控制电极。

优选地，第二电平转换器还包括：电阻器，具有电连接至焊盘的第一端和电连接至第一晶体管的第一电极的第二端。

优选地，第三电平转换器包括：第三晶体管，具有与反相器的输出端电连接的控制电极；第四晶体管，具有与反相器的输出端电连接的控制电极；和第一使能电路，具有电连接至第三晶体管的第一电极的第一端、电连接至第四晶体管的第一电极的第二端和电连接至开关的控制端的第三端。第四电平转换器包括：第五晶体管，具有与第二电平转换器的第一晶体管的第二电极电连接的控制电极；第六晶体管，具有与第二电平转换器的第一晶体管的第二电极电连接的控制电极；和第二使能电路，具有电连接至第五晶体管的第一电极的第一端、电连接至第六晶体管的第一电极的第二端和电连接至开关的控制端的第三端。

优选地，第一使能电路包括：第七晶体管，具有与第三晶体管的第一电极电连接的第一电极和与开关的控制端电连接的第二电极；和第八晶体管，具有与第四晶体管的第一电极电连接的第一电极和与开关的控制端电连接的第二电极。第二使能电路包括：第九晶体管，具有与第五晶体管的第一电极电连接的第一电极和与开关的控制端电连接的第二电极；和第十晶体管，具有与第六晶体管的第一电极电连接的第一电极和与开关的控制端电连接的第二电极。

优选地，该器件还包括：第一反相器，具有与第一电平转换器的输出端电连接的输入端；以及第二反相器，具有与第一反相器的输出端电连接的输入端。

优选地，焊盘电连接至以第一电压范围工作的第一电路；第二反相器电连接至以第二电压范围工作的第二电路；并且第一电压范围大于第二电压范围。

根据本发明的另一方面，提供了一种方法，包括：通过器件的焊盘接收电压；以及利用电连接至焊盘和节点的开关，通过旁路电连接至焊盘和节点的电平转换电路，将电压发送到节点。

优选地，发送包括：确定电压的电压范围；以及当电压范围为第一电压范围和第二电压范围中较小的一个时，通过控制电路接通开关。

优选地，确定包括：使控制电路偏置在电压范围。

优选地，接通包括：通过电连接至焊盘的第一电平转换器对焊盘的电压进行电平转换；使能电连接至第一电平转换器和开关的第二电平转换器；以及通过第二电平转换器对第一电平转换器的输出电压进行电平转换以接通开关。

优选地，使能包括：导通第二电平转换器的第一晶体管和第二晶体管。

优选地，接通还包括：使电连接至开关的第三电平转换器和电连接至第一电平转换器的反相器失效。

优选地，失效包括：截止第三电平转换器的第一晶体管和第二晶体管。

优选地，该方法还包括：当电压范围为第一电压范围和第二电压范围中较大的一个范围时，切断开关。

优选地，切断包括：通过电连接至焊盘的第一电平转换器对焊盘的电压进行电平转换；以及反转第一电平转换器的输出电压；以及通过第三电平转换器对第一电平转换器的输出电压进行电平转换以切断开关。

优选地，切断还包括：使电连接至第一电平转换器和开关的第二电平转换器失效。

优选地，使第二电平转换器失效包括：截止第二电平转换器的第一晶体管和第二晶体管。

附图说明

为了更完整地理解本发明及其优点，现结合附图来参考以下描述，其中：

图1是根据本发明各个实施例的多电压输入缓冲器的示意图；

图2是根据本发明各个实施例的控制电路的示意图；

图3是根据本发明各个实施例的处于第一工作模式的控制电路的示意图；

图4是根据本发明各个实施例的处于第二工作模式的控制电路的示意图；以及

图5是根据本发明各个实施例的实施多电压输入缓冲的流程图。

具体实施方式

以下详细论述了本发明实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的创造性构思。所论述的具体实施例仅仅是对制造和使用本发明的具体方式的说明，而不用于限制本发明的范围。

将结合具体环境来描述实施例，即具有有利的可靠性和稳健性的多电压输入缓冲器和方法。然而，也可以将其他实施例应用于其他类型的输入/输出（I/O）电路。

在多个附图和论述中，相同的参考标号代表相同的部件。同时，尽管在一些附图中论述了单个部件，这是为了简化说明和易于论述。本领域普通技术人员将能够容易理解，这种论述和说明可以应用于结构内的多个部件。

在以下内容中，介绍了新的输入缓冲器电路和方法。输入缓冲器电路使用开关控制以至少提高输入缓冲电路的可靠性和稳健性。

图1是根据本发明各个实施例的多电压输入缓冲器10（或简称为“输入缓冲器10”）的示意图。在一些实施例中，输入缓冲器10是电子电路的一部分。在一些实施例中，电子电路是发射器、接收器、存储器接口、驱动电路、读出电路等。在一些实施例中，电子电路是器件的一部分，诸如可穿戴式电子器件、智能手机、平板电脑、个人电脑、网络设备等。

输入缓冲器10的焊盘100接收输入信号S1。第一晶体管120和第二晶体管121将输入信号S1转换为第二信号S2。第一反相器130反转第二信号S2以生成反相信号S3。第二反相器140反转反相信号S3以生成输出信号S4。核心逻辑110接收输出信号S4，并对输出信号S4进行进一步处理。

在一些实施例中，焊盘100是集成电路（IC）管芯上的金属互连结构，其用于与另一个IC管芯上的外部电路形成电连接（例如，通过印刷电路板迹线、硅通孔等）。在一些实施例中，焊盘100是输入缓冲器10所在IC管芯的内部电路节点。焊盘100电连接至第一节点101。

在一些实施例中，输入缓冲器10在需要支持多个工作电压范围的环境中工作。例如，在安全数字（SD）卡和用户身份识别（SIM）卡的应用中，主控制器被集成到包括基带（BB）和应用处理器（AP）架构的片上系统（SOC）中。可以采用先进工艺，利用低电压输入/输出（I/O）器件（例如，1.8V的I/O器件）制造SOC。然而，SD或SIM协议需要支持收发机/接收机（Tx/Rx）在1.8V和3.3V两个范围的工作。

输入信号S1在第一范围或第二范围内。第一范围为接地电压（例如，0V）至高电压（VH）。第二范围为接地电压（例如，0V）至中间电压（VM）。在一些实施例中，中间电压比高电压低一半（VM=VH/2）。在一些实施例中，中间电压是第一工艺节点的工作电压，其中，第一工艺节点具有的临界尺寸（CD）低于与高电压相应的第二工艺节点的临界尺寸。在一些实施例中，高电压约为3.3V而中间电压约为1.8V。在一些实施例中，输入信号S1是数字信号，其具有的电压主要处在逻辑低电压（例如，0V）或逻辑高电压（例如，VM或VH），并且不以逻辑低电压和逻辑高电压之间的显著活动（长期活跃期）为特征。

在一些实施例中，第一晶体管120是一种N型金属氧化物半导体（NMOS）晶体管，并电连接至节点101和节点102。第一晶体管120的漏电极电连接至节点101。第一晶体管120的源电极电连接至节点102。第一晶体管120的栅电极电连接至诸如偏置在中间电压的第一电源节点。在一些实施例中，第一电源节点为参考偏置电路的输出节点（例如，带隙基准）。在一些实施例中，第一电源节点电连接至调节电路。

在一些实施例中，第二晶体管121是NMOS晶体管，并且电连接至节点101和102。第二晶体管121的源电极电连接至节点102。第二晶体管121的漏电极电连接至第一电源节点。第二晶体管121的栅电极电连接至节点101。

控制电路160控制开关150。开关150的第一端电连接至节点101。开关150的第二端电连接至节点102。开关150的控制端电连接至控制电路160的输出端。

为了说明的目的，首先隔离开关150和控制电路160的活动对第一晶体管120和第二晶体管121的工作进行描述。在第一工作模式中，输入信号S1在接地电压（例如，0V）和高电压（例如，3.3V）之间变化。在第二工作模式下，输入信号S1在接地电压和中间电压（例如，1.8V）之间变化。当输入信号S1约为接地电压时，节点102处的电压约为接地电压。在第一工作模式中，当输入信号S1约为高电压时，第一晶体管120和第二晶体管121处于导通状态。第二晶体管121使节点102处的电压增加至约为中间电压。当节点102约为中间电压时，第一晶体管120截止或弱导通（栅极-源极电压小于第一晶体管120的阈值电压）。在第二工作模式下，当输入信号S1约为中间电压（节点101处的电压约为VM）时，第一晶体管120和第二晶体管121的栅电极和漏电极均被偏置在中间电压。节点102处的电压最终稳定在中间电压与第一晶体管120或第二晶体管121的阈值电压的差值（VM-Vth）。使节点102处的电压减小一个阈值电压（Vth）使得输入到第一反相器130的裕度很小，在一些实施例中，第一反相器130是施密特触发反相器。如果供给输入缓冲器10的中间电压降低10%（例如，由于工艺、温度或其他变化），则第一反相器130就可能会出现功能故障。

开关150和控制电路160至少动作以减缓刚才所描述的故障模式（与第一反相器130的输入端相应的节点102处的电压太低）。在一些实施例中，开关150是P型金属氧化物半导体（MOS）晶体管。开关150的源电极电连接至节点102。开关150的漏电极电连接至节点101。开关150的栅电极电连接至控制电路160。当控制电路160检测到中间电压（VM）时，开关150导通（例如，栅电极电压被偏置到0V），并且中间电压通过开关150被传送到节点102，旁路第一晶体管120和第二晶体管121。在将中间电压传输至节点102期间，开关150引入的压降非常小甚至无压降，从而为第一反相器130提供了更大的裕度。因此，即使中间电压降低10%（或更多），第一反相器130仍然可以正常运转。

第一反相器130的输入端电连接至节点102以从第一晶体管120、第二晶体管121或开关150接收第二信号S2。第一反相器130反转第二信号S2（例如，从VM至0V或从0V至VM）以在第一反相器130的输出端生成反相信号S3。

第二反相器140的输入端电连接至第一反相器130的输出端。反相信号S3被输入至第二反相器140的输入端。第二反相器140反转反相信号S3以输出信号S4。例如，第二反相器140将第三信号S3从0伏反转至低电压（VL），或从中间电压反转至0伏。低电压低于中间电压。在一些实施例中，低电压约为0.9伏、中间电压约为1.8伏，而高电压约为3.3伏。可以想到低电压、中间电压和高电压采用其他电压。

图2是根据本发明的多种实施例的控制电路160的示意图。图2中还示出了开关150以用于参考。检测电路200接收焊盘100的焊盘电压（VPAD）和中间电压（VM），并在节点241处输出检测电压。上电平转换器220接收由位于节点241和节点242之间的反相器210在节点242处生成的反相检测电压。下电平转换器230接收节点241处的检测电压。通过开关150的栅电极接收与上电平转换器220和下电平转换器230的输出端相应的节点243处的电压以控制开关150的操作。

检测电路200接收焊盘100的焊盘电压（VPAD）和中间电压（VM），并在节点241处输出检测电压。第一晶体管201通过电阻器203接收焊盘电压。电阻器203的第一端接收焊盘电压。在一些实施例中，第一晶体管201是PMOS晶体管。第一晶体管201的漏电极电连接至电阻器203的第二端。第一晶体管201的源电极电连接至节点241。第一晶体管201的栅电极被中间电压偏置。第二晶体管202接收中间电压。第二晶体管202的漏电极被中间电压偏置。第二晶体管202的源电极电连接至节点241。第二晶体管202的栅电极电连接至第一晶体管201的漏电极。

反相器210在节点241处反转检测电压以在节点242处生成反相检测电压。反相器210的第一晶体管211是PMOS晶体管。第一晶体管211的源电极接收高电压（VH）。第一晶体管211的漏电极电连接至节点242。第一晶体管211的栅电极电连接至节点241。反相器210的第二晶体管212是NMOS晶体管。第二晶体管212的源电极被电连接以接收中间电压。第二晶体管212的漏电极电连接至节点242。第二晶体管212的栅电极电连接至节点241。

上电平转换器220在节点242处接收反相检测电压，并对反相检测电压进行电平转换以在节点243处输出电压。上电平转换器220的第一晶体管221和第二晶体管222是PMOS晶体管。第一晶体管221的栅电极电连接至节点242。第一晶体管221的源电极被电连接以接收高电压。第二晶体管222的源电极电连接至第一晶体管221的漏电极。上电平转换器220的第三晶体管223和第四晶体管224是NMOS晶体管。第三晶体管223的源电极被电连接以接收中间电压。第四晶体管224的源电极电连接至第三晶体管223的漏电极。第四晶体管224的栅电极被电连接以接收控制信号（V1）。第二晶体管222的栅电极被电连接以接收条状控制信号（bar controlsignal）（V1B）。在一些实施例中，条状控制信号（V1B）具有与控制信号（V1）相反的逻辑电平。例如，当控制信号为3.3V时，条状控制信号可以是1.8V。另一个实例中，当控制信号是0V时，条状控制信号可以是1.8V。第二晶体管222和第四晶体管224形成上电平转换器220的使能电路。

下电平转换器230在节点241处接收检测电压，并对检测电压进行电平转换以在节点243处输出电压。下电平转换器230的第一晶体管231和第二晶体管232是PMOS晶体管。第一晶体管231的栅电极电连接至节点241。第一晶体管231的源电极被电连接以接收高电压。第二晶体管232的源电极电连接至第一晶体管231的漏电极。下电平转换器230的第三晶体管233和第四晶体管234是NMOS晶体管。第三晶体管233的源电极被电连接以接收略低于中间电压的电压（～VM）或0V的电压。第四晶体管234的源电极电连接至第三晶体管233的漏电极。第四晶体管234的栅电极被电连接以接收条状控制信号（V1B）。第二晶体管232的栅电极被电连接以接收控制信号（V1）。第二晶体管232和第四晶体管234形成下电平转换器230的使能电路。

图3是根据本发明的各个实施例的处于第一工作模式的控制电路160的示意图。在第一工作模式中，焊盘电压VPAD在第一范围（例如，约0伏至约3.3伏）内。通过将控制信号设置为比第四晶体管224的至少一个阈值电压更高的第一电压电平（例如，3.3伏）以及将条状控制信号设置为比高电压低第二晶体管222的至少一个阈值电压的第二电压电平（例如，1.8伏），使能上电平转换器220。利用如上所述设置的控制信号和条状控制信号，使下电平转换器230失效（第四晶体管234的栅极-源极电压基本上为0伏；第二晶体管232的源极-栅极电压基本上为0伏）。

当焊盘电压基本上为0伏时，第二晶体管202导通以将中间电压传递至节点241。节点241处的中间电压导通反相器210的第一晶体管211以将高电压传递至节点242。节点242处的高电压导通上电平转换器220的第三晶体管223以通过第四晶体管224将中间电压传递至与开关150的栅电极相应的节点243。

当焊盘电压基本上是高电压（例如，3.3伏）时，第一晶体管201被导通以将高电压传递至节点241。节点241处的高电压导通反相器210的第二晶体管212以将中间电压传递至节点242。节点242处的中间电压导通上电平转换器220的第一晶体管221以通过第二晶体管222将高电压传递至与开关150的栅电极相应的节点243。

在第一工作模式下，当焊盘电压是高电压时，控制电路160输出高电压，而当焊盘电压是0伏时，控制电路160输出中间电压。这有效地关闭了开关150。由于考虑到器件的可靠性（HCI和GOI），243并非总能保持高电压。当焊盘电压是高电压时，243是高电压，并且PMOS150的可靠性是可以接受的。如图1所示和以上所述，当焊盘电压是0伏时，则必须将243的电压从高电压改变至VM以将可靠性保持在可接受的范围内。

图4是根据本发明的各个实施例的处于第二工作模式的控制电路160的示意图。在第二工作模式下，焊盘电压VPAD在第二范围（例如，约0伏至约1.8伏）内。通过将控制信号设置为比第四晶体管224的至少一个阈值电压更高的第三电压电平（例如，0伏）以及将条状控制信号设置为比中间电压低第二晶体管222的至少一个阈值电压的第二电压电平（例如，1.8伏），使能下电平转换器230。利用如上所述设置的控制信号和条状控制信号，使上电平转换器220失效（第四晶体管224的栅极-源极电压基本上为0伏；第二晶体管222的源极-栅极电压基本上为0伏）。

当焊盘电压基本为0伏时，第二晶体管202被导通以将中间电压传递至节点241。节点241处的中间电压导通下电平转换器230的第三晶体管233以通过第四晶体管234将0伏的电压传递至与开关150的栅电极相应的节点243。

当焊盘电压基本为中间电压（例如，1.8V）时，第一晶体管201导通以将中间电压传送至节点241。节点241处的中间电压导通下电平转换器230的第一晶体管233以通过第二晶体管234将0V电压传送至与开关150的栅电极相应的节点243。

在第二工作模式下，由于焊盘电压约为中间电压或0伏电压，控制电路160输出约为0伏的电压。如图1所示和以上所述，这有效地接通了开关150。

图5是根据本发明各个实施例的用于实施多电压输入缓冲的工艺50的流程图。根据图1至图4中的输入缓冲器描述的工艺50仅用于说明目的。在步骤500中，接收第一电压。第一电压在一电压范围内（例如，约第一电压电平至约第二电压电平）。在一些实施例中，该范围与电路的工作模式相关。例如，该范围可能与上述第一工作模式或第二工作模式相关。在一些实施例中，由诸如输入缓冲器10的电路从电连接至该电路的另一个电路接收第一电压。在一些实施例中，外部电路与该电路位于同一IC中。在一些实施例中，外部电路位于与该电路所处的IC电连接的不同IC中。在一些实施例中，第一电压是信号的一部分。在一些实施例中，第一电压与信号的第一逻辑电平相应。例如，第一电压可以是逻辑高电压或逻辑低电压。

在步骤510中确定第一电压的范围。在一些实施例中，根据在第一工作模式或第二工作模式下工作的电路来确定该范围。在一些实施例中，控制器使该电路偏置以在第一工作模式和第二工作模式下工作。

当第一电压的范围为约0伏至约高电压（例如，上述第一范围）时，在步骤520中，通过电平转换电路将第一电压下调至范围介于约0伏和约中间电压VM之间的第二电压。在输入缓冲器10的第一工作模式中，通过图1中的第一晶体管120和第二晶体管121来实施下调。在步骤520的操作期间，将控制电路160从高电压偏置为中间电压（如图3所示）。由于所施加的偏置条件以及反相器210和上电平转换器220的操作，控制电路160关闭开关150。

当第一电压的范围介于约0伏至约中间电压之间时（例如，上述第二范围），在步骤530中，第一电压旁路电平转换电路而作为第二电压被输出。在步骤530中，第二电压基本上等于第一电压（例如，减去开关150的源极-漏极电压）。在输入缓冲器10的第二工作模式中，通过图1中的开关150实施旁路。在步骤530的操作期间，控制电路160从中间电压偏置为约0伏（如图4所示）。由于所施加的偏置条件和下电平转换器230的操作，控制电路160接通开关150。

在步骤540中，在步骤520或步骤530中获得的第二电压通过工作在0伏和中间电压之间的第一反相器130反转成第三电压。在一些实施例中，步骤540中的第一反相器是图1所示的第一反相器130。在一些实施例中，当第二电压约为0伏时，第一反相器将第二电压反转成约为中间电压（例如，1.8伏）。在一些实施例中，当第二电压约为中间电压时，第一反相器将第二电压反转成约为0伏。

在步骤550中，第三电压（中间电压或0伏）被工作在0伏和低电压（例如，0.9伏）之间的第二反相器140反转成第四电压。在一些实施例中，步骤540中的第二反相器是图1所示的第二反相器140。在一些实施例中，当第三电压约为0伏时，第二反相器将第三电压反转成低电压（例如，0.9伏）。在一些实施例中，当第三电压约为中间电压时，第一反相器将第二电压反转成约为0伏。

实施例可以实现优势。在将中间电压传输至节点102期间，开关150引入的压降很小以至几乎没有电压降，从而为第一反相器130的输入端提供了更大的裕度。因此，即使中间电压降低10%（或更多），第一反相器130仍然正常运转。

根据本发明的各个实施例，一种器件包括第一电平转换器、开关和控制电路。第一电平转换器电连接至焊盘。开关具有与第一电平转换器的输入端电连接的输入端和与第一电平转换器的输出端电连接的输出端。控制电路电连接至开关的控制端。

根据本发明的各个实施例，一种方法包括：通过器件的焊盘接收电压；以及通过利用电连接至焊盘和节点的开关旁路电连接至焊盘和节点的电平转换电路将该电压发送到该节点。

如同本发明中所应用的，“或”预期意为包含性的“或”而不是排除性的“或”。此外，除非另有说明或从本文中可以直接推测出单数形式，否则本发明中的“一”和“一个”通常被解释为“一个以上”。此外，A和B和/或等中的至少一个通常代表A或B或A和B。此外，在某种程度上，本文的具体描述和权力要求中使用了术语“包括”、“具有”、“有”、“带有”或它们的变形，这些术语旨在以类似的方式包含术语“包含”。另外，本申请中使用的术语“在…之间”通常是包含性的（例如，在A和B之间包括A和B的内部边缘值）。

以上描述中使用的术语“接地电压”和“0伏”旨在提供参考标准以描述上述实施例。其他的参考标准预期在实施例中。例如，从高电压至0伏或接地电压的第一工作范围可以等价于从低电压至负电压（例如，从1.8伏至-1.8伏，从0.45伏至-0.45伏）的另一个工作范围。

尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的精神和范围的情况下，进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器装置、制造、物质组成、工具、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器装置、制造、物质组成、工具、方法或步骤。因此，所附权利要求预期将这些工艺、机器装置、制造、物质组成、工具、方法或步骤包括在它的范围内。

Claims (10)

1.一种器件，包括：

第一电平转换器，电连接至焊盘；

开关，具有：

输入端，电连接至所述第一电平转换器的输入端；和

输出端，电连接至所述第一电平转换器的输出端；以及

控制电路，电连接至所述开关的控制端。

2.根据权利要求1所述的器件，其中，所述控制电路包括：

第二电平转换器，电连接至所述焊盘；

反相器，电连接至所述第二电平转换器；

第三电平转换器，电连接至所述反相器和所述开关的控制端；以及

第四电平转换器，电连接至所述第二电平转换器和所述开关的控制端。

3.根据权利要求2所述的器件，其中，所述第二电平转换器包括：

第一晶体管，具有：

第一电极，电连接至所述焊盘；和

第二电极，电连接至所述反相器的输入端；和

第二晶体管，具有：

第一电极，电连接至所述反相器的输入端；和

控制电极，电连接至所述第一晶体管的第一电极。

4.根据权利要求3所述的器件，其中，所述第二电平转换器还包括：

电阻器，具有电连接至所述焊盘的第一端和电连接至所述第一晶体管第一电极的第二端。

5.根据权利要求3所述的器件，其中：

所述第三电平转换器包括：

第三晶体管，具有与所述反相器的输出端电连接的控制电极；

第四晶体管，具有与所述反相器的输出端电连接的控制电极；和

第一使能电路，具有电连接至所述第三晶体管的第一电极的第一端、电连接至所述第四晶体管的第一电极的第二端和电连接至所述开关的控制端的第三端；以及

所述第四电平转换器包括：

第五晶体管，具有与所述第二电平转换器的第一晶体管的第二电极电连接的控制电极；

第六晶体管，具有与所述第二电平转换器的第一晶体管的第二电极电连接的控制电极；和

第二使能电路，具有电连接至所述第五晶体管的第一电极的第一端、电连接至所述第六晶体管的第一电极的第二端和电连接至所述开关的控制端的第三端。

6.根据权利要求5所述的器件，其中：

所述第一使能电路包括：

第七晶体管，具有与所述第三晶体管的第一电极电连接的第一电极和与所述开关的控制端电连接的第二电极；和

第八晶体管，具有与所述第四晶体管的第一电极电连接的第一电极和与所述开关的控制端电连接的第二电极；以及

所述第二使能电路包括：

第九晶体管，具有与所述第五晶体管的第一电极电连接的第一电极和与所述开关的控制端电连接的第二电极；和

第十晶体管，具有与所述第六晶体管的第一电极电连接的第一电极和与所述开关的控制端电连接的第二电极。

7.一种方法，包括：

通过器件的焊盘接收电压；以及

利用电连接至所述焊盘和节点的开关，通过旁路电连接至所述焊盘和所述节点的电平转换电路，将所述电压发送到所述节点。

8.根据权利要求7所述的方法，其中，发送包括：

确定所述电压的电压范围；以及

当所述电压范围为第一电压范围和第二电压范围中较小的一个时，通过控制电路接通开关。

9.根据权利要求8所述的方法，其中，接通包括：

通过电连接至所述焊盘的第一电平转换器对所述焊盘的电压进行电平转换；

使能电连接至所述第一电平转换器和所述开关的第二电平转换器；以及

通过所述第二电平转换器对所述第一电平转换器的输出电压进行电平转换以接通开关。

10.根据权利要求8所述的方法，还包括：

当所述电压范围为所述第一电压范围和所述第二电压范围中较大的一个范围时，切断所述开关。