CN113326157B - 一种fpga固件升级的电路和服务器 - Google Patents

一种fpga固件升级的电路和服务器 Download PDF

Info

Publication number
CN113326157B
CN113326157B CN202110655109.9A CN202110655109A CN113326157B CN 113326157 B CN113326157 B CN 113326157B CN 202110655109 A CN202110655109 A CN 202110655109A CN 113326157 B CN113326157 B CN 113326157B
Authority
CN
China
Prior art keywords
power supply
chip
mos tube
multiplexer
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110655109.9A
Other languages
English (en)
Other versions
CN113326157A (zh
Inventor
王晓玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110655109.9A priority Critical patent/CN113326157B/zh
Publication of CN113326157A publication Critical patent/CN113326157A/zh
Application granted granted Critical
Publication of CN113326157B publication Critical patent/CN113326157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种FPGA固件升级的电路和服务器，电路包括：BMC芯片；电平转换芯片，电平转换芯片的输入端连接到BMC芯片，VDDB端连接到第一电源；多路复用器，多路复用器.的第一输入端连接到电平转换芯片的输出端，选择端连接到BMC芯片的信号输出端；FPGA芯片，FPGA芯片连接到多路复用器的第二输入端；Flash芯片，Flash芯片连接到多路复用器的输出端；电源轨控制线路，电源轨控制线路的输出端连接到电平转换芯片的VDDA端、多路复用器的VDD端和Flash芯片的VDD端。通过使用本发明的方案，能够在关机状态下对FPGA固件升级，解决了不同电源轨之间时序不同引起的漏电问题。

Description

一种FPGA固件升级的电路和服务器
技术领域
本领域涉及计算机领域，并且更具体地涉及一种FPGA固件升级的电路和服务器。
背景技术
智能网卡相比于一般网卡拥有独立的CPU、内存、硬件加速单元等资源。随着技术水平的不断提升和发展，智能网卡可以将数据交互与虚拟交换功能从服务器的中央处理器(CPU)转移到网卡上，减轻服务器CPU数据处理量以释放计算力，因此越来越多的互联网客户对于智能网卡的需求日益增多。FPGA(现场可编程逻辑门阵列)作为智能网卡的重要组成部分，其固件的升级功能也尤其重要。
现有方案中在关机状态下各个芯片无法在关机状态下工作，此时就无法通过BMC(基板管理控制器)升级FPGA固件。
发明内容
有鉴于此，本发明实施例的目的在于提出一种FPGA固件升级的电路和服务器，通过使用本发明的技术方案，能够在关机状态下对FPGA固件升级，解决了不同电源轨之间时序不同引起的漏电问题。
基于上述目的，本发明的实施例的一个方面提供了一种FPGA固件升级的电路，包括：
BMC芯片；
电平转换芯片，电平转换芯片的输入端连接到BMC芯片，VDDB端连接到第一电源；
多路复用器，多路复用器的第一输入端连接到电平转换芯片的输出端，选择端连接到BMC芯片的信号输出端；
FPGA芯片，FPGA芯片连接到多路复用器的第二输入端；
Flash芯片(存储芯片的一种)，Flash芯片连接到多路复用器的输出端；
电源轨控制线路，电源轨控制线路的输出端连接到电平转换芯片的VDDA端、多路复用器的VDD端和Flash芯片的VDD端。
根据本发明的一个实施例，电源轨控制线路包括：
低压差线性稳压器，低压差线性稳压器的输入端连接到第一电源；
第一MOS管，第一MOS管的漏极连接到低压差线性稳压器的输出端，栅极连接到电平转换芯片的信号输出端；
第二MOS管，第二MOS管的漏极连接到第二电源，源极连接到第一MOS管的源极并作为电源轨控制线路的输出端；
第三MOS管，第三MOS管的栅极连接到第一MOS管的栅极，源极连接到第一电源和第二MOS管的栅极，漏极接地。
根据本发明的一个实施例，第一MOS管和第二MOS管为PMOS管，第三MOS管为NMOS管。
根据本发明的一个实施例，电源轨控制线路还包括第一电源和第二电源，第一电源为3.3V电源，第二电源为1.8V电源。
根据本发明的一个实施例，第一电源经由低压差线性稳压器后输出为1.8V电源。
本发明的实施例的另一个方面，还提供了一种服务器，该服务器包括FPGA固件升级的电路，FPGA固件升级的电路包括：
BMC芯片；
电平转换芯片，电平转换芯片的输入端连接到BMC芯片，VDDB端连接到第一电源；
多路复用器，多路复用器的第一输入端连接到电平转换芯片的输出端，选择端连接到BMC芯片的信号输出端；
FPGA芯片，FPGA芯片连接到多路复用器的第二输入端；
Flash芯片，Flash芯片连接到多路复用器的输出端；
电源轨控制线路，电源轨控制线路的输出端连接到电平转换芯片的VDDA端、多路复用器的VDD端和Flash芯片的VDD端。
根据本发明的一个实施例，电源轨控制线路包括：
低压差线性稳压器，低压差线性稳压器的输入端连接到第一电源；
第一MOS管，第一MOS管的漏极连接到低压差线性稳压器的输出端，栅极连接到电平转换芯片的信号输出端；
第二MOS管，第二MOS管的漏极连接到第二电源，源极连接到第一MOS管的源极并作为电源轨控制线路的输出端；
第三MOS管，第三MOS管的栅极连接到第一MOS管的栅极，源极连接到第一电源和第二MOS管的栅极，漏极接地。
根据本发明的一个实施例，第一MOS管和第二MOS管为PMOS管，第三MOS管为NMOS管。
根据本发明的一个实施例，电源轨控制线路还包括第一电源和第二电源，第一电源为3.3V电源，第二电源为1.8V电源。
根据本发明的一个实施例，第一电源经由低压差线性稳压器后输出为1.8V电源。
本发明具有以下有益技术效果：本发明实施例提供的FPGA固件升级的电路，通过设置BMC芯片；电平转换芯片，电平转换芯片的输入端连接到BMC芯片，VDDB端连接到第一电源；多路复用器，多路复用器的第一输入端连接到电平转换芯片的输出端，选择端连接到BMC芯片的信号输出端；FPGA芯片，FPGA芯片连接到多路复用器的第二输入端；Flash芯片，Flash芯片连接到多路复用器的输出端；电源轨控制线路，电源轨控制线路的输出端连接到电平转换芯片的VDDA端、多路复用器的VDD端和Flash芯片的VDD端的技术方案，能够在关机状态下对FPGA固件升级，解决了不同电源轨之间时序不同引起的漏电问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的FPGA固件升级的电路的示意图；
图2为根据本发明一个实施例的服务器的示意图。
具体实施方式
以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
基于上述目的，本发明的实施例的第一个方面，提出了一种FPGA固件升级的电路的一个实施例。图1示出的是该FPGA固件升级的电路的示意图。
如图1中所示，该电路可以包括：
BMC芯片；
电平转换芯片，电平转换芯片的输入端连接到BMC芯片，VDDB端连接到第一电源；
多路复用器，多路复用器的第一输入端连接到电平转换芯片的输出端，选择端连接到BMC芯片的信号输出端；
FPGA芯片，FPGA芯片连接到多路复用器的第二输入端；
Flash芯片，Flash芯片连接到多路复用器的输出端；
电源轨控制线路，电源轨控制线路的输出端连接到电平转换芯片的VDDA端、多路复用器的VDD端和Flash芯片的VDD端。
如图1所示，网卡正常上电时，P1V8_FPGA按照正常上电时序起电，此时电平转换芯片VDDA、MUX(多路复用器)芯片VDD、Flash芯片VDD会使用电源轨控制线路切换的P1V8_FPGA进行供电。此时MUX芯片默认选通到第二输入端，即输出端Y＝B，FPGA芯片可通过SPI总线获取Flash芯片内容加载固件，从而完成初始化。网卡正常运行中需要升级FPGA芯片固件时，BMC芯片通过信号输出端GPIO1将MUX端口进行切换以获取SPI总线控制权，即Y＝A，BMC芯片可通过SPI总线实现对FPGA芯片固件的升级。此时电平转换芯片VDDA、MUX芯片VDD和Flash芯片VDD仍然使用FPGA的P1V8_FPGA进行供电。网卡关机状态下需要升级FPGA芯片固件时，此时电平转换芯片VDDA、MUX芯片VDD和Flash芯片VDD将会使用电源轨控制线路切换的1.8V电源进行供电，其中1.8V电源由P3V3_STBY通过低压差线性稳压器(LDO)转换得到。此时BMC芯片通过信号输出端GPIO1将MUX端口进行切换以获取SPI总线控制权，即Y＝A，BMC芯片可通过SPI总线实现在关机状态下对FPGA固件的升级。
通过本发明的技术方案，能够在关机状态下对FPGA固件升级，解决了不同电源轨之间时序不同引起的漏电问题。
在本发明的一个优选实施例中，电源轨控制线路包括：
低压差线性稳压器，低压差线性稳压器的输入端连接到第一电源；
第一MOS管，第一MOS管的漏极连接到低压差线性稳压器的输出端，栅极连接到电平转换芯片的信号输出端；
第二MOS管，第二MOS管的漏极连接到第二电源，源极连接到第一MOS管的源极并作为电源轨控制线路的输出端；
第三MOS管，第三MOS管的栅极连接到第一MOS管的栅极，源极连接到第一电源和第二MOS管的栅极，漏极接地。
两个电源轨分别是P3V3_STBY通过LDO转换得到的1.8V电源和给FPGA供电的P1V8_FPGA电源，P3V3_STBY通过一个LDO芯片转换得到P1V8_BMC，连接到第一MOS管Q1的漏极，P1V8_FPGA直接接到第二MOS管Q2的漏极，Q1和Q2的源极均接到1.8V电源，Q1的栅极采用电源转换芯片输出的Power Good信号直接驱动，即图1中所示的PG_P1V8_FPGA，电源转换芯片输出的Power Good信号经过第三MOS管Q3做电平翻转后连接到Q2的栅极，正常开机状态下，P1V8_FPGA电源转换芯片正常输出，因此PG_P1V8_FPGA信号为高，此时Q1关闭，Q3打开，对应地Q2的栅极接地，因此Q2打开，此时P1V8_FPGA连接到电平转换芯片VDDA、MUX芯片VDD和Flash芯片VDD，与FPGA同一个电源轨。在关机状态下，电源转换芯片无输出，此时PG_P1V8_FPGA信号为为低，Q1和Q3的栅极为低电平，因此Q1打开，Q3关闭，Q2的栅极连接到电源，因此Q2的栅极为高电平，Q2关闭，此时由P3V3_STBY通过LDO转换所得的1.8V电源连接到电平转换芯片VDDA、MUX芯片VDD和Flash芯片VDD，其仍然能够保持正常供电，且与BMC SPI总线电源轨保持一致。因此能够在关机状态下对FPGA固件升级。
在本发明的一个优选实施例中，第一MOS管和第二MOS管为PMOS管，第三MOS管为NMOS管。
在本发明的一个优选实施例中，电源轨控制线路还包括第一电源和第二电源，第一电源为3.3V电源，第二电源为1.8V电源。
在本发明的一个优选实施例中，第一电源经由低压差线性稳压器后输出为1.8V电源。
通过本发明的技术方案，能够在关机状态下对FPGA固件升级，解决了不同电源轨之间时序不同引起的漏电问题。
基于上述目的，本发明的实施例的第二个方面，提出了一种服务器1，如图2所示，服务器1包括FPGA固件升级的电路，FPGA固件升级的电路包括：
BMC芯片；
电平转换芯片，电平转换芯片的输入端连接到BMC芯片，VDDB端连接到第一电源；
多路复用器，多路复用器的第一输入端连接到电平转换芯片的输出端，选择端连接到BMC芯片的信号输出端；
FPGA芯片，FPGA芯片连接到多路复用器的第二输入端；
Flash芯片，Flash芯片连接到多路复用器的输出端；
电源轨控制线路，电源轨控制线路的输出端连接到电平转换芯片的VDDA端、多路复用器的VDD端和Flash芯片的VDD端。
如图1所示，网卡正常上电时，P1V8_FPGA按照正常上电时序起电，此时电平转换芯片VDDA、MUX(多路复用器)芯片VDD、Flash芯片VDD会使用电源轨控制线路切换的P1V8_FPGA进行供电。此时MUX芯片默认选通到第二输入端，即Y＝B，FPGA芯片可通过SPI总线获取Flash芯片内容加载固件，从而完成初始化。网卡正常运行中需要升级FPGA芯片固件时，BMC芯片通过信号输出端GPIO1将MUX端口进行切换以获取SPI总线控制权，即Y＝A，BMC芯片可通过SPI总线实现对FPGA芯片固件的升级。此时电平转换芯片VDDA、MUX芯片VDD和Flash芯片VDD仍然使用FPGA的P1V8_FPGA进行供电。网卡关机状态下需要升级FPGA芯片固件时，此时电平转换芯片VDDA、MUX芯片VDD和Flash芯片VDD将会使用电源轨控制线路切换的1.8V电源进行供电，其中1.8V电源由P3V3_STBY通过低压差线性稳压器(LDO)转换得到。此时BMC芯片通过信号输出端GPIO1将MUX端口进行切换以获取SPI总线控制权，即Y＝A，BMC芯片可通过SPI总线实现在关机状态下对FPGA固件的升级。
在本发明的一个优选实施例中，电源轨控制线路包括：
低压差线性稳压器，低压差线性稳压器的输入端连接到第一电源；
第一MOS管，第一MOS管的漏极连接到低压差线性稳压器的输出端，栅极连接到电平转换芯片的信号输出端；
第二MOS管，第二MOS管的漏极连接到第二电源，源极连接到第一MOS管的源极并作为电源轨控制线路的输出端；
第三MOS管，第三MOS管的栅极连接到第一MOS管的栅极，源极连接到第一电源和第二MOS管的栅极，漏极接地。
两个电源轨分别是P3V3_STBY通过LDO转换得到的1.8V电源和给FPGA供电的P1V8_FPGA电源，P3V3_STBY通过一个LDO芯片转换得到P1V8_BMC，连接到第一MOS管Q1的漏极，P1V8_FPGA直接接到第二MOS管Q2的漏极，Q1和Q2的源极均接到1.8V电源，Q1的栅极采用电源转换芯片输出的Power Good信号直接驱动，即图1中所示的PG_P1V8_FPGA，电源转换芯片输出的Power Good信号经过第三MOS管Q3做电平翻转后连接到Q2的栅极，正常开机状态下，P1V8_FPGA电源转换芯片正常输出，因此PG_P1V8_FPGA信号为高，此时Q1关闭，Q3打开，对应地Q2的栅极接地，因此Q2打开，此时P1V8_FPGA连接到电平转换芯片VDDA、MUX芯片VDD和Flash芯片VDD，与FPGA同一个电源轨。在关机状态下，电源转换芯片无输出，此时PG_P1V8_FPGA信号为为低，Q1和Q3的栅极为低电平，因此Q1打开，Q3关闭，Q2的栅极连接到电源，因此Q2的栅极为高电平，Q2关闭，此时由P3V3_STBY通过LDO转换所得的1.8V电源连接到电平转换芯片VDDA、MUX芯片VDD和Flash芯片VDD，其仍然能够保持正常供电，且与BMC SPI总线电源轨保持一致。因此能够在关机状态下对FPGA固件升级。
在本发明的一个优选实施例中，第一MOS管和第二MOS管为PMOS管，第三MOS管为NMOS管。
在本发明的一个优选实施例中，电源轨控制线路还包括第一电源和第二电源，第一电源为3.3V电源，第二电源为1.8V电源。
在本发明的一个优选实施例中，第一电源经由低压差线性稳压器后输出为1.8V电源。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
上述实施例，特别是任何“优选”实施例是实现的可能示例，并且仅为了清楚地理解本发明的原理而提出。可以在不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和修改。所有修改旨在被包括在本公开的范围内并且由所附权利要求保护。

Claims (8)

1.一种FPGA固件升级的电路，其特征在于，包括：
BMC芯片；
电平转换芯片，所述电平转换芯片的输入端连接到所述BMC芯片，VDDB端连接到第一电源；
多路复用器，所述多路复用器的第一输入端连接到所述电平转换芯片的输出端，选择端连接到所述BMC芯片的信号输出端；
FPGA芯片，所述FPGA芯片连接到所述多路复用器的第二输入端；
Flash芯片，所述Flash芯片连接到所述多路复用器的输出端；
电源轨控制线路，所述电源轨控制线路的输出端连接到所述电平转换芯片的VDDA端、所述多路复用器的VDD端和所述Flash芯片的VDD端，所述电源轨控制线路包括：
低压差线性稳压器，所述低压差线性稳压器的输入端连接到所述第一电源；
第一MOS管，所述第一MOS管的漏极连接到所述低压差线性稳压器的输出端，源极连接到所述电平转换芯片的信号输出端；
第二MOS管，所述第二MOS管的漏极连接到第二电源，源极连接到所述第一MOS管的源极并作为所述电源轨控制线路的输出端；
第三MOS管，所述第三MOS管的栅极连接到所述第一MOS管的栅极，源极连接到所述第一电源和所述第二MOS管的栅极，漏极接地。
2.根据权利要求1所述的FPGA固件升级的电路，其特征在于，所述第一MOS管和第二MOS管为PMOS管，所述第三MOS管为NMOS管。
3.根据权利要求1所述的FPGA固件升级的电路，其特征在于，还包括所述第一电源和第二电源，所述第一电源为3.3V电源，所述第二电源为1.8V电源。
4.根据权利要求1所述的FPGA固件升级的电路，其特征在于，所述第一电源经由所述低压差线性稳压器后输出为1.8V电源。
5.一种服务器，其特征在于，包括FPGA固件升级的电路，所述FPGA固件升级的电路包括：
BMC芯片；
电平转换芯片，所述电平转换芯片的输入端连接到所述BMC芯片，VDDB端连接到第一电源；
多路复用器，所述多路复用器的第一输入端连接到所述电平转换芯片的输出端，选择端连接到所述BMC芯片的信号输出端；
FPGA芯片，所述FPGA芯片连接到所述多路复用器的第二输入端；
Flash芯片，所述Flash芯片连接到所述多路复用器的输出端；
电源轨控制线路，所述电源轨控制线路的输出端连接到所述电平转换芯片的VDDA端、所述多路复用器的VDD端和所述Flash芯片的VDD端，所述电源轨控制线路包括：
低压差线性稳压器，所述低压差线性稳压器的输入端连接到所述第一电源；
第一MOS管，所述第一MOS管的漏极连接到所述低压差线性稳压器的输出端，源极连接到所述电平转换芯片的信号输出端；
第二MOS管，所述第二MOS管的漏极连接到第二电源，源极连接到所述第一MOS管的源极并作为所述电源轨控制线路的输出端；
第三MOS管，所述第三MOS管的栅极连接到所述第一MOS管的栅极，源极连接到所述第一电源和所述第二MOS管的栅极，漏极接地。
6.根据权利要求5所述的服务器，其特征在于，所述第一MOS管和第二MOS管为PMOS管，所述第三MOS管为NMOS管。
7.根据权利要求5所述的服务器，其特征在于，还包括所述第一电源和第二电源，所述第一电源为3.3V电源，所述第二电源为1.8V电源。
8.根据权利要求5所述的服务器，其特征在于，所述第一电源经由所述低压差线性稳压器后输出为1.8V电源。
CN202110655109.9A 2021-06-11 2021-06-11 一种fpga固件升级的电路和服务器 Active CN113326157B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110655109.9A CN113326157B (zh) 2021-06-11 2021-06-11 一种fpga固件升级的电路和服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110655109.9A CN113326157B (zh) 2021-06-11 2021-06-11 一种fpga固件升级的电路和服务器

Publications (2)

Publication Number Publication Date
CN113326157A CN113326157A (zh) 2021-08-31
CN113326157B true CN113326157B (zh) 2023-01-06

Family

ID=77420533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110655109.9A Active CN113326157B (zh) 2021-06-11 2021-06-11 一种fpga固件升级的电路和服务器

Country Status (1)

Country Link
CN (1) CN113326157B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130326278A1 (en) * 2012-05-30 2013-12-05 Hon Hai Precision Industry Co., Ltd. Server and method of manipulation in relation to server serial ports
US20140047224A1 (en) * 2012-08-07 2014-02-13 American Megatrends, Inc. Method of flashing bios using service processor and computer system using the same
CN103970569A (zh) * 2014-05-12 2014-08-06 浪潮电子信息产业股份有限公司 一种服务器bios的离线升级方法
CN110163012A (zh) * 2019-05-30 2019-08-23 苏州浪潮智能科技有限公司 基于可编程器件的主板上电方法、装置及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130326278A1 (en) * 2012-05-30 2013-12-05 Hon Hai Precision Industry Co., Ltd. Server and method of manipulation in relation to server serial ports
US20140047224A1 (en) * 2012-08-07 2014-02-13 American Megatrends, Inc. Method of flashing bios using service processor and computer system using the same
CN103970569A (zh) * 2014-05-12 2014-08-06 浪潮电子信息产业股份有限公司 一种服务器bios的离线升级方法
CN110163012A (zh) * 2019-05-30 2019-08-23 苏州浪潮智能科技有限公司 基于可编程器件的主板上电方法、装置及系统

Also Published As

Publication number Publication date
CN113326157A (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
WO2018038854A1 (en) Shared keeper and footer flip-flop
US20100325464A1 (en) Computer system with delay circuit
RU2595648C2 (ru) Устройство, система и способ переключения уровня напряжения
US20100100753A1 (en) Power control circuit
US20100250983A1 (en) Power saving control system
US8762753B2 (en) Power management circuit using two configuration signals to control the power modes of two circuit modules using two crosslinked multiplexers and a level shifter
US20140354258A1 (en) Supply voltage circuit
US8255711B2 (en) Power supply circuit
CN114818585A (zh) 一种适用于多电平通信的io电路及其控制方法
US11128121B2 (en) Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry
CN113326157B (zh) 一种fpga固件升级的电路和服务器
CN104426528A (zh) 多电压输入缓冲器及其相关方法
US8230251B2 (en) Time sequence control circuit
CN109818411B (zh) 一种适用于电源突变的电源开关电路、芯片及供电系统
Lin et al. Power Management in Low‐Power MCUs for Energy IoT Applications
US20040057169A1 (en) SSTL pull-up pre-driver design using regulated power supply
US6502196B1 (en) Voltage converter for applying suspension voltage to a RAM when resume signal is low while suspension-to-RAM signal is high, and applying source voltage in a reverse condition
CN103294149A (zh) 电源装置
CN108519892B (zh) 启动模式选择电路及电子设备
US10879898B2 (en) Power gating circuit for holding data in logic block
CN217563319U (zh) 主板电路及电路系统
CN221039973U (zh) 主从设备的切换控制装置及上电控制电路、存储设备系统
CN211906032U (zh) 一种初始化控制电路及电子设备
CN111984103B (zh) 供电控制电路及应用所述供电控制电路的电子装置
CN219436662U (zh) 电源监测电路、电源管理系统和存储主控芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant