CN110163012A - 基于可编程器件的主板上电方法、装置及系统 - Google Patents
基于可编程器件的主板上电方法、装置及系统 Download PDFInfo
- Publication number
- CN110163012A CN110163012A CN201910463810.3A CN201910463810A CN110163012A CN 110163012 A CN110163012 A CN 110163012A CN 201910463810 A CN201910463810 A CN 201910463810A CN 110163012 A CN110163012 A CN 110163012A
- Authority
- CN
- China
- Prior art keywords
- mainboard
- flash memory
- data packet
- signature
- programming device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000005055 memory storage Effects 0.000 claims abstract description 10
- 238000004590 computer program Methods 0.000 claims description 5
- 238000012986 modification Methods 0.000 abstract description 12
- 230000004048 modification Effects 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 13
- 239000002245 particle Substances 0.000 description 11
- 238000012795 verification Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开了一种基于可编程器件的主板上电方法,包括:获取闪存内存储的第一签名及数据包;确定与数据包对应的唯一数字标识;利用公钥及唯一数字标识确定数据包的第二签名;若第一签名和第二签名相同,则控制主板加载闪存内的数据包,执行上电开机操作。可见,本方案在执行上电开机操作之前,需要对闪存内存储的数据包的第一签名进行验证,即:通过计算闪存内的数据包的第二签名,来对闪存内的第一签名进行验证;若验证成功,才会控制主板加载闪存内的数据包,执行上电开机操作,从而避免了由于闪存内的数据包被恶意修改,导致的系统稳定性的问题。本发明还公开了一种基于可编程器件的主板上电装置及系统,同样能实现上述技术效果。
Description
技术领域
本发明涉及数据处理技术领域,更具体地说,涉及一种基于可编程器件的主板上电方法、装置及系统。
背景技术
目前,在服务器主板设计中,BIOS(Basic Input Output System,基本输入输出系统)和BMC(Baseboard Management Controller,基板管理控制器)的正常工作需要依靠flash颗粒内部的软件,在主板正常上电之后,BIOS和BMC会分别从BIOS flash和BMC flash内加载各自的软件,实现功能的配置及功能的实现。参见图1,为目前相关技术中的硬件连接示意图;如图1所示,在当前的主板设计中,BIOS flash与主板的PCH、BMC flash与主板的BMC通过SPI总线直接相连,同时为了保证BMC能够正常升级BIOS flash,BMC与BIOS flash之间也有SPI总线。当主板正常上电后,BMC和PCH通过SPI从对应的flash内部加载数据,分别进行功能配置和功能实现;当有升级需求时,BMC可分别通过SPI总线实现对flash颗粒的升级。
但是,由于flash颗粒直接与BMC/PCH相连,如果flash颗粒中的内容被恶意修改之后,主板正常上电仍然开机,对系统会造成异常的损坏,从而影响整个服务器的稳定性。
发明内容
本发明的目的在于提供一种基于可编程器件的主板上电方法、装置及系统,以实现避免闪存内的数据被恶意修改后,影响系统的稳定性。
为实现上述目的,本发明提供的一种基于可编程器件的主板上电方法,包括:
获取闪存内存储的第一签名及数据包;
确定与所述数据包对应的唯一数字标识;
利用公钥及所述唯一数字标识确定所述数据包的第二签名;
若所述第一签名和所述第二签名相同,则控制主板加载所述闪存内的数据包,执行上电开机操作。
其中,所述确定与所述数据包对应的唯一数字标识,包括:
通过哈希算法计算所述数据包的唯一数字标识。
其中,所述闪存包括BIOS闪存和BMC闪存。
其中,所述获取闪存内存储的第一签名及数据包之前,还包括:
通过控制上电时序,控制可编程器件、闪存和切换电路处于正常工作状态,并通过所述切换电路控制所述可编程器件与所述闪存处于可通信状态。
为实现上述目的,本发明进一步提供一种基于可编程器件的主板上电装置,包括:
获取模块,用于获取闪存内存储的第一签名及数据包;
标识确定模块,用于确定与所述数据包对应的唯一数字标识;
签名确定模块,用于利用公钥及所述唯一数字标识确定所述数据包的第二签名;
控制模块,用于在所述第一签名和所述第二签名相同时,控制主板加载所述闪存内的数据包,执行上电开机操作。
其中,所述标识确定模块,具体用于通过哈希算法计算所述数据包的唯一数字标识。
其中,所述控制模块还用于:通过控制上电时序,控制可编程器件、闪存和切换电路处于正常工作状态,并通过所述切换电路控制所述可编程器件与所述闪存处于可通信状态。
为实现上述目的,本发明进一步提供一种一种基于可编程器件的主板上电系统,包括:主板、可编程器件、切换器件和闪存;所述主板与所述可编程器件均通过所述切换器件与所述闪存连接;其中,所述可编程器件用于在执行已存储的计算机程序时,实现上述任意主板上电方法的步骤。
其中,所述主板包括:主板PHC和主板BMC;所述闪存包括BIOS闪存和BMC闪存;
其中,所述主板PHC和所述可编程器件通过第一切换器件连接至第二切换器件的第一输入端,所述主板BMC与所述第二切换器件的第二输入端连接,所述第二切换器件的输出端与BIOS闪存相连;
所述主板BMC与所述可编程器件通过第三切换器件与所述BIOS闪存连接。
其中,所述可编程器件为CPLD。
通过以上方案可知,本发明实施例提供的一种基于可编程器件的主板上电方法,包括:获取闪存内存储的第一签名及数据包;确定与所述数据包对应的唯一数字标识;利用公钥及所述唯一数字标识确定所述数据包的第二签名;若所述第一签名和所述第二签名相同,则控制主板加载所述闪存内的数据包,执行上电开机操作。
可见,在本方案中,在执行上电开机操作之前,需要对闪存内存储的数据包的第一签名进行验证,即:通过计算闪存内的数据包的第二签名,来对闪存内的第一签名进行验证;若验证成功,才会控制主板加载闪存内的数据包,执行上电开机操作,通过这种方式,可以避免由于闪存内的数据包被恶意修改,导致的系统稳定性问题。
本发明还公开了一种基于可编程器件的主板上电装置及系统,同样能实现上述技术效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为目前相关技术中的硬件连接示意图;
图2为本发明实施例公开的一种基于可编程器件的主板上电方法流程示意图;
图3为本发明实施例公开的一种主板上电系统结构示意图;
图4为本发明实施例公开的一种签名生成流程示意图;
图5为本发明实施例公开的一种签名验证流程示意图;
图6为本发明实施例公开的一种具体的主板上电流程示意图;
图7为本发明实施例公开的一种基于可编程器件的主板上电装置结构示意图;
图8为本发明实施例公开的一种基于可编程器件的主板上电系统结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
目前,flash颗粒直接与BMC/PCH相连,在开机过程中不存在校验机制,并且BMC可直接升级BMC/BIOS的flash颗粒。如果flash颗粒中的内容被恶意修改之后,主板正常上电仍然开机,对系统会造成异常的损坏,从而影响整个服务器的稳定性。因此,本发明实施例公开了一种基于可编程器件的主板上电方法、装置及系统,以实现避免闪存内的数据被恶意修改后,影响系统的稳定性。
参见图2,本发明实施例提供的一种基于可编程器件的主板上电方法,包括:
S101、获取闪存内存储的第一签名及数据包;
其中,所述获取闪存内存储的第一签名及数据包之前,还包括:通过控制上电时序,控制可编程器件、闪存和切换电路处于正常工作状态,并通过所述切换电路控制所述可编程器件与所述闪存处于可通信状态。
需要说明的是,本实施例公开的这种主板上电方法是通过可编程器件来执行的,也就是说,本实施例所述的主板上电方法的执行主体为可编程器件;该可编程器件可以为CPLD(Complex Programmable Logic Device,复杂可编程逻辑器件)、FPGA(Field-Programmable Gate Array,现场可编程门阵列)、MCU(Microcontroller Unit,微控制单元)等等,也即:在本实施例中并不对可编程器件进行具体限定,只要能实现对闪存内的数据包进行校验就可以。
但是,由于服务器主板上现有的可编程器件仅有CPLD,所以在本实施例中,优选通过CPLD来实现主板上电方案。因此在本实施例中,以可编程器件为CPLD为例来对本方案进行解释说明。
在本实施例中,该闪存存储了主板开机时需要加载的数据,该闪存可以包括BIOS闪存和BMC闪存。参加图3,为本发明本实施例公开的一种主板上电系统结构示意图;在图3中,以该闪存包括BIOS闪存和BMC闪存为例对本方案进行说明:通过图3可以看出,本系统包括:主板PCH、可编程器件CPLD、切换器件MUX、BMC、BIOS闪存以及BMC闪存;在本方案中,主板PCH、CPLD、MUX、BMC、BIOS闪存以及BMC闪存之间均通过SPI总线互连;在主板上电时,由CPLD控制上电时序,先保证主板的CPLD、BIOS flash、BMC flash以及包括切换器件的切换线路可以正常工作。因此,CPLD上电后,在验证BIOS flash内存储的数据的正确性时,需要从BIOS flash内获取对应的数据包及第一签名,在验证BMC flash内存储的数据的正确性时,需要从BMC flash内获取对应的数据包及第一签名。
参加图4,为本发明本实施例公开的一种签名生成流程示意图;在本实施例中,为了确保数据包的正确性,需要通过哈希算法计算数据包的唯一数字标识;然后使用私钥与该唯一数字标识进行签名操作,从而获取到通过私钥进行签名的第一签名,将该第一签名与数据包进行打包处理,获得带有数字签名的数据包,作为BMC flash或者BIOS flash颗粒的内部数据。可以理解的是,通过哈希算法可以获取到数据包的固定长度的唯一数字标识,可以保证数据的唯一性,如果数据包受到了恶意修改,那么通过该唯一数字标识计算的签名同样会改变。
S102、确定与所述数据包对应的唯一数字标识;
其中,所述确定与所述数据包对应的唯一数字标识,包括:通过哈希算法计算所述数据包的唯一数字标识。
需要说明的是,在本方案中,将BIOS/BMC的flash切换到CPLD,CPLD通过SPI总线读取flash内部的数据包与第一签名后,需要通过哈希算法计算该数据包的唯一数字标识,以便通过该唯一数字标识来计算当前闪存的第二签名,通过第一签名和第二签名来判断该数据包是否被恶意修改。
S103、利用公钥及所述唯一数字标识确定所述数据包的第二签名;
S104、若所述第一签名和所述第二签名相同,则控制主板加载所述闪存内的数据包,执行上电开机操作。
参加图5,为本发明本实施例公开的一种签名验证流程示意图;通过该图可以看出,根据哈希算法计算出数据包的唯一数据标识后,需要根据该唯一数字标识及公钥计算数据包的第二签名,并将该第二签名与flash内部的第一签名进行对比,若两者匹配,则说明数据正确,可以执行上电操作,若两者不匹配,则不执行上电操作。也就是说,如果闪存内的数据包未被恶意修改,那么计算的第二签名应该与闪存内的第一签名是通过的,如果不同,则说明该数据包受到了恶意修改,所以才导致两个签名是不同的、
参加图6,为本发明本实施例公开的一种具体的主板上电流程示意图;通过该图可以看出,CPLD上电后,会控制flash颗粒及包括切换控件的切换线路上电,并读取flash颗粒中的数据包与第一签名;其次,通过哈希算法得到数据包的唯一数字标识,并与公钥计算出第二签名;然后与flash颗粒中的第一签名进行校验,确定数据包是否正确,决定是否进行开机;如果正确,则CPLD控制主板的PCH和BMC正常上电,使BIOS加载BIOS闪存内的数据包,BMC加载BMC闪存内的数据包,让主板正常开机;如果不正确,则不上电开机。
需要说明的是,由于服务器一般都是使用BMC升级CPLD,因此为了确定CPLD内文件的正确性,可以在CPLD的升级包中添加数字签名,该签名的生成方式可以与生成闪存内的签名的方式相同;因此在升级CPLD之前,BMC会先校验CPLD升级包中的签名是否正确,从而保证CPLD内文件的正确性,保证工程的正确性。
综上可以看出,本方案使用私钥对BMC/BIOS的flash中的内容进行数字签名,增加了数据包的辨识度。并且,主板在上电之前,需要通过CPLD读取BMC/BIOS flash中的数据,并使用公钥对数据包和数字签名进行验证,只有验证通过之后才能执行上电开机动作,这种利用公钥和私钥的非对称加密以及哈希算法生成的签名,可以保证数字签名的唯一性,并且在上电开机之前对签名进行验证,可以保证闪存内数据包的正确性和完整性,避免数据被恶意的修改造成的系统损坏,从而保证了整个系统的安全性与稳定性。
下面对本发明实施例提供的主板上电装置进行介绍,下文描述的主板上电装置与上文描述的主板上电方法可以相互参照。
参见图7,本发明实施例提供的一种基于可编程器件的主板上电装置,包括:
获取模块100,用于获取闪存内存储的第一签名及数据包;
标识确定模块200,用于确定与所述数据包对应的唯一数字标识;
签名确定模块300,用于利用公钥及所述唯一数字标识确定所述数据包的第二签名;
控制模块400,用于在所述第一签名和所述第二签名相同时,控制主板加载所述闪存内的数据包,执行上电开机操作。
其中,所述标识确定模块,具体用于通过哈希算法计算所述数据包的唯一数字标识。
其中,所述控制模块还用于:通过控制上电时序,控制可编程器件、闪存和切换电路处于正常工作状态,并通过所述切换电路控制所述可编程器件与所述闪存处于可通信状态。
参见图8,本发明实施例提供的一种基于可编程器件的主板上电系统,包括:主板1、可编程器件2、切换器件3和闪存4;所述主板1与所述可编程器件2均通过所述切换器件3与所述闪存4连接;
其中,所述可编程器件2用于在执行已存储的计算机程序时,实现上述方法实施例所述的主板上电方法的步骤。其中,所述可编程器件为CPLD。
参见图3,所述主板1包括:主板PHC11和主板BMC12;所述闪存4包括BIOS闪存41和BMC闪存42;其中,主板PHC11和可编程器件2通过第一切换器件31连接至第二切换器件32的第一输入端,所述主板BMC12与所述第二切换器件32的第二输入端连接,所述第二切换器件32的输出端与BIOS闪存41相连;所述主板BMC12与所述可编程器件2通过第三切换器件33与所述BIOS闪存42连接。
本发明实施例还公开一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现上述方法实施例所述的主板上电方法的步骤。
其中,该存储介质可以包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种基于可编程器件的主板上电方法,其特征在于,包括:
获取闪存内存储的第一签名及数据包;
确定与所述数据包对应的唯一数字标识;
利用公钥及所述唯一数字标识确定所述数据包的第二签名;
若所述第一签名和所述第二签名相同,则控制主板加载所述闪存内的数据包,执行上电开机操作。
2.根据权利要求1所述的主板上电方法,其特征在于,所述确定与所述数据包对应的唯一数字标识,包括:
通过哈希算法计算所述数据包的唯一数字标识。
3.根据权利要求2所述的主板上电方法,其特征在于,所述闪存包括BIOS闪存和BMC闪存。
4.根据权利要求1至3中任意一项所述的主板上电方法,其特征在于,所述获取闪存内存储的第一签名及数据包之前,还包括:
通过控制上电时序,控制可编程器件、闪存和切换电路处于正常工作状态,并通过所述切换电路控制所述可编程器件与所述闪存处于可通信状态。
5.一种基于可编程器件的主板上电装置,其特征在于,包括:
获取模块,用于获取闪存内存储的第一签名及数据包;
标识确定模块,用于确定与所述数据包对应的唯一数字标识;
签名确定模块,用于利用公钥及所述唯一数字标识确定所述数据包的第二签名;
控制模块,用于在所述第一签名和所述第二签名相同时,控制主板加载所述闪存内的数据包,执行上电开机操作。
6.根据权利要求5所述的主板上电装置,其特征在于,所述标识确定模块,具体用于通过哈希算法计算所述数据包的唯一数字标识。
7.根据权利要求5或6所述的主板上电装置,其特征在于,所述控制模块还用于:通过控制上电时序,控制可编程器件、闪存和切换电路处于正常工作状态,并通过所述切换电路控制所述可编程器件与所述闪存处于可通信状态。
8.一种基于可编程器件的主板上电系统,其特征在于,包括:主板、可编程器件、切换器件和闪存;所述主板与所述可编程器件均通过所述切换器件与所述闪存连接;
其中,所述可编程器件用于在执行已存储的计算机程序时,实现如权利要求1至4任一项所述的主板上电方法的步骤。
9.根据权利要求8所述的主板上电系统,其特征在于,所述主板包括:主板PHC和主板BMC;所述闪存包括BIOS闪存和BMC闪存;
其中,所述主板PHC和所述可编程器件通过第一切换器件连接至第二切换器件的第一输入端,所述主板BMC与所述第二切换器件的第二输入端连接,所述第二切换器件的输出端与BIOS闪存相连;
所述主板BMC与所述可编程器件通过第三切换器件与所述BIOS闪存连接。
10.根据权利要求9所述的主板上电系统,其特征在于,所述可编程器件为CPLD。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910463810.3A CN110163012A (zh) | 2019-05-30 | 2019-05-30 | 基于可编程器件的主板上电方法、装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910463810.3A CN110163012A (zh) | 2019-05-30 | 2019-05-30 | 基于可编程器件的主板上电方法、装置及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110163012A true CN110163012A (zh) | 2019-08-23 |
Family
ID=67630731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910463810.3A Pending CN110163012A (zh) | 2019-05-30 | 2019-05-30 | 基于可编程器件的主板上电方法、装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110163012A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111046392A (zh) * | 2019-11-26 | 2020-04-21 | 深圳中电长城信息安全系统有限公司 | 一种bios可信度量方法、装置及终端设备 |
CN111723376A (zh) * | 2020-06-10 | 2020-09-29 | 苏州浪潮智能科技有限公司 | 一种板内可信平台的监测和控制方法、电路和装置 |
CN111859471A (zh) * | 2020-06-12 | 2020-10-30 | 苏州浪潮智能科技有限公司 | 一种基于可编程器件实现服务器系统保护的系统、方法 |
CN113326157A (zh) * | 2021-06-11 | 2021-08-31 | 苏州浪潮智能科技有限公司 | 一种fpga固件升级的电路和服务器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102314578A (zh) * | 2011-09-26 | 2012-01-11 | 浪潮(北京)电子信息产业有限公司 | 一种实现软件保护的系统及方法 |
US20140365755A1 (en) * | 2013-06-07 | 2014-12-11 | Dell Inc. | Firmware authentication |
CN105160255A (zh) * | 2015-08-06 | 2015-12-16 | 浪潮电子信息产业股份有限公司 | 一种可信度量装置及方法 |
US20160012232A1 (en) * | 2014-07-11 | 2016-01-14 | Dell Products L.P. | Systems and methods for secure delivery of public keys for operating system drivers |
CN109144584A (zh) * | 2018-07-27 | 2019-01-04 | 浪潮(北京)电子信息产业有限公司 | 一种可编程逻辑器件及其启动方法、系统和存储介质 |
CN109446815A (zh) * | 2018-09-30 | 2019-03-08 | 华为技术有限公司 | 基本输入输出系统固件的管理方法、装置和服务器 |
CN109710315A (zh) * | 2017-10-25 | 2019-05-03 | 阿里巴巴集团控股有限公司 | Bios刷写方法及bios镜像文件的处理方法 |
CN109714303A (zh) * | 2017-10-25 | 2019-05-03 | 阿里巴巴集团控股有限公司 | Bios启动方法及数据处理方法 |
-
2019
- 2019-05-30 CN CN201910463810.3A patent/CN110163012A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102314578A (zh) * | 2011-09-26 | 2012-01-11 | 浪潮(北京)电子信息产业有限公司 | 一种实现软件保护的系统及方法 |
US20140365755A1 (en) * | 2013-06-07 | 2014-12-11 | Dell Inc. | Firmware authentication |
US20160012232A1 (en) * | 2014-07-11 | 2016-01-14 | Dell Products L.P. | Systems and methods for secure delivery of public keys for operating system drivers |
CN105160255A (zh) * | 2015-08-06 | 2015-12-16 | 浪潮电子信息产业股份有限公司 | 一种可信度量装置及方法 |
CN109710315A (zh) * | 2017-10-25 | 2019-05-03 | 阿里巴巴集团控股有限公司 | Bios刷写方法及bios镜像文件的处理方法 |
CN109714303A (zh) * | 2017-10-25 | 2019-05-03 | 阿里巴巴集团控股有限公司 | Bios启动方法及数据处理方法 |
CN109144584A (zh) * | 2018-07-27 | 2019-01-04 | 浪潮(北京)电子信息产业有限公司 | 一种可编程逻辑器件及其启动方法、系统和存储介质 |
CN109446815A (zh) * | 2018-09-30 | 2019-03-08 | 华为技术有限公司 | 基本输入输出系统固件的管理方法、装置和服务器 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111046392A (zh) * | 2019-11-26 | 2020-04-21 | 深圳中电长城信息安全系统有限公司 | 一种bios可信度量方法、装置及终端设备 |
CN111723376A (zh) * | 2020-06-10 | 2020-09-29 | 苏州浪潮智能科技有限公司 | 一种板内可信平台的监测和控制方法、电路和装置 |
US20230121492A1 (en) * | 2020-06-10 | 2023-04-20 | Inspur Suzhou Intelligent Technology Co., Ltd. | Monitoring and control method, circuit, and device for on-board trusted platform |
CN111859471A (zh) * | 2020-06-12 | 2020-10-30 | 苏州浪潮智能科技有限公司 | 一种基于可编程器件实现服务器系统保护的系统、方法 |
CN113326157A (zh) * | 2021-06-11 | 2021-08-31 | 苏州浪潮智能科技有限公司 | 一种fpga固件升级的电路和服务器 |
CN113326157B (zh) * | 2021-06-11 | 2023-01-06 | 苏州浪潮智能科技有限公司 | 一种fpga固件升级的电路和服务器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110163012A (zh) | 基于可编程器件的主板上电方法、装置及系统 | |
US10033534B2 (en) | Methods and apparatus to provide for efficient and secure software updates | |
CN104951316B (zh) | 一种内核可信启动方法和装置 | |
CN102509046B (zh) | 带有休眠支持的全局有效的测量的操作系统发动 | |
CN111399919A (zh) | 一种服务器的启动方法、系统、电子设备及存储介质 | |
CN110472421B (zh) | 主板、固件安全检测方法及终端设备 | |
CN111259401B (zh) | 可信度量方法、装置、系统、存储介质及计算机设备 | |
CN110175478A (zh) | 一种主板上电方法、系统及可编程器件 | |
US20190227811A1 (en) | Method for updating a boot loader of a multiprocessor device | |
CN111709032A (zh) | 一种在多种分区上实现pfr功能的方法、系统、设备及介质 | |
CN117413268A (zh) | 基于固件的安全租赁转移 | |
CN111159090B (zh) | 一种信息处理方法、装置和电子设备 | |
CN108874425A (zh) | 配置文件更新方法、装置、基板管理控制器及存储介质 | |
CN110610091A (zh) | 一种基于国产网络平台的安全pxe方法 | |
CN111651769A (zh) | 获取安全启动的度量方法和装置 | |
WO2022076100A1 (en) | Merged infrastructure for manufacturing and lifecycle management of both hardware and software | |
CN111353150B (zh) | 一种可信启动方法、装置、电子设备及可读存储介质 | |
CN114077739A (zh) | 快速外设组件互联设备启动方法、装置以及存储介质 | |
CN111984287A (zh) | 设备升级方法及系统 | |
CN107360167B (zh) | 一种认证方法及装置 | |
CN115964721A (zh) | 一种程序验证方法及电子设备 | |
US11940888B2 (en) | Technology to provide fault tolerance for elliptic curve digital signature algorithm engines | |
US10210334B2 (en) | Systems and methods for software integrity assurance via validation using build-time integrity windows | |
KR20230082388A (ko) | 차량 제어기의 부트로더 검증 장치 및 그 방법 | |
CN109472148B (zh) | 加载热补丁的方法、装置和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190823 |