JPH01223820A

JPH01223820A - パワーオン信号発生回路

Info

Publication number: JPH01223820A
Application number: JP5006488A
Authority: JP
Inventors: Katsumasa Kurata; 倉田　勝正
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-03-02
Filing date: 1988-03-02
Publication date: 1989-09-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパワーオン信号発生回路に関し、特に電源電圧
の大変動に対しても極めて誤動作しにくいパワーオン信
号発生回路に関する。

〔従来の技術〕

従来、パワーオン信号発生回路としては、第５図に示す
回路が用いられていた。第５図の回路は、電源端子１，
２の間に直列に接続された抵抗ＲとコンデンサＣとこれ
ら抵抗ＲとコンデンサＣとの接続点の電位を入力とした
インバーター（ＰチャンネルＭＯ８ＦＥＴ　　Ｔ２．Ｎ
チャンネルＭＯ８ＦＥＴＴｓ）より構成されている。

この回路の動作について説明する。電源端子１．２０間
に電圧が印加されたとき抵抗ＲとコンデンサＣとの時定
数回路により、コンデンサＣの電位はＯ■からＣ−Ｒと
いう時定数で除々に増えていく。このときインバーター
の出力は、高位側電源端子１と同じ電位（Ｖｃｃ）であ
る。さらに、コンデンサＣの電位が増え、インバーター
の閾値電圧を越えると、インバーターの出力は、低位側
電源端子２と同じ電位になり、以後、コンデンサＣの電
位がＶｃｃまで上昇し、Ｖｃｃのままで保たれ、インバ
ーターの出力は変化しない。したがって電源投入時のみ
、１回だけパルスを出力することになる。

ところが、本回路では、電源端子１，２の電圧変動が大
きい場合、誤って、パルスを出力する危険がある。例え
ば、電源（高位側電源１）が１■から６■へ急激に変化
した場合を考える。コンデンサＣの両端は１■のままで
、電源が（高位側電源１）が６■になればインバーター
の閾値電圧をＶｃｃ／２とすれば３■となるのでインバ
ーターは入力１■に対しＩＶ＜３Ｖで低レベルと見なし
、インバーターの出力が高レベルとなり、再度、コンデ
ンサＣが充電され、３■以上になると、インバーターの
出力は低レベルとなる。従ってパルスが出力されること
になる。この様子を第９図に示す。

そこで、これを改善するために、第６図に示す回路が考
えられた。この回路は第５図の回路にＰチャネルエンハ
ンスメント型ＭＯ８ＦＥＴ　　Ｔ＋を追加したものであ
る。つまり、抵抗Ｒの両端にトランジスタＴ１のソース
、ドレインを接続し、ゲートをインバーターの出力端子
３に接続している。従って、パルスを出力して出力端子
３が低レベルとなったときにトランジスタＴ１が導通状
態となりこのときのオン抵抗なＲｏＮＴＩとすると、抵
抗ＲとコンデンサＣによる時定数回路の時定数はＣ・（
Ｒ／　ＲＯＮＴＩ）となり、初期の時定数Ｃ−Ｒより小
さくすることが出来る。従って、電源変動に対して強く
なる。トランジスタＴ１のオン抵抗を小さくすればする
ほど、効果的であるが、逆に電源投入時にパルスを出力
しない危険が生じる。

つまり電源投入時は、Ｃ・（Ｒ／　ＲＯＮＴＩ）とＣ８
・ＲｏＮＴ２の時定数の競争となり、もしＣ・（Ｒ／　
Ｒ０ＮＴＩ　）　＜Ｃ８・ＲＯＮＴ□となれば、出力端
子３は、高レベルになれない。さらに、比較的ゆるやか
な電源の立ち上がりに対しても十分働くように考えると
、Ｃ・（ＲｉＲＯＮＴＩ）　＞　Ｃ３−ＲＯＮＴ２の条
件を満足する必要がある。従って、急激な電源変動に対
しては、不充分のままである。

次に、これらをさらに改善するために、第６図に於ける
、トランジスタＴ２．Ｔ３によるインバーターの代わり
に、第７図に示すようにトランジスタＴ２〜Ｔ　ｉイン
バーター４より構成されるヒステリシスインバーターを
用いた回路が提案されている。これは、ヒステリシス特
性を持たせることによりノイズマージンを大きくしてい
る。例えば、電源（高位側電源１）が１■から６ｖに変
化したときのことを考えると入力１ｖに対し、インバー
ターの閾値電圧（Ｖ□Ｌ）が１ｖ以下であれば誤パルス
を送出しないが、このように低い（ＩＶ以下）閾値電圧
（■工Ｌ）をもったインバータを形成することは、トラ
ンジスタの閾値電圧のバラツキを考えると容易ではない
。さらにトランジスタＴ２（又はＴ５）に対しトランジ
スタＴ４（又はＴ７）の電流駆動能力を非常に大きくす
る必要があり、トランジスタＴａ、Ｔ７の面積が非常に
大きくなる欠点がある。

〔発明が解決しようとする課題〕

上述した従来のパワーオン信号発生回路では、電源電圧
が大幅に変化したときにも誤パルスを送出しないだけの
充分な特性が得られないという欠点がある。

〔課題を解決するための手段〕

本発明のパワーオン信号発生回路は電源端子間に直列に
接続された抵抗とコンデンサと、さらにこれら抵抗とコ
ンデンサとの接続点の電位を入力としたインバータ回路
とインバータの出力をゲートに受け、ソース及びドレイ
ンを前述の抵抗の両端に接続した電界効果トランジスタ
とインバーターの入力側電位と出力側電位を比較してイ
ンバーターの出力インピーダンスを制御する手段と＝６
− を有している。

〔実施例〕

本発明の詳細な説明する前に、理想的なパワーオン信号
発生回路について説明する。従来のパワーオン信号発生
回路を等測的に表わすと、第８図の様に表わせる。この
等価回路を第９図のタイミングチャートと比較して考え
ると、第９図における領域■つまり電源投入直後、第８
図の等価回路に於いて、抵抗Ｒが大で、ＩＡ＞ＩＰ　（
ＩＡ、ＩＢは定電流源の電流値）が理想的であり、領域
■。

■の動作電源電圧範囲内では抵抗Ｒが零に近く、ＩＢ＞
Ｉえが理想的であることがパワーオン信号発生回路の目
的から容易に解かる。この理想に近づけるのに容易でな
い点は、領域Ｉ　　（ＯＶ→６■へ変化）と領域Ｉ［［
（ＩＶ→６■へ変化）を比較した場合初期値が１■異な
るだけであるにもかかわらずこれだけの大きな電圧変化
に対し上述の様に異なった動作をさせなければならない
点にある。

そこで本発明ではこの１■程度の差を検出し定電流ＩＡ
（及びＩＢ）を大きく変化させ、トランジスタの閾値電
圧のバラツキに対しても設計性の良い回路を提案するも
のである。

次に実施例に従って説明する。第１図は第１の実施例で
ある。抵抗Ｒ，コンデンサＣ，）ランジスタ’ｒｌ、Ｔ
２．Ｔ５は第６図の従来例と同様である。これに加え、
ゲートがトランジスタＴ２のゲートと接続され、トラン
ジスタＴ２と直列に接続されたトランジスタＴ３と、ソ
ースがトランジスタＴ３と共通接続され、ゲートがトラ
ンジスタＴ２．Ｔ３．Ｔｓより構成されたインバータの
出力に接続され、ドレインが低位側電源２に接続された
トランジスタＴ４とを含んで構成されている。

インバータ４，５はくくツファーのために入っている。

この実施例では、第８図の等価回路に於いて定電流値工
。が制御されている。

第１θ図のタイミングチャートに於いて、領域■の電源
投入直後では、接続点６と７の電位はＯＶ従ッテ、まず
トランジスタＴ１．Ｔ２．Ｔ３．Ｔ４が導通状態であり
このときの電流■。とコンデンサＣの時定数τ１とトラ
ンジスタＴ３に流れる工。８と寄生容量ＣＳの時定数τ
２の競争となる。このとき接続点６の電位は電源の立上
り時間に比べてゆっくりと上昇させる必要があるので、
トランジスタＴ１は早急にオフさせる必要があり、その
ため工。

は極力小さく、■ｏｓは極力大きく、コンデンサＣは極
力大きく、寄生容量Ｃｓは極力小さい方が望ましい。従
って、トランジスタＴ１の電流駆動能力はあまりに大き
く出来ない、又トランジスタＴ２゜Ｔ３のトランジスタ
の電流駆動能力はあまり小さく出来ない。結局、τ２（
τ、なるようにする。

従って、・接続点７の電位は電源印加とともに急速に電
位が上昇する。さらに■。８の電流で寄生容量Ｃｓを充
電し、接続点７の電位が上昇し始めると、トランジスタ
Ｔ４のゲート−ソース間電圧がトランジスタＴ３のそれ
に比べて小さくなり始め、電流■３が減少するため、■
。＝ＩＥ＋Ｉ。８の関係より■。８が増加しだす。■。

８が増えるとさらに接続点７の電位上昇が速まりさらに
■。Ｓが増え、最後には■。ｓ　”　Ｉ。となる正帰還
がかかる。

このため、接続点７は電源印加ととも高レベルとなり、
出力端子３も高レベルとなる。接続点６の電位が上昇し
トランジスタＴ２．Ｔ３．Ｔ５より構成されるインバー
ターの閾値電圧を越えると接続点７の電位が低下し始め
、トランジスタＴ１゜Ｔ４が導通し始めると、■□が増
え、逆に１゜８が減少しだすので、同様に正帰還がかか
って急速に接続点７の電位が急降下するとともにトラン
ジスタＴ１の導通により接続点６の電位も急上昇しだし
、正帰還に拍車をかけることになる。領域■では、トラ
ンジスタＴｌ、Ｔ４．Ｔｓが導通状態で、トランジスタ
Ｔ２．Ｔ３が非導通状態であり、接続点７の低レベルを
維持している領域■ではそのスタート時点に於いては接
続点６の電位は１■接続点７の電位は０■である。急激
に６ｖまで上昇した場合、やはりτ１とτ２の競争とな
りこのとき領域Ｉとは逆にて１〈τ２としなげればなら
ない。したがってτ２を大きくするために、ＩＳＯの電
流を制御している。つまり、トランジスタＴ３とＴ４は
共通ソース接続のため、各々のゲート入力電圧（接続点
６と７の電位）により工８と工。８の電流分配比を制御
出来る。このとき１■の電位差で電流Ｉｃｅがほとんど
流れないようにトランジスタＴ３とＴ４のチャンネル部
の大きさを決定する必要がある。

よって領域■では、第１０図に示すように誤パルスを出
力することがない。第４図は、第１図の実施例に対しト
ランジスタの導電極性を逆の組み合せとしたものであり
動作は全く同様である。

第２図は本発明の第２の実施例である。本実施例では、
上述の第１の実施例の回路に、トランジスタＴ５と直列
に接続され、ゲートがトランジスタＴ５のゲートに接続
されたトランジスタＴ６とトランジスタＴ３と並列に接
続され、ゲートがインバータ４の出力に接続されたトラ
ンジスタＴ７が追加されたものである。トランジスタＴ
６とＴ７が追加された理由は、領域Ｉと■（又は■）で
、第８図の等価回路に於ける■３を制御するためである
。つまり領域Ｉでは、接続点７の電位が高レベルとなる
のでトランジスタＴ７のゲートレベルは低レベルとなり
非導通となっているのに対し領域■及び■では、逆にト
ランジスタＴ７のゲートレベルが高レベルとなっている
ので導通である。

従って、領域■に対し領域■、■では■ヨをより大きく
し、理想の形に近づけているものである。

第３図は本発明の第３の実施例である。第２図の第２の
実施例とほぼ同様であるがトランジスタＴ７の接続が異
なる。つまりソースがトランジスタＴ６のソースに接続
されドレインは電源端子ｌに接続され、ゲートはインバ
ーター５の出力に接続されている。目的は、第２の実施
例と同様に１゜の値を制御するためである。すなわち、
領域■に於いては、インバーター５の出力は高レベルで
あるので、トランジスタＴ７は導通でトランジスタＴ６
の電流つまり等価回路でのエヨがしぼられている。領域
■及び■では、逆にトランジスタＴ７が非導通であるの
で、トランジスタＴ６の電流（ＩＢ）がしぼられない。

トランジスタＴ７のゲートが接続点７ではなくインバー
タ５の出力に接続されている理由は、領域■に於いて電
源が立ち上がったときに、接続点７の電位が持ち上がろ
うとしたとき、インバーターの閾値電圧を越えないかぎ
りトランジスタＴ７に正帰還がかからないので接続点７
に接続した場合よりもノイズマージンが大キくなるから
である。

〔発明の効果〕

以上説明したように、本発明は抵抗とコンデンサの時定
数回路と、これら抵抗とコンデンサとの接続点の電位を
入力としたインバーターとを主要素として構成されるパ
ワーオン信号発生回路に於いて、インバーターの入力側
と出力側の電位を比較しインバーターの出力インピーダ
ンスを制御する手段を加えることにより、電源変動によ
る誤動作について極めて強く、トランジスタの閾値電圧
のバラツキに対しても設計性の良いパワーオン信号発生
回路を提供できる効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図、第３図は本発明の
第３の実施例を示す回路図、第４図は本発明の第４の実
施例を示す回路図、第５図は第１の従来例を示す回路図
、第６図は第２の従来例を示す回路図、第７図は第３の
従来例を示す回路図、第８図はパワーオン信号発生回路
を説明するための等価回路図、第９図は第５図に示した
第１の従来例の動作を説明するための波形図、第１０図
は本発明の第１の実施例の動作を説明するための波形図
である。１・・・・・・高位側電源端子、２・・・・・・低位側
電源端子、３・・・・・・出力端子、４，５・・・・・
・インバーター、ＴＩ。Ｔ２．Ｔ３．Ｔ、・・・・・・Ｐチャンネルエンハンス
メント型ＭＯ３ＦＥＴ、Ｔ５．Ｔ６．Ｔ７・・・・・・
Ｎチャンネルエンハンスメント型ＭＯ８ＦＥＴ、Ｔ、’
　。Ｔ２’　、　Ｔ３’　、　Ｔ４’・・・・・・Ｎチャン
ネルエンハンスメント型Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　、　Ｔ
　ｓ　’・・・・・・Ｐチャンネルエンハンスメント型
ＭＯ８ＦＥＴ。代理人　弁理士　　内　原　　　晋

Claims

【特許請求の範囲】

（１）抵抗とコンデンサとによる時定数回路と、前記抵
抗とコンデンサとの接続点に入力が接続されたインバー
ターと、前記インバーターの出力をゲート電極に受け、
前記抵抗に並列に接続された電界効果トランジスタと前
記インバーターの入力側電位と出力側電位とを比較して
前記インバーターの出力インピーダンスを制御する手段
とを有することを特徴とするパワーオン信号発生回路。
（２）前記インバーターの入力側電位と出力側電位とを
比較し、インバーターの出力インピーダンスを制御する
手段として、共通ソース接続の一対の電界効果トランジ
スタによる差動増幅回路を用い、前記一対の電界効果ト
ランジスタの一方のトランジスタの出力を前記インバー
ターの出力へ接続して前記インバーターの出力へ流れる
電流を制御するようにしたことを特徴とする特許請求の
範囲第１項記載のパワーオン信号発生回路。