JPH04313907A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH04313907A JPH04313907A JP3052623A JP5262391A JPH04313907A JP H04313907 A JPH04313907 A JP H04313907A JP 3052623 A JP3052623 A JP 3052623A JP 5262391 A JP5262391 A JP 5262391A JP H04313907 A JPH04313907 A JP H04313907A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- component
- electronic volume
- operational amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002238 attenuated effect Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 101100491259 Oryza sativa subsp. japonica AP2-2 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/02—Manually-operated control
- H03G5/025—Equalizers; Volume or gain control in limited frequency bands
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は信号処理を行う全ての
分野に関するものである。
分野に関するものである。
【０００２】
【従来の技術】図１１は従来の電子ボリューム回路の一
例を示す回路図である。
例を示す回路図である。
【０００３】ラダー抵抗４は抵抗Ｒ１ ，Ｒ２ ，…，
Ｒｎ から成り、アナログスイッチ群３はアナログスイ
ッチＳ１ ，Ｓ２ ，…，Ｓｎ から成る。アナログス
イッチ群３はラダー抵抗４と共に電子ボリューム１００
を形成している。演算増幅器（以下「オペアンプ」）１
，２には＋ＶＣＣと−ＶＣＣから電源電圧を供給され、
入力信号の直流成分の電位を設定するための抵抗５，６
がそれぞれに設けられている。オペアンプ１，２は電子
ボリューム１００のバッファアンプとして働く。
Ｒｎ から成り、アナログスイッチ群３はアナログスイ
ッチＳ１ ，Ｓ２ ，…，Ｓｎ から成る。アナログス
イッチ群３はラダー抵抗４と共に電子ボリューム１００
を形成している。演算増幅器（以下「オペアンプ」）１
，２には＋ＶＣＣと−ＶＣＣから電源電圧を供給され、
入力信号の直流成分の電位を設定するための抵抗５，６
がそれぞれに設けられている。オペアンプ１，２は電子
ボリューム１００のバッファアンプとして働く。
【０００４】コンデンサ７，８，９は交流的結合を行う
ために設けられている。
ために設けられている。
【０００５】この様な電子ボリューム１００をオーディ
オ回路に用いる際には、その取扱う信号は通常−７Ｖ〜
＋７Ｖの間で振幅するものであり、そのためにここでは
正の電源電圧＋ＶＣＣとして＋７Ｖを、負の電源電圧−
ＶＣＣとして−７Ｖと設定し、アナログスイッチ群３に
も電源電圧＋ＶＣＣ、−ＶＣＣを印加している。
オ回路に用いる際には、その取扱う信号は通常−７Ｖ〜
＋７Ｖの間で振幅するものであり、そのためにここでは
正の電源電圧＋ＶＣＣとして＋７Ｖを、負の電源電圧−
ＶＣＣとして−７Ｖと設定し、アナログスイッチ群３に
も電源電圧＋ＶＣＣ、−ＶＣＣを印加している。
【０００６】図１２においてこれを概念的に示すと、オ
ーディオ回路の信号は電源電圧＋ＶＣＣ、−ＶＣＣに対
してその中間値である０Ｖ即ち接地（ＧＮＤ）レベルを
中心として振幅する。波形Ｗ１ は比較的小振幅の、波
形Ｗ２ はほぼ最大振幅の信号をそれぞれ示す。最大振
幅（−７Ｖ〜＋７Ｖ）を有する信号であっても、バッフ
ァアンプ１，２で消耗する電圧があるため、消耗する電
圧が１Ｖ程度であれば波形Ｗ２ の様に１２ＶＰ−Ｐ
の振幅が最大限度となる。
ーディオ回路の信号は電源電圧＋ＶＣＣ、−ＶＣＣに対
してその中間値である０Ｖ即ち接地（ＧＮＤ）レベルを
中心として振幅する。波形Ｗ１ は比較的小振幅の、波
形Ｗ２ はほぼ最大振幅の信号をそれぞれ示す。最大振
幅（−７Ｖ〜＋７Ｖ）を有する信号であっても、バッフ
ァアンプ１，２で消耗する電圧があるため、消耗する電
圧が１Ｖ程度であれば波形Ｗ２ の様に１２ＶＰ−Ｐ
の振幅が最大限度となる。
【０００７】
【発明が解決しようとする課題】ここでオペアンプ１，
２はバイポーラ半導体構造で形成するのが最も一般的で
あり、また優れた性能を出し易いことは良く知られてい
る。バイポーラ半導体構造では一般に１６〜２０Ｖの耐
圧が得られるので、オーディオ回路のように電源電圧の
差即ち１４Ｖ程度の耐圧が要求されても容易に対処する
ことができる。
２はバイポーラ半導体構造で形成するのが最も一般的で
あり、また優れた性能を出し易いことは良く知られてい
る。バイポーラ半導体構造では一般に１６〜２０Ｖの耐
圧が得られるので、オーディオ回路のように電源電圧の
差即ち１４Ｖ程度の耐圧が要求されても容易に対処する
ことができる。
【０００８】一方、アナログスイッチＳ１ ，Ｓ２ ，
…，Ｓｎ は後述するようにＣＭＯＳ半導体構造で形成
することがその性能上望ましい。しかし一般にはＣＭＯ
Ｓ半導体構造の耐圧は８Ｖ程度であり、上記のように１
４Ｖ程度の耐圧が必要な場合には素子寸法を大きくする
など、特に高耐圧のプロセスが必要となる。
…，Ｓｎ は後述するようにＣＭＯＳ半導体構造で形成
することがその性能上望ましい。しかし一般にはＣＭＯ
Ｓ半導体構造の耐圧は８Ｖ程度であり、上記のように１
４Ｖ程度の耐圧が必要な場合には素子寸法を大きくする
など、特に高耐圧のプロセスが必要となる。
【０００９】そのため、オペアンプ１，２と電子ボリュ
ーム１００とを集積化していわゆるＢｉＣＭＯＳ半導体
構造を作成する際、そのプロセスが複雑になってしまう
という問題点があった。
ーム１００とを集積化していわゆるＢｉＣＭＯＳ半導体
構造を作成する際、そのプロセスが複雑になってしまう
という問題点があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、耐圧が小さな信号処理部を有し
ていてもその耐圧よりも大きな信号処理を可能とする信
号処理装置を提供することを目的としている。
ためになされたもので、耐圧が小さな信号処理部を有し
ていてもその耐圧よりも大きな信号処理を可能とする信
号処理装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】この発明の信号処理装置
は、入力信号の交流成分を減衰させ、前記入力信号の直
流成分を第１の方向へシフトさせて第１の処理信号を作
成する第１の処理部と、前記第１の処理信号に信号処理
を施して第２の処理信号を作成する第２の処理部と、前
記第２の処理信号の直流成分を前記第１の方向とは逆の
第２の方向へシフトさせ、前記第２の処理信号の交流成
分を増幅して第３の処理信号を作成する第３の処理部と
を備える。
は、入力信号の交流成分を減衰させ、前記入力信号の直
流成分を第１の方向へシフトさせて第１の処理信号を作
成する第１の処理部と、前記第１の処理信号に信号処理
を施して第２の処理信号を作成する第２の処理部と、前
記第２の処理信号の直流成分を前記第１の方向とは逆の
第２の方向へシフトさせ、前記第２の処理信号の交流成
分を増幅して第３の処理信号を作成する第３の処理部と
を備える。
【００１２】更に、入力信号はアナログ信号であっても
よく、この場合、第１の処理部及び第３の処理部はアナ
ログ信号を扱う演算増幅器を用いて構成することができ
る。
よく、この場合、第１の処理部及び第３の処理部はアナ
ログ信号を扱う演算増幅器を用いて構成することができ
る。
【００１３】
【作用】第１の処理部は、第２の処理部の有する耐圧以
下となるように入力信号を減衰、レベルシフトさせて第
２の処理部における信号処理を可能とする。
下となるように入力信号を減衰、レベルシフトさせて第
２の処理部における信号処理を可能とする。
【００１４】第３の処理部は第２の処理信号を増幅、レ
ベルシフトさせて第１の処理部の作用を補償する。
ベルシフトさせて第１の処理部の作用を補償する。
【００１５】第１の処理部及び第３の処理部はアナログ
信号を扱うことができ、この場合は演算増幅器が第１の
処理部及び第３の処理部を容易に構成する。
信号を扱うことができ、この場合は演算増幅器が第１の
処理部及び第３の処理部を容易に構成する。
【００１６】
【実施例】図１はこの発明を二電源方式の電子ボリュー
ムに適用した第１の実施例の回路図である。オペアンプ
１は抵抗１１，１２によって負帰還回路を構成している
ので、その増幅度は
ムに適用した第１の実施例の回路図である。オペアンプ
１は抵抗１１，１２によって負帰還回路を構成している
ので、その増幅度は
【００１７】
【数１】
【００１８】となり、入力端子ＩＮに入力される信号Ｖ
１ は−６ｄＢに減衰される。更にオペアンプ１の正入
力端子は−３Ｖに固定されているために、振幅の中心は
−３Ｖにまでシフトダウンされることになる。
１ は−６ｄＢに減衰される。更にオペアンプ１の正入
力端子は−３Ｖに固定されているために、振幅の中心は
−３Ｖにまでシフトダウンされることになる。
【００１９】例えば振幅が１２ＶＰ−Ｐ の信号が、結
合コンデンサ２０を介して入力端子ＩＮに入力された場
合、直流成分がカットされているためにその振幅の中心
が０である信号Ｖ１ が得られる。そして信号Ｖ１はオ
ペアンプ１，抵抗１１，１２によって−６ｄＢだけ減衰
されて６ＶＰ−Ｐ の振幅を有し、−３Ｖだけシフトダ
ウンされて振幅中心が−３Ｖである信号Ｖ２ となる。 この様子を図２に示す。図２において斜線を施した部分
は互いに対応していることを示し、例えば信号Ｖ１ の
正半分の波形はオペアンプ１によって反転されて信号Ｖ
２ の−３Ｖ以下の波形となったことを示している。
合コンデンサ２０を介して入力端子ＩＮに入力された場
合、直流成分がカットされているためにその振幅の中心
が０である信号Ｖ１ が得られる。そして信号Ｖ１はオ
ペアンプ１，抵抗１１，１２によって−６ｄＢだけ減衰
されて６ＶＰ−Ｐ の振幅を有し、−３Ｖだけシフトダ
ウンされて振幅中心が−３Ｖである信号Ｖ２ となる。 この様子を図２に示す。図２において斜線を施した部分
は互いに対応していることを示し、例えば信号Ｖ１ の
正半分の波形はオペアンプ１によって反転されて信号Ｖ
２ の−３Ｖ以下の波形となったことを示している。
【００２０】このように減衰、シフトダウンされた信号
Ｖ２ は、常に０Ｖ以下で振幅することになり、−ＶＣ
Ｃ（＝−７Ｖ）からみても７Ｖの範囲に収まっている。 従って通常のＣＭＯＳ半導体構造の耐圧以下となり、こ
れによって信号処理することが可能となる。
Ｖ２ は、常に０Ｖ以下で振幅することになり、−ＶＣ
Ｃ（＝−７Ｖ）からみても７Ｖの範囲に収まっている。 従って通常のＣＭＯＳ半導体構造の耐圧以下となり、こ
れによって信号処理することが可能となる。
【００２１】信号Ｖ２ はコンデンサ７を介して電子ボ
リューム１００に入力される。ここではラダー抵抗４に
よる分圧をアナログスイッチ群３が制御することにより
、信号Ｖ２ の減衰が行われる。
リューム１００に入力される。ここではラダー抵抗４に
よる分圧をアナログスイッチ群３が制御することにより
、信号Ｖ２ の減衰が行われる。
【００２２】アナログスイッチの働きを簡単に説明する
。図８は抵抗Ｒ１ 〜Ｒ４ による分圧をスイッチＳ１
〜Ｓ４ がどのように制御するかを説明する回路図で
ある。 図８ではスイッチＳ１ 〜Ｓ３ が開き、スイッチＳ４
のみが閉じているので入力電圧ｖｉは、数２に従って
分圧され、出力電圧ｖｏとなる。
。図８は抵抗Ｒ１ 〜Ｒ４ による分圧をスイッチＳ１
〜Ｓ４ がどのように制御するかを説明する回路図で
ある。 図８ではスイッチＳ１ 〜Ｓ３ が開き、スイッチＳ４
のみが閉じているので入力電圧ｖｉは、数２に従って
分圧され、出力電圧ｖｏとなる。
【００２３】
【数２】
【００２４】スイッチＳ１ 〜Ｓ４ の開閉状態により
その分圧状態は変化する。
その分圧状態は変化する。
【００２５】このようなスイッチの開閉を電気的に行う
にはアナログスイッチが通常用いられ、トランスミッシ
ョンゲートと呼ばれるＣＭＯＳ素子で構成される。図３
はトランスミッションゲートの回路記号を通常のスイッ
チＳＷの回路記号と並べて示したものである。端子ＩＮ
／ＯＵＴと端子ＯＵＴ／ＩＮはそれぞれスイッチＳＷの
両端Ｔ１ ，Ｔ２ に対応する。ゲート入力φがＨレベ
ル（ゲート入力φの反転信号φ＊がＬレベル）のときに
端子ＩＮ／ＯＵＴと端子ＯＵＴ／ＩＮは互いに相方向に
導通し、ゲート入力φがＬレベル（反転信号φ＊がＨレ
ベル）のときには非導通となる。具体的には図４に示す
ように制御端子ＣＯＮＴＲＯＬの信号をそのままゲート
入力φとして、またインバータで反転してゲート入力φ
＊とすることにより、トランスミッションゲートの制御
を行う。
にはアナログスイッチが通常用いられ、トランスミッシ
ョンゲートと呼ばれるＣＭＯＳ素子で構成される。図３
はトランスミッションゲートの回路記号を通常のスイッ
チＳＷの回路記号と並べて示したものである。端子ＩＮ
／ＯＵＴと端子ＯＵＴ／ＩＮはそれぞれスイッチＳＷの
両端Ｔ１ ，Ｔ２ に対応する。ゲート入力φがＨレベ
ル（ゲート入力φの反転信号φ＊がＬレベル）のときに
端子ＩＮ／ＯＵＴと端子ＯＵＴ／ＩＮは互いに相方向に
導通し、ゲート入力φがＬレベル（反転信号φ＊がＨレ
ベル）のときには非導通となる。具体的には図４に示す
ように制御端子ＣＯＮＴＲＯＬの信号をそのままゲート
入力φとして、またインバータで反転してゲート入力φ
＊とすることにより、トランスミッションゲートの制御
を行う。
【００２６】このようなトランスミッションゲートを用
いたアナログスイッチはＣＭＯＳ構造を有する４０１６
Ｐなどが一般的であり、広くアナログスイッチの原形と
して用いられている。図５にＣＭＯＳ素子を以てアナロ
グスイッチを構成する例を示す。
いたアナログスイッチはＣＭＯＳ構造を有する４０１６
Ｐなどが一般的であり、広くアナログスイッチの原形と
して用いられている。図５にＣＭＯＳ素子を以てアナロ
グスイッチを構成する例を示す。
【００２７】図６にドレイン電流の平方根ＩＤＳ１／２
とゲート・ソース電圧ＶＧＳの関係をグラフで示した
。エンハンスメントタイプのＮチャネルＭＯＳＦＥＴに
おいてゲート・ソース電圧を閾値電圧Ｖｔｈ（Ｎ） 以
下にすればドレイン電流ＩＤＳは流れない（ノーマルオ
フ領域）。エンハンスメントタイプのＰチャネルＭＯＳ
ＦＥＴにおいても同様に、閾値電圧Ｖｔｈ（Ｐ） を境
にしてゲート・ソース電圧ＶＧＳによってＯＮ状態とな
ったりならなかったりする。ＮチャネルＭＯＳＦＥＴや
、ＰチャネルＭＯＳＦＥＴのみでは、ＯＮ状態のソース
・ドレイン間の抵抗（ＯＮ抵抗ＲＯＮ）はソース・ドレ
イン間の印加電圧ＶＤＳに依存するが、図５のような構
成をとることにより合成されるＯＮ抵抗は、図７のグラ
フ（ａ）のように端子ＩＮ／ＯＵＴと端子ＯＵＴ／ＩＮ
の間の印加電圧ＶＩＮにあまり依存せず、平坦な特性が
得られて、スイッチの特性上望ましい。これは、図６に
示したようにＮチャネルＭＯＳＦＥＴとＰチャネルＭＯ
ＳＦＥＴが相補対称的に動作し、図７に併記したような
特性（グラフ（ｂ），グラフ（ｃ））をそれぞれのＭＯ
ＳＦＥＴが呈するためである。
とゲート・ソース電圧ＶＧＳの関係をグラフで示した
。エンハンスメントタイプのＮチャネルＭＯＳＦＥＴに
おいてゲート・ソース電圧を閾値電圧Ｖｔｈ（Ｎ） 以
下にすればドレイン電流ＩＤＳは流れない（ノーマルオ
フ領域）。エンハンスメントタイプのＰチャネルＭＯＳ
ＦＥＴにおいても同様に、閾値電圧Ｖｔｈ（Ｐ） を境
にしてゲート・ソース電圧ＶＧＳによってＯＮ状態とな
ったりならなかったりする。ＮチャネルＭＯＳＦＥＴや
、ＰチャネルＭＯＳＦＥＴのみでは、ＯＮ状態のソース
・ドレイン間の抵抗（ＯＮ抵抗ＲＯＮ）はソース・ドレ
イン間の印加電圧ＶＤＳに依存するが、図５のような構
成をとることにより合成されるＯＮ抵抗は、図７のグラ
フ（ａ）のように端子ＩＮ／ＯＵＴと端子ＯＵＴ／ＩＮ
の間の印加電圧ＶＩＮにあまり依存せず、平坦な特性が
得られて、スイッチの特性上望ましい。これは、図６に
示したようにＮチャネルＭＯＳＦＥＴとＰチャネルＭＯ
ＳＦＥＴが相補対称的に動作し、図７に併記したような
特性（グラフ（ｂ），グラフ（ｃ））をそれぞれのＭＯ
ＳＦＥＴが呈するためである。
【００２８】図１にもどって、電子ボリューム１００は
通常のＣＭＯＳ構造によって構成することができ、信号
Ｖ２ の減衰、例えば音量調整等を行なう。図２の信号
Ｖ３ はその様子を示したものであり、例えば、例えば
信号Ｖ２ を１／６に減衰することにより、１ＶＰ−Ｐ
の振幅を有する信号Ｖ３ が得られる。但し、信号Ｖ
２ はコンデンサ７で一旦その直流成分がカットされて
いるので、通常のＣＭＯＳ構造を有する電子ボリューム
１００の耐圧（８Ｖ程度）の範囲内で常に電子ボリュー
ム１００を動作させるためには最下段の抵抗Ｒｎ を−
３Ｖの電位に固定する。
通常のＣＭＯＳ構造によって構成することができ、信号
Ｖ２ の減衰、例えば音量調整等を行なう。図２の信号
Ｖ３ はその様子を示したものであり、例えば、例えば
信号Ｖ２ を１／６に減衰することにより、１ＶＰ−Ｐ
の振幅を有する信号Ｖ３ が得られる。但し、信号Ｖ
２ はコンデンサ７で一旦その直流成分がカットされて
いるので、通常のＣＭＯＳ構造を有する電子ボリューム
１００の耐圧（８Ｖ程度）の範囲内で常に電子ボリュー
ム１００を動作させるためには最下段の抵抗Ｒｎ を−
３Ｖの電位に固定する。
【００２９】なお、電子ボリューム１００において、抵
抗Ｒｎ をオペアンプ１の正入力端子と同電位に固定す
ることは必ずしも要求されない。例えばコンデンサ７を
用いず、信号Ｖ２ を直接（直流成分をカットせず）電
子ボリューム１００に入力させてもよい。但しその場合
には電子ボリューム１００の電位が決定されるように、
最下段の抵抗Ｒｎ をコンデンサを介して接地すればよ
い。
抗Ｒｎ をオペアンプ１の正入力端子と同電位に固定す
ることは必ずしも要求されない。例えばコンデンサ７を
用いず、信号Ｖ２ を直接（直流成分をカットせず）電
子ボリューム１００に入力させてもよい。但しその場合
には電子ボリューム１００の電位が決定されるように、
最下段の抵抗Ｒｎ をコンデンサを介して接地すればよ
い。
【００３０】電子ボリューム１００で減衰された信号Ｖ
３ は、オペアンプ１による減衰、シフトダウンを補償
するために、オペアンプ２で増幅、シフトアップの処理
を受ける。信号Ｖ３ はコンデンサ８を介して抵抗１３
に入力するので、その直流成分はカットされ、更にオペ
アンプ２の正入力端子は接地（ＧＮＤ）されているので
全体的に（直流成分が）シフトアップされることとなる
。また、抵抗１３，１４は負帰還回路を構成しているの
で、その増幅度は
３ は、オペアンプ１による減衰、シフトダウンを補償
するために、オペアンプ２で増幅、シフトアップの処理
を受ける。信号Ｖ３ はコンデンサ８を介して抵抗１３
に入力するので、その直流成分はカットされ、更にオペ
アンプ２の正入力端子は接地（ＧＮＤ）されているので
全体的に（直流成分が）シフトアップされることとなる
。また、抵抗１３，１４は負帰還回路を構成しているの
で、その増幅度は
【００３１】
【数３】
【００３２】となる。即ちオペアンプ１と抵抗１１，１
２が形成する回路と、オペアンプ２と抵抗１３，１４が
形成する回路は互いに相補的に働き、電子ボリューム１
００における信号処理の電圧範囲のみその耐圧に対して
小さくなるようにするのである。そのため、入力端子Ｉ
Ｎと出力端子ＯＵＴからみると、あたかも耐圧の高い電
子ボリュームであるかのように取扱うことができる。こ
れを図２で説明すると、電子ボリューム１００によって
信号Ｖ２ を減衰させない場合には６ＶＰ−Ｐ の振幅
を有する信号Ｖ２ が６ｄＢ増幅され、かつ直流成分が
０Ｖへとシフトアップして、１２ＶＰ−Ｐ の振幅を有
する信号Ｖ４ が出力端子ＯＵＴから得られる。つまり
入力信号Ｖ１ と同じ信号が得られ、入力端子ＩＮと出
力端子ＯＵＴ間の減衰量は電子ボリューム１００の減衰
量（ゼロ）と同じになる。
２が形成する回路と、オペアンプ２と抵抗１３，１４が
形成する回路は互いに相補的に働き、電子ボリューム１
００における信号処理の電圧範囲のみその耐圧に対して
小さくなるようにするのである。そのため、入力端子Ｉ
Ｎと出力端子ＯＵＴからみると、あたかも耐圧の高い電
子ボリュームであるかのように取扱うことができる。こ
れを図２で説明すると、電子ボリューム１００によって
信号Ｖ２ を減衰させない場合には６ＶＰ−Ｐ の振幅
を有する信号Ｖ２ が６ｄＢ増幅され、かつ直流成分が
０Ｖへとシフトアップして、１２ＶＰ−Ｐ の振幅を有
する信号Ｖ４ が出力端子ＯＵＴから得られる。つまり
入力信号Ｖ１ と同じ信号が得られ、入力端子ＩＮと出
力端子ＯＵＴ間の減衰量は電子ボリューム１００の減衰
量（ゼロ）と同じになる。
【００３３】また、電子ボリューム１００によって信号
Ｖ２ を１／６に減衰させた場合には１ＶＰ−Ｐ の振
幅を有する信号Ｖ３ を６ｄＢ増幅して振幅を２ＶＰ−
Ｐ とし、その直流成分を０Ｖへとシフトアップさせた
信号Ｖ５ が出力端子ＯＵＴから得られる。これは入力
端子ＩＮに入力した信号Ｖ１ を基準とすると、１／６
だけ減衰した信号と見ることができ、その減衰量は電子
ボリューム１００によるものと同一となる。
Ｖ２ を１／６に減衰させた場合には１ＶＰ−Ｐ の振
幅を有する信号Ｖ３ を６ｄＢ増幅して振幅を２ＶＰ−
Ｐ とし、その直流成分を０Ｖへとシフトアップさせた
信号Ｖ５ が出力端子ＯＵＴから得られる。これは入力
端子ＩＮに入力した信号Ｖ１ を基準とすると、１／６
だけ減衰した信号と見ることができ、その減衰量は電子
ボリューム１００によるものと同一となる。
【００３４】以上からわかるように、この発明の特徴は
入力信号の直流成分をある方向へシフトさせ、かつ交流
成分を減衰させる処理部と、これを補償する処理部とで
耐圧の低い信号処理部をはさむように構成するところに
あり、耐圧の低い信号処理部は電子ボリュームに限定さ
れない。すなわちこの発明は、グラフィックイコライザ
やトーンコントロールなどのあらゆるレベルコントロー
ルに適用できるし、さらにレベルコントロール以外のあ
らゆる信号処理にも適用可能である。
入力信号の直流成分をある方向へシフトさせ、かつ交流
成分を減衰させる処理部と、これを補償する処理部とで
耐圧の低い信号処理部をはさむように構成するところに
あり、耐圧の低い信号処理部は電子ボリュームに限定さ
れない。すなわちこの発明は、グラフィックイコライザ
やトーンコントロールなどのあらゆるレベルコントロー
ルに適用できるし、さらにレベルコントロール以外のあ
らゆる信号処理にも適用可能である。
【００３５】図９はこの発明の第２の実施例の回路図で
ある。グラフィックイコライザＧＥはブーストカット切
換スイッチＢＣＳ、ラダー部ＬＤ、共振回路ＲＳとから
構成されている。その前段にはオペアンプ１により構成
された、図１と同様に信号の交流成分を半分に減衰させ
、信号の直流成分を−３Ｖへとシフトダウンする回路Ｋ
１ が設けられている。グラフィックイコライザ部ＧＥ
の後段には、図１と同様に信号の交流成分を増幅し、信
号の直流成分をシフトアップさせて回路Ｋ１ を補償す
る回路Ｋ２ が設けられている。回路Ｋ１ ，Ｋ２ に
よりグラフィックイコライザ部ＧＥは、見かけ上その耐
圧の２倍までの大きさの信号を処理できるグラフィック
イコライザとして取扱うことができる。
ある。グラフィックイコライザＧＥはブーストカット切
換スイッチＢＣＳ、ラダー部ＬＤ、共振回路ＲＳとから
構成されている。その前段にはオペアンプ１により構成
された、図１と同様に信号の交流成分を半分に減衰させ
、信号の直流成分を−３Ｖへとシフトダウンする回路Ｋ
１ が設けられている。グラフィックイコライザ部ＧＥ
の後段には、図１と同様に信号の交流成分を増幅し、信
号の直流成分をシフトアップさせて回路Ｋ１ を補償す
る回路Ｋ２ が設けられている。回路Ｋ１ ，Ｋ２ に
よりグラフィックイコライザ部ＧＥは、見かけ上その耐
圧の２倍までの大きさの信号を処理できるグラフィック
イコライザとして取扱うことができる。
【００３６】また、この発明は、二電源方式のみならず
、単一電源方式にも適用可能である。図１０は、この発
明の第３の実施例として、単一電源方式に適用した場合
の回路図である。図１と異なり、ＶＣＣを１４Ｖとし、
−ＶＣＣ電源を用いず、代わりに電子ボリューム１００
の一端の電位ＶＳＳを接地（ＧＮＤ）している。しかし
電子ボリューム１００のもう一端の電位ＶＤＤにはＶＣ
Ｃ／２即ち７Ｖを印加しており、電位ＶＤＤとＶＳＳと
の電位差は７Ｖであって図１の場合と等しい。
、単一電源方式にも適用可能である。図１０は、この発
明の第３の実施例として、単一電源方式に適用した場合
の回路図である。図１と異なり、ＶＣＣを１４Ｖとし、
−ＶＣＣ電源を用いず、代わりに電子ボリューム１００
の一端の電位ＶＳＳを接地（ＧＮＤ）している。しかし
電子ボリューム１００のもう一端の電位ＶＤＤにはＶＣ
Ｃ／２即ち７Ｖを印加しており、電位ＶＤＤとＶＳＳと
の電位差は７Ｖであって図１の場合と等しい。
【００３７】コンデンサ２０を介して入力された信号Ｖ
１ は、通常、電源ＶＣＣと接地ＧＮＤの中間値である
電位ＶＣＣ／２を直流成分のレベルとして振幅する。し
かしオペアンプ１の正入力端子の電位が４Ｖに固定され
ているので、その直流成分は４Ｖへとシフトダウンする
。またその交流成分は−６ｄＢの減衰をうけて信号Ｖ２
となる。信号Ｖ２ はコンデンサ７によって交流成分
のみ電子ボリューム１００に伝えられる。電子ボリュー
ム１００において抵抗Ｒｎ の一端が４Ｖに固定されて
いるので、信号Ｖ２ は４Ｖを中心に振幅することにな
る。
１ は、通常、電源ＶＣＣと接地ＧＮＤの中間値である
電位ＶＣＣ／２を直流成分のレベルとして振幅する。し
かしオペアンプ１の正入力端子の電位が４Ｖに固定され
ているので、その直流成分は４Ｖへとシフトダウンする
。またその交流成分は−６ｄＢの減衰をうけて信号Ｖ２
となる。信号Ｖ２ はコンデンサ７によって交流成分
のみ電子ボリューム１００に伝えられる。電子ボリュー
ム１００において抵抗Ｒｎ の一端が４Ｖに固定されて
いるので、信号Ｖ２ は４Ｖを中心に振幅することにな
る。
【００３８】電子ボリューム１００で減衰を受けた信号
Ｖ３ は更にコンデンサ８を介してオペアンプ２から構
成される回路に入力する。オペアンプ２の正入力端子の
電位は７Ｖに固定されているのでその直流成分は７Ｖへ
とシフトアップし、信号Ｖ３ は７Ｖを中心に振幅する
ことになる。またその交流成分は６ｄＢの増幅をも受け
る。 結局電子ボリューム１００は見け上その耐圧が２倍にな
ったことになる。
Ｖ３ は更にコンデンサ８を介してオペアンプ２から構
成される回路に入力する。オペアンプ２の正入力端子の
電位は７Ｖに固定されているのでその直流成分は７Ｖへ
とシフトアップし、信号Ｖ３ は７Ｖを中心に振幅する
ことになる。またその交流成分は６ｄＢの増幅をも受け
る。 結局電子ボリューム１００は見け上その耐圧が２倍にな
ったことになる。
【００３９】なお、単一電源方式において７Ｖや４Ｖの
固定電位を得るには、図示のように抵抗分割によるレベ
ルシフト回路ＬＳを設けておけばよい。
固定電位を得るには、図示のように抵抗分割によるレベ
ルシフト回路ＬＳを設けておけばよい。
【００４０】
【発明の効果】以上に説明したように、この発明の信号
処理装置は入力信号の交流成分を減衰させ、前記入力信
号の直流成分を第１の方向へシフトさせて第１の処理信
号を作成する第１の処理部と、前記第１の処理信号に信
号処理を施して第２の処理信号を作成する第２の処理部
と、前記第２の処理信号の直流成分を前記第１の方向と
は逆の第２の方向へシフトさせ、前記第２の処理信号の
交流成分を増幅して第３の処理信号を作成する第３の処
理部とを備えるので、第２の処理部の耐圧よりも大きな
信号処理を行なうことができる。
処理装置は入力信号の交流成分を減衰させ、前記入力信
号の直流成分を第１の方向へシフトさせて第１の処理信
号を作成する第１の処理部と、前記第１の処理信号に信
号処理を施して第２の処理信号を作成する第２の処理部
と、前記第２の処理信号の直流成分を前記第１の方向と
は逆の第２の方向へシフトさせ、前記第２の処理信号の
交流成分を増幅して第３の処理信号を作成する第３の処
理部とを備えるので、第２の処理部の耐圧よりも大きな
信号処理を行なうことができる。
【００４１】更に入力信号をアナログ信号とし、第１の
処理部及び第３の処理部はアナログ信号を扱う演算増幅
器を用いることにより、前記信号処理装置を容易に構成
することができる。
処理部及び第３の処理部はアナログ信号を扱う演算増幅
器を用いることにより、前記信号処理装置を容易に構成
することができる。
【図１】この発明の第１の実施例の回路図である。
【図２】第１図の回路の動作を説明する、信号の波形図
である。
である。
【図３】アナログスイッチの説明図である。
【図４】アナログスイッチの説明図である。
【図５】アナログスイッチの説明図である。
【図６】アナログスイッチの説明図である。
【図７】アナログスイッチの説明図である。
【図８】電子ボリュームの説明図である。
【図９】この発明の第２の実施例の回路図である。
【図１０】この発明の第３の実施例の回路図である。
【図１１】従来の技術を説明する回路図である。
【図１２】電子ボリュームの耐圧を説明する回路図であ
る。
る。
１，２ 演算増幅器（オペアンプ）
７，８，２０ コンデンサ
１１，１２，１３，１４ 抵抗
１００ 電子ボリューム
Ｖ１ ，Ｖ２ ，Ｖ３ ，Ｖ５ 信号Ｋ１ ，Ｋ２
回路 ＧＥ グラフィックイコライザ部
回路 ＧＥ グラフィックイコライザ部
Claims (3)
- 【請求項１】 入力信号の交流成分を減衰させ、前記
入力信号の直流成分を第１の方向へシフトさせて第１の
処理信号を作成する第１の処理部と、前記第１の処理信
号に信号処理を施して第２の処理信号を作成する第２の
処理部と、前記第２の処理信号の直流成分を前記第１の
方向とは逆の第２の方向へシフトさせ、前記第２の処理
信号の交流成分を増幅して第３の処理信号を作成する第
３の処理部と、を備える信号処理装置。 - 【請求項２】 前記入力信号はアナログ信号である請
求項１記載の信号処理装置。 - 【請求項３】 前記第１の処理部及び第３の処理部は
演算増幅器を用いて構成されている請求項２記載の信号
処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052623A JP3002555B2 (ja) | 1991-03-18 | 1991-03-18 | 信号処理装置 |
| US07/764,845 US5201009A (en) | 1991-03-18 | 1991-09-24 | Signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052623A JP3002555B2 (ja) | 1991-03-18 | 1991-03-18 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04313907A true JPH04313907A (ja) | 1992-11-05 |
| JP3002555B2 JP3002555B2 (ja) | 2000-01-24 |
Family
ID=12919937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3052623A Expired - Lifetime JP3002555B2 (ja) | 1991-03-18 | 1991-03-18 | 信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5201009A (ja) |
| JP (1) | JP3002555B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003043190A1 (fr) * | 2001-11-13 | 2003-05-22 | Niigata Seimitsu Co., Ltd. | Circuit de retard analogique |
| JP2008218911A (ja) * | 2007-03-07 | 2008-09-18 | Mitsumi Electric Co Ltd | 発光ダイオード駆動回路 |
| JP2013502186A (ja) * | 2009-08-14 | 2013-01-17 | ザット コーポレーション | 低歪みのプログラマブルゲインアンプ用の動的スイッチドライバ |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315870A (ja) * | 1992-05-07 | 1993-11-26 | Mitsubishi Electric Corp | 情報処理装置 |
| US5394476A (en) * | 1992-12-17 | 1995-02-28 | Motorola, Inc. | Volume control device |
| US5398005A (en) * | 1993-09-28 | 1995-03-14 | National Semiconductor Corporation | Voss tone control circuit with reduced distortion and reduced DC offset |
| DE69414367T2 (de) * | 1994-02-25 | 1999-04-01 | St Microelectronics Srl | Steuerung von Frequenz- und/oder Phaseneigenschaften in einem (Audio) Verstärker |
| US5602925A (en) * | 1995-01-31 | 1997-02-11 | Etymotic Research, Inc. | Hearing aid with programmable resistor |
| US5640460A (en) * | 1995-04-03 | 1997-06-17 | Motorola Inc. | Amplitude adjust circuit and method thereof |
| US6239655B1 (en) * | 1999-04-08 | 2001-05-29 | Peavey Electronics Corporation | Microphone amplifier with digital gain control |
| JP2002280849A (ja) * | 2001-03-15 | 2002-09-27 | Toshiba Corp | 電子ボリューム回路 |
| DE60116572D1 (de) * | 2001-05-15 | 2006-04-06 | Sgs Thomson Microelectronics | Stummschalter |
| US7390960B1 (en) * | 2003-07-18 | 2008-06-24 | Jeffrey Arnold | Electronic signal processor |
| TWI257202B (en) | 2005-05-04 | 2006-06-21 | Realtek Semiconductor Corp | Filter of tunable bandwidth |
| US7102441B2 (en) * | 2003-12-31 | 2006-09-05 | Realtek Semiconductor Corp. | Variable gain amplifying circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60119113A (ja) * | 1983-12-01 | 1985-06-26 | Sony Corp | 利得制御回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61189800A (ja) * | 1985-02-18 | 1986-08-23 | Sony Corp | グラフイツクパランサ |
| US4731851A (en) * | 1986-09-24 | 1988-03-15 | Rca Corporation | Digital signal gain control circuitry for varying digital signals in substantially equal db steps |
| JPS63238723A (ja) * | 1987-03-26 | 1988-10-04 | Yamaha Corp | デイジタル信号処理回路 |
-
1991
- 1991-03-18 JP JP3052623A patent/JP3002555B2/ja not_active Expired - Lifetime
- 1991-09-24 US US07/764,845 patent/US5201009A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60119113A (ja) * | 1983-12-01 | 1985-06-26 | Sony Corp | 利得制御回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003043190A1 (fr) * | 2001-11-13 | 2003-05-22 | Niigata Seimitsu Co., Ltd. | Circuit de retard analogique |
| JP2008218911A (ja) * | 2007-03-07 | 2008-09-18 | Mitsumi Electric Co Ltd | 発光ダイオード駆動回路 |
| JP2013502186A (ja) * | 2009-08-14 | 2013-01-17 | ザット コーポレーション | 低歪みのプログラマブルゲインアンプ用の動的スイッチドライバ |
| US8610469B2 (en) | 2009-08-14 | 2013-12-17 | That Corporation | Dynamic switch driver for low-distortion programmable-gain amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3002555B2 (ja) | 2000-01-24 |
| US5201009A (en) | 1993-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0168198B1 (en) | Cmos operational amplifier | |
| US6281753B1 (en) | MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability | |
| JPH04313907A (ja) | 信号処理装置 | |
| JPH0113766B2 (ja) | ||
| JPH09321586A (ja) | レベル比較器 | |
| CA1158727A (en) | Driver circuit having reduced cross-over distortion | |
| US20040155689A1 (en) | Differential input receiver with hysteresis | |
| EP0121688A1 (en) | MOS-transistor amplifier | |
| JPH02188024A (ja) | レベルシフト回路 | |
| JP2560542B2 (ja) | 電圧電流変換回路 | |
| EP0410295B1 (en) | Single-ended chopper stabilized operational amplifier | |
| US20050057307A1 (en) | Output stage circuit for an operational amplifier | |
| US4375619A (en) | FET Operational amplifier with increased output swing | |
| US6313696B1 (en) | Differential buffer having common-mode rejection | |
| EP0481093A1 (en) | Delay circuit | |
| JPS623611B2 (ja) | ||
| JPH07112133B2 (ja) | 線形増幅器 | |
| US6198330B1 (en) | Adaptive-load inverters and methods | |
| EP0994564A1 (en) | Inverter circuit with duty cycle control | |
| US7023263B2 (en) | Low pass filter | |
| JPH0473805B2 (ja) | ||
| US7622964B2 (en) | Analog buffer circuit | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JP2003037478A (ja) | 帯域可変型ｒｃフィルタ | |
| EP0420183B1 (en) | Push-pull circuit |