JPH0473805B2 - - Google Patents
Info
- Publication number
- JPH0473805B2 JPH0473805B2 JP60140639A JP14063985A JPH0473805B2 JP H0473805 B2 JPH0473805 B2 JP H0473805B2 JP 60140639 A JP60140639 A JP 60140639A JP 14063985 A JP14063985 A JP 14063985A JP H0473805 B2 JPH0473805 B2 JP H0473805B2
- Authority
- JP
- Japan
- Prior art keywords
- variable bias
- transistor
- bias circuit
- field effect
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 7
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 5
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Networks Using Active Elements (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、高周波伝送路を有する可変バイアス
回路であつて、制御端子に供給された直流制御電
圧の変化に応じて可変バイアス電圧を発生する出
力端子を備え、高周波信号を入力端子から出力端
子へ小さい減衰と共に伝送し、前記入力端子及び
出力端子を減結合コンデンサを介して相互接続す
る高周波伝送路を有する可変バイアス回路に関す
る。
回路であつて、制御端子に供給された直流制御電
圧の変化に応じて可変バイアス電圧を発生する出
力端子を備え、高周波信号を入力端子から出力端
子へ小さい減衰と共に伝送し、前記入力端子及び
出力端子を減結合コンデンサを介して相互接続す
る高周波伝送路を有する可変バイアス回路に関す
る。
かかる形式の回路は、刊行物“レイデイオ・ア
ンド・テレビジヨン・エンジニアーズ・レフアレ
ンス・ブツク（Radio and Television
Engineers Referenec Book）”、Ｉ−48及びＩ−
63頁に記載されている。減結合コンデンサに加え
この回路は制御端子を出力端子に接続する高イン
ダクタンスのコイルを備えている。この従来の回
路では、コイルは無視できるインピーダンスを有
するから、直流制御電圧は出力端子に直接供給す
る。しかし高周波動作に当りコンデンサは極めて
小さいインピーダンスを有しかつコイルは極めて
大きいインピーダンスを有するので、高周波信号
は減衰されることなく入力端子から出力端子へ伝
送される。しかしこの既知の形式の回路は、コン
デンサ及びコイルが大きい表面積を必要とするか
ら集積化するのが容易でなく、集積化すると価格
が大幅に増大するという欠点を有している。
ンド・テレビジヨン・エンジニアーズ・レフアレ
ンス・ブツク（Radio and Television
Engineers Referenec Book）”、Ｉ−48及びＩ−
63頁に記載されている。減結合コンデンサに加え
この回路は制御端子を出力端子に接続する高イン
ダクタンスのコイルを備えている。この従来の回
路では、コイルは無視できるインピーダンスを有
するから、直流制御電圧は出力端子に直接供給す
る。しかし高周波動作に当りコンデンサは極めて
小さいインピーダンスを有しかつコイルは極めて
大きいインピーダンスを有するので、高周波信号
は減衰されることなく入力端子から出力端子へ伝
送される。しかしこの既知の形式の回路は、コン
デンサ及びコイルが大きい表面積を必要とするか
ら集積化するのが容易でなく、集積化すると価格
が大幅に増大するという欠点を有している。
本発明の目的は、この欠点を緩和し、小さい表
面積上に容易に集積化できる高周波伝送路を有す
る可変バイアス回路を提供するにある。
面積上に容易に集積化できる高周波伝送路を有す
る可変バイアス回路を提供するにある。
本発明は、高周波伝送路を有する可変バイアス
回路であつて、制御端子に供給された直流制御電
圧の変化に応じて可変バイアス電圧を発生する出
力端子を備え、高周波信号を入力端子から出力端
子へ小さい減衰と共に伝送し、前記入力端子及び
出力端子を減結合コンデンサを介して相互接続す
る高周波伝送路を有する可変バイアス回路におい
て、第１電界効果トランジスタを備え、そのソー
スを定電流発生器によつて駆動し、かつ出力端子
に接続し、前記トランジスタのゲートを抵抗を介
して制御端子に接続し、かつ容量素子を介して前
記トランジスタのソースに接続する如く構成した
ことを特徴とする。
回路であつて、制御端子に供給された直流制御電
圧の変化に応じて可変バイアス電圧を発生する出
力端子を備え、高周波信号を入力端子から出力端
子へ小さい減衰と共に伝送し、前記入力端子及び
出力端子を減結合コンデンサを介して相互接続す
る高周波伝送路を有する可変バイアス回路におい
て、第１電界効果トランジスタを備え、そのソー
スを定電流発生器によつて駆動し、かつ出力端子
に接続し、前記トランジスタのゲートを抵抗を介
して制御端子に接続し、かつ容量素子を介して前
記トランジスタのソースに接続する如く構成した
ことを特徴とする。
従つて、後で詳述するように、電界効果トラン
ジスタは一定のドレイン・ソース電流と共に作動
し、これは、ドレイン・ソース電圧が充分高く、
典型的には1Vより高い場合一定のゲート・ソー
ス電圧での作動に対応する。ゲートに供給される
電圧は直流制御電圧にほぼ等しいから、出力端子
におけるバイアス電圧は制御電圧の直線性関数と
なり、従つてこの制御電圧の変化に追従する。高
周波数に対し容量素子は電界効果トランジスタの
ゲート及びソース間において短絡回路を構成し、
その場合このトランジスタはゼロ・ボルトのゲー
ト・ソース交番電圧と共に作動するので、このト
ランジスタは高い出力インピーダンスを有する。
上記抵抗自体は大きい値を有するから、本発明の
可変バイアス回路は減衰を伴わないか又は極めて
小さい減衰を伴うだけで高周波信号を伝送する。
ジスタは一定のドレイン・ソース電流と共に作動
し、これは、ドレイン・ソース電圧が充分高く、
典型的には1Vより高い場合一定のゲート・ソー
ス電圧での作動に対応する。ゲートに供給される
電圧は直流制御電圧にほぼ等しいから、出力端子
におけるバイアス電圧は制御電圧の直線性関数と
なり、従つてこの制御電圧の変化に追従する。高
周波数に対し容量素子は電界効果トランジスタの
ゲート及びソース間において短絡回路を構成し、
その場合このトランジスタはゼロ・ボルトのゲー
ト・ソース交番電圧と共に作動するので、このト
ランジスタは高い出力インピーダンスを有する。
上記抵抗自体は大きい値を有するから、本発明の
可変バイアス回路は減衰を伴わないか又は極めて
小さい減衰を伴うだけで高周波信号を伝送する。
本発明の可変バイアス回路の好適な実施例で
は、前記定電流発生器が第２電界効果トランジス
タを備え、このトランジスタのドレイン及びソー
スの間の電流が直流制御電圧の変化に際しほぼ一
定に維持される。
は、前記定電流発生器が第２電界効果トランジス
タを備え、このトランジスタのドレイン及びソー
スの間の電流が直流制御電圧の変化に際しほぼ一
定に維持される。
本発明の可変バイアス回路は原理的に２個の電
界効果トランジスタを備えるから、特に、容量素
子を逆バイアスされるダイオードで構成した場合
小さい表面積上に集積化することができる。
界効果トランジスタを備えるから、特に、容量素
子を逆バイアスされるダイオードで構成した場合
小さい表面積上に集積化することができる。
以下図面につき本発明の実施例を説明する。
第１図は高周波伝送路を有する可変バイアス回
路を示し、その出力端子１２には、制御端子１３
に供給された直流制御電圧Vcの変化に応じて変
化する電圧V0が発生する。この回路は高周波信
号を入力端子１４から出力端子１２へ小さい減衰
と共に伝送し、前記入力端子及び出力端子は減結
合コンデンサ１５を介して相互接続する。第１図
から明らかなように、本発明の可変バイアス回路
は第１電界効果トランジスタ１１を備え、そのソ
ースＳ１を定電流発生器２２によつて駆動し、か
つ出力端子１２に接続する。更にトランジスタ１
１のゲートＧ１は抵抗Ｒ１を介して制御端子１３
に接続し、かつ容量素子１６を介してこのトラン
ジスタ１１のソースＳ１に接続する。
路を示し、その出力端子１２には、制御端子１３
に供給された直流制御電圧Vcの変化に応じて変
化する電圧V0が発生する。この回路は高周波信
号を入力端子１４から出力端子１２へ小さい減衰
と共に伝送し、前記入力端子及び出力端子は減結
合コンデンサ１５を介して相互接続する。第１図
から明らかなように、本発明の可変バイアス回路
は第１電界効果トランジスタ１１を備え、そのソ
ースＳ１を定電流発生器２２によつて駆動し、か
つ出力端子１２に接続する。更にトランジスタ１
１のゲートＧ１は抵抗Ｒ１を介して制御端子１３
に接続し、かつ容量素子１６を介してこのトラン
ジスタ１１のソースＳ１に接続する。
トランジスタ１１のゲート電流は数ナノアンペ
ア程度なので、抵抗Ｒ１（数キロオームの値を有
する）の両端子間の電圧降下は無視でき、従つて
ゲート電圧VG１は VG１＝Vc となる。
ア程度なので、抵抗Ｒ１（数キロオームの値を有
する）の両端子間の電圧降下は無視でき、従つて
ゲート電圧VG１は VG１＝Vc となる。
従つて出力端子１２におけるバイアス電圧V0
はトランジスタ１１のゲート・ソース電圧を
（VGS）1で表すと V0＝Vc−（VGS）1 (1) となる。
はトランジスタ１１のゲート・ソース電圧を
（VGS）1で表すと V0＝Vc−（VGS）1 (1) となる。
I0は定電流発生器２２によつて供給される電流
を示す。第２図は、トランジスタ１１のゲート・
ソース電圧（VGS）1がドレイン・ソース電圧
（VDS）1の充分高い値に対してはほぼ一定となり、
典型的には数ボルトとなることを示している。従
つて電圧V0及びVcの間の関係式(1)は直線性とな
る。特に、電流発生器２２によつて供給される電
流がトランジスタ１１の最大電流（IDSS）1に等し
い場合、電圧（VGS）1がゼロとなり、 V0＝Vc (2) となるので、バイアス電圧V0は、第４図から明
らかなように、少なくともある範囲内では制御電
圧Vcの変化に正確に追随する。
を示す。第２図は、トランジスタ１１のゲート・
ソース電圧（VGS）1がドレイン・ソース電圧
（VDS）1の充分高い値に対してはほぼ一定となり、
典型的には数ボルトとなることを示している。従
つて電圧V0及びVcの間の関係式(1)は直線性とな
る。特に、電流発生器２２によつて供給される電
流がトランジスタ１１の最大電流（IDSS）1に等し
い場合、電圧（VGS）1がゼロとなり、 V0＝Vc (2) となるので、バイアス電圧V0は、第４図から明
らかなように、少なくともある範囲内では制御電
圧Vcの変化に正確に追随する。
第３図は本発明による可変バイアス回路の実施
例を詳細に示し、本例においては定電流発生器２
２が第２電界効果トランジスタ２２を備えてい
る。第３図に示した如く、この第２トランジスタ
２２はそのゲート・ソース電圧（VGS）2＝０と共
に作動する。従つてトランジスタ２２の充分高い
ドレイン・ソース電圧（（VGS）2＞1V）に対して
はドレインD2及びS2の間の電流（IDS）2は、直流
制御電圧V(c)の変化中ほぼ一定に維持され、（IDSS）
2に等しくなる。この場合第１電界効果トランジ
スタ１１により少なくとも第２トランジスタ２２
の電流（IDSS）2を取扱う必要があり、従つて、 （IDSS）2≦（IDSS）1 となる必要があることは明らかである。２個のト
ランジスタが同一であるときには、等しい電流が
得られる。２個のトランジスタが同一でないと
き、両トランジスタのチヤネル長さが等しい場合
には第１電界効果トランジスタ１のチヤネル幅を
少なくとも第２電界効果トランジスタ２のチヤネ
ル幅に等しくする必要がある。
例を詳細に示し、本例においては定電流発生器２
２が第２電界効果トランジスタ２２を備えてい
る。第３図に示した如く、この第２トランジスタ
２２はそのゲート・ソース電圧（VGS）2＝０と共
に作動する。従つてトランジスタ２２の充分高い
ドレイン・ソース電圧（（VGS）2＞1V）に対して
はドレインD2及びS2の間の電流（IDS）2は、直流
制御電圧V(c)の変化中ほぼ一定に維持され、（IDSS）
2に等しくなる。この場合第１電界効果トランジ
スタ１１により少なくとも第２トランジスタ２２
の電流（IDSS）2を取扱う必要があり、従つて、 （IDSS）2≦（IDSS）1 となる必要があることは明らかである。２個のト
ランジスタが同一であるときには、等しい電流が
得られる。２個のトランジスタが同一でないと
き、両トランジスタのチヤネル長さが等しい場合
には第１電界効果トランジスタ１のチヤネル幅を
少なくとも第２電界効果トランジスタ２のチヤネ
ル幅に等しくする必要がある。
第１及び３図に示した実施例では第１トランジ
スタ１１のドレインＤ１に電流制限抵抗Ｒ２を接
続する。
スタ１１のドレインＤ１に電流制限抵抗Ｒ２を接
続する。
入力端子１４に供給される高周波信号Viに対し
容量素子１６は極めて小さいインピーダンスを有
し、短絡回路として作動するので、該回路のアド
ミツタンスＹは Ｙ＝（gds）1＋１／１／（gds）2＋R2＋１／R1 但し、gds＝（∂ids／∂Vds）Vgs＝cste 本発明による可変バイアス回路の利点は、２個
の電界効果トランジスタがVgs＝一定＝０と共に
作動し、これによりVDSの十分高い値に対し低い
アドミツタンスgdsが生ずることである。10μｍの
チヤネル幅を有する砒比ガリウムを電界効果トラ
ンジスタに対して１／gdsは12kΩ程度である。
R1＞50kΩ及びR2＝600Ωの場合、回路のインピ
ーダンスは約6kΩである。従つて、可変バイア
ス電圧を供給すべき回路が6kΩ程度の入力イン
ピーダンスを有する場合出力信号V0は入力信号
Viにほぼ等しくなる。
容量素子１６は極めて小さいインピーダンスを有
し、短絡回路として作動するので、該回路のアド
ミツタンスＹは Ｙ＝（gds）1＋１／１／（gds）2＋R2＋１／R1 但し、gds＝（∂ids／∂Vds）Vgs＝cste 本発明による可変バイアス回路の利点は、２個
の電界効果トランジスタがVgs＝一定＝０と共に
作動し、これによりVDSの十分高い値に対し低い
アドミツタンスgdsが生ずることである。10μｍの
チヤネル幅を有する砒比ガリウムを電界効果トラ
ンジスタに対して１／gdsは12kΩ程度である。
R1＞50kΩ及びR2＝600Ωの場合、回路のインピ
ーダンスは約6kΩである。従つて、可変バイア
ス電圧を供給すべき回路が6kΩ程度の入力イン
ピーダンスを有する場合出力信号V0は入力信号
Viにほぼ等しくなる。
本発明による可変バイアス回路の利点は、比較
的小さい表面積上に極めて容易に集積化できるこ
とである。この目的のため、第３図から明らかな
ように、コンデンサ１５と同様に容量素子１６
は、例えば、トランジスタのゲートと同一態様で
形成される逆バイアスシヨツトキーダイオードで
構成する。
的小さい表面積上に極めて容易に集積化できるこ
とである。この目的のため、第３図から明らかな
ように、コンデンサ１５と同様に容量素子１６
は、例えば、トランジスタのゲートと同一態様で
形成される逆バイアスシヨツトキーダイオードで
構成する。
本発明による可変バイアス回路の他の利点は、
電力消費が極めて小さいことである。
電力消費が極めて小さいことである。
（VDS）1及び（VDS）2に対する好適値は、例え
ば、直流制御電圧Vcの3Vの変化に対し回路の端
子に＋5V及び−4Vのバイアス電圧VD及びVsをそ
れぞれ供給することによつて得られる。
ば、直流制御電圧Vcの3Vの変化に対し回路の端
子に＋5V及び−4Vのバイアス電圧VD及びVsをそ
れぞれ供給することによつて得られる。
第１図は本発明の可変バイアス回路の実施例を
示す回路図、第２図は第１図の作動説明図、第３
図は第１図と同様な実施例を示す回路図、第４図
は第１図及び４図の作動説明図である。 １１……電界効果トランジスタ、１２……出力
端子、１３……制御端子、１４……入力端子、２
２……定電流発生器。
示す回路図、第２図は第１図の作動説明図、第３
図は第１図と同様な実施例を示す回路図、第４図
は第１図及び４図の作動説明図である。 １１……電界効果トランジスタ、１２……出力
端子、１３……制御端子、１４……入力端子、２
２……定電流発生器。
Claims (1)
- 【特許請求の範囲】 １ 高周波伝送路を有する可変バイアス回路であ
つて、制御端子１３に供給された直流制御電圧
Vcの変化に応じて可変バイアス電圧V0を発生す
る出力端子１２を備え、高周波信号を入力端子１
４から出力端子１２へ小さい減衰と共に伝送し、
前記入力端子及び出力端子を減結合コンデンサ１
５を介して相互接続する高周波伝送路を有する可
変バイアス回路において、第１電界効果トランジ
スタ１１を備え、そのソースＳ１を定電流発生器
２２によつて駆動し、かつ出力端子１２に接続
し、前記トランジスタ１１のゲートＧ１を抵抗Ｒ
１を介して制御端子１３に接続し、かつ容量素子
１６を介して前記トランジスタ１１のソースＳ１
に接続する如く構成したことを特徴とする高周波
伝送路を有する可変バイアス回路。 ２ 前記定電流発生器２２が第２電界効果トラン
ジスタを備え、このトランジスタのドレインＤ２
及びソースＳ２の間の電流（IDS）2）が直流制御電
圧Vcの変化に際しほぼ一定に維持される特許請
求の範囲第１項記載の可変バイアス回路。 ３ 両トランジスタのチヤネルの長さが等しい場
合前記第１電界効果トランジスタ１１のチヤネル
幅を少なくとも前記第２電界効果トランジスタ２
２のチヤネル幅に等しくする特許請求の範囲第２
項記載の可変バイアス回路。 ４ 前記容量素子１６を逆バイアスされるダイオ
ードで構成する特許請求の範囲第１乃至３項中の
いずれか一項記載の可変バイアス回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8410368 | 1984-06-29 | ||
| FR8410368A FR2566966B1 (fr) | 1984-06-29 | 1984-06-29 | Circuit de polarisation reglable et de liaison hyperfrequence |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6124316A JPS6124316A (ja) | 1986-02-03 |
| JPH0473805B2 true JPH0473805B2 (ja) | 1992-11-24 |
Family
ID=9305637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14063985A Granted JPS6124316A (ja) | 1984-06-29 | 1985-06-28 | 高周波伝送路を有する可変バイアス回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4639617A (ja) |
| EP (1) | EP0169594B1 (ja) |
| JP (1) | JPS6124316A (ja) |
| DE (1) | DE3574511D1 (ja) |
| FR (1) | FR2566966B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760284A (en) * | 1987-01-12 | 1988-07-26 | Triquint Semiconductor, Inc. | Pinchoff voltage generator |
| FR2620836B1 (fr) * | 1987-09-21 | 1990-01-19 | Thomson Semiconducteurs | Source d e courant ajustable et convertisseur numerique/analogique a auto-calibration utilisant une telle source |
| DE4041761A1 (de) * | 1990-12-24 | 1992-06-25 | Standard Elektrik Lorenz Ag | Stromsenke |
| JP3713324B2 (ja) * | 1996-02-26 | 2005-11-09 | 三菱電機株式会社 | カレントミラー回路および信号処理回路 |
| AU2002950153A0 (en) * | 2002-07-12 | 2002-09-12 | Mimix Broadband Pty Limited | A method for improving intermodulation characteristics in fet attenuators and mixers |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1109891A (en) * | 1965-03-10 | 1968-04-18 | Mullard Ltd | Improvements in or relating to electric circuits |
| DE1277386B (de) * | 1966-07-26 | 1968-09-12 | Telefunken Patent | Transistorschaltung zur Lieferung eines konstanten Stromes |
| US3621284A (en) * | 1970-12-07 | 1971-11-16 | Sylvania Electric Prod | Attenuation circuit |
| US4023125A (en) * | 1975-10-17 | 1977-05-10 | General Electric Company | Printed broadband rf bias circuits |
| US4031488A (en) * | 1976-04-05 | 1977-06-21 | The United States Of America As Represented By The Secretary Of The Navy | Multiple polarization switch |
| US4401952A (en) * | 1981-07-20 | 1983-08-30 | Microsource, Inc. | Microwave switched amplifier/multiplier |
-
1984
- 1984-06-29 FR FR8410368A patent/FR2566966B1/fr not_active Expired
-
1985
- 1985-04-15 US US06/723,406 patent/US4639617A/en not_active Expired - Fee Related
- 1985-06-20 EP EP85200983A patent/EP0169594B1/fr not_active Expired
- 1985-06-20 DE DE8585200983T patent/DE3574511D1/de not_active Expired - Lifetime
- 1985-06-28 JP JP14063985A patent/JPS6124316A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6124316A (ja) | 1986-02-03 |
| FR2566966A1 (fr) | 1986-01-03 |
| US4639617A (en) | 1987-01-27 |
| DE3574511D1 (de) | 1990-01-04 |
| EP0169594B1 (fr) | 1989-11-29 |
| EP0169594A1 (fr) | 1986-01-29 |
| FR2566966B1 (fr) | 1986-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5059890A (en) | Constant current source circuit | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| US5057722A (en) | Delay circuit having stable delay time | |
| US5675290A (en) | Microwave amplifier circuit | |
| US4949054A (en) | Temperature stable oscillator | |
| EP1686686A1 (en) | Am intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit, and semiconductor integrated circuit thereof | |
| JPH04313907A (ja) | 信号処理装置 | |
| JPH0473805B2 (ja) | ||
| JPS6119134B2 (ja) | ||
| US5012134A (en) | DC bootstrapped unity gain buffer | |
| JPH0413305A (ja) | 遅延回路 | |
| JP3371151B2 (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| JPH11186860A (ja) | 差動増幅回路 | |
| JP3216808B2 (ja) | 可変減衰器 | |
| US6043711A (en) | Gate bias circuit of a power amplifier FET | |
| US6954123B2 (en) | Tuning circuit | |
| US6489827B1 (en) | Reduction of offset voltage in current mirror circuit | |
| JPS6132842B2 (ja) | ||
| US5043601A (en) | Wide-band amplifier useful for squarewave signals | |
| US6774726B2 (en) | Amplifier with a MOS output stage | |
| JP3176793B2 (ja) | 増幅回路 | |
| US6163176A (en) | AC-coupled driver with wide output dynamic range | |
| JP2924483B2 (ja) | 可変減衰器 |