JP2924483B2 - 可変減衰器 - Google Patents
可変減衰器Info
- Publication number
- JP2924483B2 JP2924483B2 JP22238392A JP22238392A JP2924483B2 JP 2924483 B2 JP2924483 B2 JP 2924483B2 JP 22238392 A JP22238392 A JP 22238392A JP 22238392 A JP22238392 A JP 22238392A JP 2924483 B2 JP2924483 B2 JP 2924483B2
- Authority
- JP
- Japan
- Prior art keywords
- variable attenuator
- fet
- gate
- effect transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は可変減衰器に関し、特に
マイクロ波帯以上のモノリシック集積回路に電界効果ト
ランジスタを組み込んで使用される可変減衰器に関す
る。
マイクロ波帯以上のモノリシック集積回路に電界効果ト
ランジスタを組み込んで使用される可変減衰器に関す
る。
【０００２】
【従来の技術】通常、マイクロ波回路を用いて構成され
る通信システムでは、回線構成上のレベルダイヤ調整又
は温度特性によるシステム内の信号レベル変動を吸収し
て安定化出力を得ることを目的として、多くの可変減衰
器をマイクロ波回路に使用している。このような可変減
衰器は接続される前後の機器又は素子とのインピーダン
ス整合をとり、減衰量が変化しても接続インピーダンス
が変化しない定抵抗形可変減衰器を用いることが多い。
そして可変抵抗素子としては一般的にはＰＩＮダイオー
ドがよく知られている。
る通信システムでは、回線構成上のレベルダイヤ調整又
は温度特性によるシステム内の信号レベル変動を吸収し
て安定化出力を得ることを目的として、多くの可変減衰
器をマイクロ波回路に使用している。このような可変減
衰器は接続される前後の機器又は素子とのインピーダン
ス整合をとり、減衰量が変化しても接続インピーダンス
が変化しない定抵抗形可変減衰器を用いることが多い。
そして可変抵抗素子としては一般的にはＰＩＮダイオー
ドがよく知られている。
【０００３】近年、半導体基板上に多くの回路素子を集
積化して高周波回路を構成するモノリシック集積回路の
開発が盛んであり、マイクロ波帯以上で動作する集積回
路に適したガリウムひ素等を半導体基板上に構成する場
合も数多くある。
積化して高周波回路を構成するモノリシック集積回路の
開発が盛んであり、マイクロ波帯以上で動作する集積回
路に適したガリウムひ素等を半導体基板上に構成する場
合も数多くある。
【０００４】従来、この種の集積回路に使用される可変
減衰器も装置の小形化、コストダウンのため、ガリウム
ひ素等の半導体基板上に構成したモノリシック集積回路
の可変減衰器も実現されつつある。この回路構成は図４
に示すようにブリッジＴ型回路である。すなわち、マイ
クロ波信号の入力１，出力２にそれぞれドレイン，ソー
スを接続し、ゲートを制御端子８に接続する電界効果ト
ランジスタ（ＦＥＴ）３と、ＦＥＴ３のドレインとソー
スにそれぞれ一端を接続し、他端を共通接続する抵抗
５，６と、この共通接続点にドレインを接続し、ソース
を接地し、ゲートを制御端子７に接続する電界効果トラ
ンジスタ（ＦＥＴ）４とにより、ブリッジドＴ型可変減
衰器を構成している。減衰量は制御端子７，８のバイア
ス電圧を変えて減衰量を可変としている。前述のように
この可変減衰器は定抵抗型可変減衰器なので、ＦＥＴ３
及び４のチャンネル抵抗Ｒ1 ，Ｒ2 とし、回路の特性イ
ンピーダンスをＺ0 （抵抗５，６の抵抗値）とすると、 Ｚ0 2 ＝Ｒ1 −Ｒ2 となるようにＦＥＴ３及び４のゲート電圧を制御してい
る。
減衰器も装置の小形化、コストダウンのため、ガリウム
ひ素等の半導体基板上に構成したモノリシック集積回路
の可変減衰器も実現されつつある。この回路構成は図４
に示すようにブリッジＴ型回路である。すなわち、マイ
クロ波信号の入力１，出力２にそれぞれドレイン，ソー
スを接続し、ゲートを制御端子８に接続する電界効果ト
ランジスタ（ＦＥＴ）３と、ＦＥＴ３のドレインとソー
スにそれぞれ一端を接続し、他端を共通接続する抵抗
５，６と、この共通接続点にドレインを接続し、ソース
を接地し、ゲートを制御端子７に接続する電界効果トラ
ンジスタ（ＦＥＴ）４とにより、ブリッジドＴ型可変減
衰器を構成している。減衰量は制御端子７，８のバイア
ス電圧を変えて減衰量を可変としている。前述のように
この可変減衰器は定抵抗型可変減衰器なので、ＦＥＴ３
及び４のチャンネル抵抗Ｒ1 ，Ｒ2 とし、回路の特性イ
ンピーダンスをＺ0 （抵抗５，６の抵抗値）とすると、 Ｚ0 2 ＝Ｒ1 −Ｒ2 となるようにＦＥＴ３及び４のゲート電圧を制御してい
る。
【０００５】一方、この従来のブリッジＴ型可変減衰器
は、ＦＥＴの非飽和領域でのドレイン・ソース間抵抗値
がゲート電圧により変化することを利用しているので、
高周波入力信号の電圧振幅がＦＥＴの非飽和領域内であ
れば歪特性の劣化は小さいが、ゲート電位を下げていく
とＦＥＴの非飽和領域が減少するために、歪特性が著し
く劣化する。ゲート電圧一定下で入力信号電力を増して
いった場合も、入力信号の電圧振幅がＦＥＴの飽和領域
に近づくに従い、歪特性が劣化していく。図５に、従来
のブリッジＴ型可変減衰器のゲート・ソース間電圧を変
化させた時の３次混変調歪特性のＤ／Ｕ比の実測値と減
衰量を示す。図５においてＶｇｓ1 ＝−０．１ｖ及び−
０．９ｖ付近でＤ／Ｕ比の劣化する極大点が存在する。
これら２点の極大点のうちＶｇｓ1 ＝−０．１ｖ付近で
は、ＦＥＴ４の歪が支配的であり、Ｖｇｓ1 ＝−０．９
ｖ付近ではＦＥＴ３の歪が支配的となる。可変減衰器で
は減衰量０ｄＢから数ｄＢまでの間で歪の少ない特性を
要求されるので、Ｖｇｓ1＝−０．１ｖ付近において、
ＦＥＴ４の歪を減少させる必要があった。
は、ＦＥＴの非飽和領域でのドレイン・ソース間抵抗値
がゲート電圧により変化することを利用しているので、
高周波入力信号の電圧振幅がＦＥＴの非飽和領域内であ
れば歪特性の劣化は小さいが、ゲート電位を下げていく
とＦＥＴの非飽和領域が減少するために、歪特性が著し
く劣化する。ゲート電圧一定下で入力信号電力を増して
いった場合も、入力信号の電圧振幅がＦＥＴの飽和領域
に近づくに従い、歪特性が劣化していく。図５に、従来
のブリッジＴ型可変減衰器のゲート・ソース間電圧を変
化させた時の３次混変調歪特性のＤ／Ｕ比の実測値と減
衰量を示す。図５においてＶｇｓ1 ＝−０．１ｖ及び−
０．９ｖ付近でＤ／Ｕ比の劣化する極大点が存在する。
これら２点の極大点のうちＶｇｓ1 ＝−０．１ｖ付近で
は、ＦＥＴ４の歪が支配的であり、Ｖｇｓ1 ＝−０．９
ｖ付近ではＦＥＴ３の歪が支配的となる。可変減衰器で
は減衰量０ｄＢから数ｄＢまでの間で歪の少ない特性を
要求されるので、Ｖｇｓ1＝−０．１ｖ付近において、
ＦＥＴ４の歪を減少させる必要があった。
【０００６】
【発明が解決しようとする課題】この従来の可変減衰器
は所望の減衰量の可変範囲の間で３次混変調歪のＤ／Ｕ
比が所定の特性を確保できない欠点がある。特に減衰量
の少ない領域におけるＦＥＴ４による歪の劣化が生ずる
欠点があった。
は所望の減衰量の可変範囲の間で３次混変調歪のＤ／Ｕ
比が所定の特性を確保できない欠点がある。特に減衰量
の少ない領域におけるＦＥＴ４による歪の劣化が生ずる
欠点があった。
【０００７】
【課題を解決するための手段】本発明の可変減衰器は、
モノリシック集積回路に組み込まれ特性インピーダンス
が減衰量にかかわらず一定である定抵抗形可変減衰器で
あって、ドレインを高周波信号の入力としソースを高周
波信号の出力とし、ゲートに制御電圧を印加する第１の
電界効果トランジスタと、この第１の電界効果トランジ
スタのドレイン・ソースのそれぞれに一端を接続し、他
端が共通接続されており、おのおの特性インピーダンス
が等しい抵抗値を有する２つの抵抗と、前記２つの抵抗
の共通接続点にドレインを接続し、ソースを接地電位と
し、ゲートに制御電圧を印加する第２の電界効果トラン
ジスタとを備え、前記第２の電界効果トランジスタのゲ
ート幅が前記第１の電界効果トランジスタのゲート幅よ
り広くなるように形成されている。
モノリシック集積回路に組み込まれ特性インピーダンス
が減衰量にかかわらず一定である定抵抗形可変減衰器で
あって、ドレインを高周波信号の入力としソースを高周
波信号の出力とし、ゲートに制御電圧を印加する第１の
電界効果トランジスタと、この第１の電界効果トランジ
スタのドレイン・ソースのそれぞれに一端を接続し、他
端が共通接続されており、おのおの特性インピーダンス
が等しい抵抗値を有する２つの抵抗と、前記２つの抵抗
の共通接続点にドレインを接続し、ソースを接地電位と
し、ゲートに制御電圧を印加する第２の電界効果トラン
ジスタとを備え、前記第２の電界効果トランジスタのゲ
ート幅が前記第１の電界効果トランジスタのゲート幅よ
り広くなるように形成されている。
【０００８】
【実施例】本発明について図面を参照して説明する。本
発明は使用するＦＥＴの特性を変えることにより可変減
衰器の３次混変調歪特性を改良しているので、回路構成
は図４と同様である。したがって回路符号も図４の符号
をそのまま使用する。図１は本発明の一実施例のＦＥＴ
３のＩ−Ｖ特性、図２は本実施例のＦＥＴ４のＩ−Ｖ特
性、図３は本実施例を適用した歪み特性および減衰量の
特性図である。
発明は使用するＦＥＴの特性を変えることにより可変減
衰器の３次混変調歪特性を改良しているので、回路構成
は図４と同様である。したがって回路符号も図４の符号
をそのまま使用する。図１は本発明の一実施例のＦＥＴ
３のＩ−Ｖ特性、図２は本実施例のＦＥＴ４のＩ−Ｖ特
性、図３は本実施例を適用した歪み特性および減衰量の
特性図である。
【０００９】次に本実施例の動作原理を説明する。制御
端子７，８に与えるべき電圧について述べる。ＦＥＴの
チャンネル抵抗Ｒｃは（１）式で表される。
端子７，８に与えるべき電圧について述べる。ＦＥＴの
チャンネル抵抗Ｒｃは（１）式で表される。
【００１０】 Ｒｃ＝Ｌｇ／２Ｗｇβ（Ｖｇｓ−Ｖｐ） …（１） ここでＶｇｓはゲート・ソース間電圧、Ｖｐはピンチオ
フ電圧、Ｌｇはゲート長、Ｗｇはゲート幅、βは定数で
ある。一方、図４の回路が減衰量にかかわらず特性イン
ピーダンスＺ0 が定抵抗特性を有する条件は、ＦＥＴ
３，４のチャンネル抵抗Ｒ１，Ｒ２が前述したが（２）
式となる場合である。
フ電圧、Ｌｇはゲート長、Ｗｇはゲート幅、βは定数で
ある。一方、図４の回路が減衰量にかかわらず特性イン
ピーダンスＺ0 が定抵抗特性を有する条件は、ＦＥＴ
３，４のチャンネル抵抗Ｒ１，Ｒ２が前述したが（２）
式となる場合である。
【００１１】 Ｚ0 2 ＝Ｒ1 ・Ｒ2 …（２） （２）式を（１）式を用いて表すと（３）式となる。
【００１２】
【００１３】ここで、ＦＥＴ３，４の各パラメータに対
してはそれぞれ添字１，２を付することにする。モノリ
シック集積回路中ではＬｇ1 ＝Ｌｇ2 ＝Ｌｇ，β1 ＝β
2 ＝β，Ｖｐ1 ＝Ｖｐ2 ＝Ｖｐなので（３）式は（４）
式となる。
してはそれぞれ添字１，２を付することにする。モノリ
シック集積回路中ではＬｇ1 ＝Ｌｇ2 ＝Ｌｇ，β1 ＝β
2 ＝β，Ｖｐ1 ＝Ｖｐ2 ＝Ｖｐなので（３）式は（４）
式となる。
【００１４】
【００１５】すなわち、（Ｖｇｓ1 −Ｖｐ）と（Ｖｇｓ
2 −Ｖｐ）との積が一定であるようにＶｇｓ1 ，Ｖｇｓ
2 を制御すれば、この可変減衰器の定抵抗性は保たれ
る。
2 −Ｖｐ）との積が一定であるようにＶｇｓ1 ，Ｖｇｓ
2 を制御すれば、この可変減衰器の定抵抗性は保たれ
る。
【００１６】次に、この可変減衰器の３次混変調歪特性
について説明する。図１は、ＦＥＴ３の電流−電圧（Ｉ
−Ｖ）特性である。図２はＦＥＴ４のＩ−Ｖ特性で図１
のＦＥＴ３のゲート幅を２倍にした場合である。ただ
し、モノリシック集積回路中にゲート幅のみ異なるトラ
ンジスタを配置することを想定しているので、ピンチオ
フ電圧Ｖｐは図１，図２のＦＥＴとも等しく、相互コン
ダクタンスｇm は図２のＦＥＴ４が図１のＦＥＴ３の２
倍となる。すなわち本実施例の可変減衰器のＦＥＴ４の
ゲート幅を拡げることで、Ｖｐ付近のゲート電圧を与え
た時のドレイン電流の飽和電圧Ｖｓ2 （図２参照）が、
Ｖｓ1 （図１参照）に比べて増加するために、ＦＥＴ４
の歪特性が改善される。ＦＥＴ３のゲート幅を拡げた場
合には、ＦＥＴ３のゲート・ソース間容量及びゲート・
ドレイン間容量が増加し、高周波特性が著しく劣化する
ために、所要の信号周波数に対してゲート幅が制限され
る。一方、ＦＥＴ４の容量が高周波特性に及ぼす影響
は、ＦＥＴ３に比べて小さいので、ＦＥＴ４のゲート幅
の選択の自由度は大きい。
について説明する。図１は、ＦＥＴ３の電流−電圧（Ｉ
−Ｖ）特性である。図２はＦＥＴ４のＩ−Ｖ特性で図１
のＦＥＴ３のゲート幅を２倍にした場合である。ただ
し、モノリシック集積回路中にゲート幅のみ異なるトラ
ンジスタを配置することを想定しているので、ピンチオ
フ電圧Ｖｐは図１，図２のＦＥＴとも等しく、相互コン
ダクタンスｇm は図２のＦＥＴ４が図１のＦＥＴ３の２
倍となる。すなわち本実施例の可変減衰器のＦＥＴ４の
ゲート幅を拡げることで、Ｖｐ付近のゲート電圧を与え
た時のドレイン電流の飽和電圧Ｖｓ2 （図２参照）が、
Ｖｓ1 （図１参照）に比べて増加するために、ＦＥＴ４
の歪特性が改善される。ＦＥＴ３のゲート幅を拡げた場
合には、ＦＥＴ３のゲート・ソース間容量及びゲート・
ドレイン間容量が増加し、高周波特性が著しく劣化する
ために、所要の信号周波数に対してゲート幅が制限され
る。一方、ＦＥＴ４の容量が高周波特性に及ぼす影響
は、ＦＥＴ３に比べて小さいので、ＦＥＴ４のゲート幅
の選択の自由度は大きい。
【００１７】このようにＦＥＴ３に比較してゲート幅の
異なるＦＥＴ４を組み込むことにより、定抵抗型可変減
衰器の３次混変調歪特性は図３の特性図のように歪み特
性Ａの値が従来例より改善される。なお、歪み特性Ｂは
従来例とほぼ同じであり、減衰量の可変特性も変らない
ので、混変調歪の値が減衰量の少ない方で改善される。
異なるＦＥＴ４を組み込むことにより、定抵抗型可変減
衰器の３次混変調歪特性は図３の特性図のように歪み特
性Ａの値が従来例より改善される。なお、歪み特性Ｂは
従来例とほぼ同じであり、減衰量の可変特性も変らない
ので、混変調歪の値が減衰量の少ない方で改善される。
【００１８】
【発明の効果】以上説明したように本発明は、ゲート幅
の異なる２つのＦＥＴにより可変減衰器を構成している
ので、モノリシック集積回路中の可変減衰器をＦＥＴに
より構成でき、歪特性の良好な定抵抗形可変減衰器が実
現できる効果がある。
の異なる２つのＦＥＴにより可変減衰器を構成している
ので、モノリシック集積回路中の可変減衰器をＦＥＴに
より構成でき、歪特性の良好な定抵抗形可変減衰器が実
現できる効果がある。
【図１】本発明の一実施例のＦＥＴ３の特性図である。
【図２】本実施例のＦＥＴ４の特性図である。
【図３】本実施例を適用した可変減衰器の特性図であ
る。
る。
【図４】本発明の一実施例および従来例に共通の回路図
である。
である。
【図５】従来の可変減衰器の特性図である。
１ 入力 ２ 出力 ３，４ 電界効果トランジスタ（ＦＥＴ） ５，６ 抵抗値Ｚ0 の抵抗 ７，８ 制御端子
Claims (1)
- 【請求項１】 モノリシック集積回路に組み込まれ特性
インピーダンスが減衰量にかかわらず一定である定抵抗
形可変減衰器であって、ドレインを高周波信号の入力と
しソースを高周波信号の出力とし、ゲートに制御電圧を
印加する第１の電界効果トランジスタと、この第１の電
界効果トランジスタのドレイン・ソースのそれぞれに一
端を接続し、他端が共通接続されており、おのおの特性
インピーダンスが等しい抵抗値を有する２つの抵抗と、
前記２つの抵抗の共通接続点にドレインを接続し、ソー
スを接地電位とし、ゲートに制御電圧を印加する第２の
電界効果トランジスタとを備え、前記第２の電界効果ト
ランジスタのゲート幅が前記第１の電界効果トランジス
タのゲート幅より広くなるように形成されていることを
特徴とする可変減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22238392A JP2924483B2 (ja) | 1992-08-21 | 1992-08-21 | 可変減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22238392A JP2924483B2 (ja) | 1992-08-21 | 1992-08-21 | 可変減衰器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669754A JPH0669754A (ja) | 1994-03-11 |
| JP2924483B2 true JP2924483B2 (ja) | 1999-07-26 |
Family
ID=16781500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22238392A Expired - Lifetime JP2924483B2 (ja) | 1992-08-21 | 1992-08-21 | 可変減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924483B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3332082B2 (ja) | 2000-01-17 | 2002-10-07 | 日本電気株式会社 | 高周波可変減衰回路 |
| CN111988014B (zh) * | 2020-09-02 | 2024-05-03 | 成都芯川电子有限公司 | 应用于微波毫米波的低相移宽带数控衰减器 |
-
1992
- 1992-08-21 JP JP22238392A patent/JP2924483B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669754A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4875023A (en) | Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship | |
| US4864162A (en) | Voltage variable FET resistor with chosen resistance-voltage relationship | |
| US4207538A (en) | Temperature compensation circuit | |
| US20030214357A1 (en) | Broadband variable gain amplifier with high linearity and variable gain characteristic | |
| US5912599A (en) | Bandwidth compensated bridged-tee attenuator | |
| JP3090105B2 (ja) | ステップアテネータ | |
| US5309048A (en) | Distributed digital attenuator | |
| US6414547B1 (en) | Variable gain RF amplifier | |
| US5387879A (en) | Gain controllable output buffer amplifier circuit having a reduced circuit area | |
| JP3574546B2 (ja) | 高周波可変利得増幅器 | |
| JP2924483B2 (ja) | 可変減衰器 | |
| JP2661802B2 (ja) | 利得制御広帯域増幅装置 | |
| JPH0779132A (ja) | 可変減衰器 | |
| JPH0630413B2 (ja) | 広帯域負帰還増幅回路 | |
| JP3000795B2 (ja) | 可変減衰器 | |
| JP2827947B2 (ja) | 減衰回路 | |
| US6420923B1 (en) | Low supply, current-controlled FET Pi attenuator | |
| JP3167094B2 (ja) | マイクロ波スイッチ素子 | |
| EP0757439A2 (en) | A variable resistor circuit, a variable attenuator circuit and a variable gain amplifier | |
| JP3176793B2 (ja) | 増幅回路 | |
| JPH11205055A (ja) | 可変利得差動増幅回路 | |
| US5406146A (en) | Circuit and method for generating a buffered output having low distortion | |
| JP3000794B2 (ja) | 可変減衰器 | |
| JP2866897B2 (ja) | 分布増幅器 | |
| JPS59126307A (ja) | 電界効果トランジスタ増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |