JP3000795B2 - 可変減衰器 - Google Patents
可変減衰器Info
- Publication number
- JP3000795B2 JP3000795B2 JP4225463A JP22546392A JP3000795B2 JP 3000795 B2 JP3000795 B2 JP 3000795B2 JP 4225463 A JP4225463 A JP 4225463A JP 22546392 A JP22546392 A JP 22546392A JP 3000795 B2 JP3000795 B2 JP 3000795B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- variable attenuator
- gate
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波半導体集積回
路に使用される可変減衰器に関する。
路に使用される可変減衰器に関する。
【０００２】
【従来の技術】従来、マイクロ波で使用される可変減衰
器を構成する場合には、電界効果トランジスタ（ＦＥ
Ｔ）、又はＰＩＮダイオードによる回路が良く用いられ
る。ＰＩＮダイオードで構成される可変減衰器の場合に
は、広いダイナミックレンジと低い歪のためにハイブリ
ッド集積回路等では良く使用されてきた。しかし、モノ
リシックマイクロ波集積回路では、可変減衰器が増幅器
等と共に回路に組み込まれることが多いために、ＦＥＴ
の製造プロセスだけで構成できる可変減衰器を用いるこ
とが多い。図３は従来例の可変減衰器であり、ＦＥＴ４
のドレインを信号ライン３に接続し、ソースを接地し、
ゲートに制御電圧を加える端子５を備えている。次に動
作原理を説明する。ＦＥＴ４がＧａＡｓＭＥＳＦＥＴの
場合では、ゲート端子電圧（ゲート・ソース間電圧）を
ＯＶから負電圧にするにつれてソース・ドレイン間抵抗
値が増加する。出力負荷抵抗とＦＥＴのドレイ・ソース
間抵抗は並列接続なので、ドレイン・ソース間抵抗値の
変化によって入力信号電流から負荷へ流れ込む電流値が
替わり、出力信号電力が変化するため、通過減衰量をコ
ントロールすることができる。
器を構成する場合には、電界効果トランジスタ（ＦＥ
Ｔ）、又はＰＩＮダイオードによる回路が良く用いられ
る。ＰＩＮダイオードで構成される可変減衰器の場合に
は、広いダイナミックレンジと低い歪のためにハイブリ
ッド集積回路等では良く使用されてきた。しかし、モノ
リシックマイクロ波集積回路では、可変減衰器が増幅器
等と共に回路に組み込まれることが多いために、ＦＥＴ
の製造プロセスだけで構成できる可変減衰器を用いるこ
とが多い。図３は従来例の可変減衰器であり、ＦＥＴ４
のドレインを信号ライン３に接続し、ソースを接地し、
ゲートに制御電圧を加える端子５を備えている。次に動
作原理を説明する。ＦＥＴ４がＧａＡｓＭＥＳＦＥＴの
場合では、ゲート端子電圧（ゲート・ソース間電圧）を
ＯＶから負電圧にするにつれてソース・ドレイン間抵抗
値が増加する。出力負荷抵抗とＦＥＴのドレイ・ソース
間抵抗は並列接続なので、ドレイン・ソース間抵抗値の
変化によって入力信号電流から負荷へ流れ込む電流値が
替わり、出力信号電力が変化するため、通過減衰量をコ
ントロールすることができる。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ＦＥＴによる可変減衰器は、減衰量が少ない領域ではゲ
ートバイアス電圧がスレショルド電圧値に近くなるた
め、ＦＥＴの電流・電圧特性の非線形性により相互変調
歪特性が劣化し、非線形の臨界点であるインターセプト
ポイントが低下するという欠点があった。これは入力電
力が高いときＦＥＴの非線形の歪を抑えるために、電力
レベルを制御する受信機のＡＧＣ回路等では、減衰器の
発生する歪のほうが大きくなったりするので、歪を問題
にする装置では使用できないという欠点がある。
ＦＥＴによる可変減衰器は、減衰量が少ない領域ではゲ
ートバイアス電圧がスレショルド電圧値に近くなるた
め、ＦＥＴの電流・電圧特性の非線形性により相互変調
歪特性が劣化し、非線形の臨界点であるインターセプト
ポイントが低下するという欠点があった。これは入力電
力が高いときＦＥＴの非線形の歪を抑えるために、電力
レベルを制御する受信機のＡＧＣ回路等では、減衰器の
発生する歪のほうが大きくなったりするので、歪を問題
にする装置では使用できないという欠点がある。
【０００４】
【課題を解決するための手段】本発明の可変減衰器は、
信号ラインにドレインを接続しソースを接地しゲートに
制御電圧を印加する電界効果トランジスタを有し、前記
信号ラインに接続される前記電界効果トランジスタのゲ
ートへの制御電圧を制御してソース・ドレイン間抵抗値
を制御する可変減衰器において、前記電界効果トランジ
スタのドレイン側にチョークコイルを介して電源端子を
接続し、前記ゲートへの制御電圧に対応して前記ドレイ
ンの電源端子への電源電圧が可変されるものである。
信号ラインにドレインを接続しソースを接地しゲートに
制御電圧を印加する電界効果トランジスタを有し、前記
信号ラインに接続される前記電界効果トランジスタのゲ
ートへの制御電圧を制御してソース・ドレイン間抵抗値
を制御する可変減衰器において、前記電界効果トランジ
スタのドレイン側にチョークコイルを介して電源端子を
接続し、前記ゲートへの制御電圧に対応して前記ドレイ
ンの電源端子への電源電圧が可変されるものである。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の回路図である。また図２
は本実施例の動作説明図である。図１において、ソース
を接地したＦＥＴ４のドレインを信号ライン３に接続
し、ＦＥＴ４のゲートは制御端子５に接続されている。
ドレインにはチョークコイル６を介し、電源端子７が接
続されている。図２は本実施例におけるドレイン電圧Ｖ
ｄをパラメータにした減衰量と３次相互変調積のインタ
ーセプトポイントの関係を示す。図２において、Ｖｄ＝
ＯＶの場合が従来例の場合に相当する。少し減衰させる
とインターセプトポイントは低下する。このインターセ
プトポイントの低下の原因は２つ考えられる。第１の原
因はＦＥＴのドレイン−ソース間のＩ−Ｖ特性におい
て、ＶＧＳを深くするに従いＩＤＳが飽和する電圧Ｖｓ
が低下していくために、入力電圧によるドレイン−ソー
ス間抵抗値の非線形性が強くなることによって生ずる。
第２の原因はＦＥＴのＩ−Ｖ特性がＶＤＳの極性によっ
て異なりＶＤＳに対し対称でないことである。特にＶＧ
Ｓがスレショルド電圧に近い電圧でこの２つの非線形性
は強くなるために、ＶＧＳが深いときはドレインにバイ
アスをかけると非線形性が緩和される。例えば電源端子
７からマイナス電圧をドレインに印加してＶｄ＝−０．
５×Ｖｇとして制御電圧と共にＶｄを変化させると、図
２に示す様に減衰量のダイナミックレンジを保ったまま
インターセプトポイントを高くすることが可能となる。
る。図１は本発明の一実施例の回路図である。また図２
は本実施例の動作説明図である。図１において、ソース
を接地したＦＥＴ４のドレインを信号ライン３に接続
し、ＦＥＴ４のゲートは制御端子５に接続されている。
ドレインにはチョークコイル６を介し、電源端子７が接
続されている。図２は本実施例におけるドレイン電圧Ｖ
ｄをパラメータにした減衰量と３次相互変調積のインタ
ーセプトポイントの関係を示す。図２において、Ｖｄ＝
ＯＶの場合が従来例の場合に相当する。少し減衰させる
とインターセプトポイントは低下する。このインターセ
プトポイントの低下の原因は２つ考えられる。第１の原
因はＦＥＴのドレイン−ソース間のＩ−Ｖ特性におい
て、ＶＧＳを深くするに従いＩＤＳが飽和する電圧Ｖｓ
が低下していくために、入力電圧によるドレイン−ソー
ス間抵抗値の非線形性が強くなることによって生ずる。
第２の原因はＦＥＴのＩ−Ｖ特性がＶＤＳの極性によっ
て異なりＶＤＳに対し対称でないことである。特にＶＧ
Ｓがスレショルド電圧に近い電圧でこの２つの非線形性
は強くなるために、ＶＧＳが深いときはドレインにバイ
アスをかけると非線形性が緩和される。例えば電源端子
７からマイナス電圧をドレインに印加してＶｄ＝−０．
５×Ｖｇとして制御電圧と共にＶｄを変化させると、図
２に示す様に減衰量のダイナミックレンジを保ったまま
インターセプトポイントを高くすることが可能となる。
【０００６】
【発明の効果】以上説明した様に本発明によれば、ＦＥ
Ｔで構成された可変減衰器においてインターセプトポイ
ントを約５ｄＢ程度改善することが可能となる効果があ
る。特にモノリシックマイクロ波集積回路のようにＰＩ
ＮダイオードよりＦＥＴのほうが作りやすい回路構成で
あるにもかかわらず、歪特性を重視する装置ではＦＥＴ
を用いた可変減衰器を使用できず、従来は増幅器部分と
減衰器部分を分割し、段間にＰＩＮダイオードの可変減
衰器をはさんで作成する非効率な回路であったが本発明
によりモノリシックマイクロ波集積回路上に１チップで
減衰器が構成可能となったので、装置の小型化をはかる
ことができる効果がある。
Ｔで構成された可変減衰器においてインターセプトポイ
ントを約５ｄＢ程度改善することが可能となる効果があ
る。特にモノリシックマイクロ波集積回路のようにＰＩ
ＮダイオードよりＦＥＴのほうが作りやすい回路構成で
あるにもかかわらず、歪特性を重視する装置ではＦＥＴ
を用いた可変減衰器を使用できず、従来は増幅器部分と
減衰器部分を分割し、段間にＰＩＮダイオードの可変減
衰器をはさんで作成する非効率な回路であったが本発明
によりモノリシックマイクロ波集積回路上に１チップで
減衰器が構成可能となったので、装置の小型化をはかる
ことができる効果がある。
【図１】本発明の一実施例の回路図である。
【図２】本実施例の減衰量対インターセプトポイントの
特性図である。
特性図である。
【図３】従来例の回路図である。
１ 入力 ２ 出力 ３ 信号ライン ４ 電界効果トランジスタ（ＦＥＴ） ５ 制御電圧端子 ６ チョークコイル ７ 電源端子
Claims (1)
- 【請求項１】 信号ラインにドレインを接続しソースを
接地しゲートに制御電圧を印加する電界効果トランジス
タを有し、前記信号ラインに接続される前記電界効果ト
ランジスタのゲートへの制御電圧を制御してソース・ド
レイン間抵抗値を制御する可変減衰器において、前記電
界効果トランジスタのドレイン側にチョークコイルを介
して電源端子を接続し、前記ゲートへの制御電圧に対応
して前記ドレインの電源端子への電源電圧が可変される
ことを特徴とする可変減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225463A JP3000795B2 (ja) | 1992-08-25 | 1992-08-25 | 可変減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225463A JP3000795B2 (ja) | 1992-08-25 | 1992-08-25 | 可変減衰器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677762A JPH0677762A (ja) | 1994-03-18 |
| JP3000795B2 true JP3000795B2 (ja) | 2000-01-17 |
Family
ID=16829726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4225463A Expired - Fee Related JP3000795B2 (ja) | 1992-08-25 | 1992-08-25 | 可変減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000795B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3332082B2 (ja) | 2000-01-17 | 2002-10-07 | 日本電気株式会社 | 高周波可変減衰回路 |
| JP4410990B2 (ja) | 2002-12-19 | 2010-02-10 | 三菱電機株式会社 | 減衰器 |
| JP5566583B2 (ja) * | 2008-08-01 | 2014-08-06 | 住友電工デバイス・イノベーション株式会社 | 電子回路 |
-
1992
- 1992-08-25 JP JP4225463A patent/JP3000795B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677762A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100679549B1 (ko) | 고주파 전력증폭기 모듈 및 무선통신장치 | |
| WO2022174645A1 (zh) | 幅度调制对相位调制的补偿电路、射频功率放大器及设备 | |
| JP3731358B2 (ja) | 高周波電力増幅回路 | |
| JPH06224647A (ja) | 増幅回路 | |
| CN111262534B (zh) | 一种用于功率放大器芯片的自适应偏置电路 | |
| US7400200B2 (en) | Linear variable gain traveling wave amplifier | |
| JP3000795B2 (ja) | 可変減衰器 | |
| US6452452B1 (en) | Negative feedback gain control for common electrode transistor | |
| KR100256379B1 (ko) | 제어가능한 증폭기 회로 | |
| WO2003036790A3 (en) | Variable gain amplifier with autobiasing supply regulation | |
| JP2849289B2 (ja) | 半導体装置 | |
| JP3000794B2 (ja) | 可変減衰器 | |
| KR19990042066A (ko) | 가변이득 증폭기 | |
| CN112152575A (zh) | 一种高输入动态范围的低噪声放大器电路 | |
| JPH05235646A (ja) | 非線形歪補償回路 | |
| JP2001077637A (ja) | プリディストーション回路 | |
| JP4679883B2 (ja) | 電力増幅器、電力増幅装置及び歪補償回路 | |
| JP2822733B2 (ja) | 増幅回路 | |
| JP2924483B2 (ja) | 可変減衰器 | |
| US6420923B1 (en) | Low supply, current-controlled FET Pi attenuator | |
| JPH11205055A (ja) | 可変利得差動増幅回路 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JP3176793B2 (ja) | 増幅回路 | |
| JPH0746051A (ja) | Ｆｅｔのバイアス回路 | |
| JPS59126307A (ja) | 電界効果トランジスタ増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |
|
| LAPS | Cancellation because of no payment of annual fees |