JP4410990B2 - 減衰器 - Google Patents
減衰器 Download PDFInfo
- Publication number
- JP4410990B2 JP4410990B2 JP2002367691A JP2002367691A JP4410990B2 JP 4410990 B2 JP4410990 B2 JP 4410990B2 JP 2002367691 A JP2002367691 A JP 2002367691A JP 2002367691 A JP2002367691 A JP 2002367691A JP 4410990 B2 JP4410990 B2 JP 4410990B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- attenuator
- main line
- transistors
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/22—Attenuating devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
- H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Non-Reversible Transmitting Devices (AREA)
Description
【発明の属する技術分野】
この発明は高周波信号減衰器に関するもので、例えば利得のばらつきや利得の温度特性をもった増幅器と組合わせて用いることを可能にするため、通過信号の減衰量を4〜5dBに限定して、小型化を図った減衰器に関する。
【0002】
【従来の技術】
増幅器をシステム内に組み込む場合、特に利得について、規定された温度範囲内であるいはチップ間で均一な特性であることが望ましい。なぜならシステム全体としてのレベルダイヤを一定に維持できるからである。増幅器の利得が減少した場合、増幅器の出力が減少し後続の回路を駆動できなくなる。また、増幅器の利得が増加した場合、増幅器内の最終段トランジスタが過入力な状態になり信頼性上の問題を発生させる可能性が生じる。
【0003】
利得をチップ間で均一にするには、トランジスタに印加するバイアスを調整し利得を一定に保つ方法がある。例えば2段増幅器の場合、1段目のゲート電圧、ドレイン電圧、2段目のゲート電圧、ドレイン電圧のいずれかを加減することで全体の利得を調整している。
【0004】
しかしこの方法は、(1)消費電力の変化を伴うこと、(2)増幅器がより多段で構成されている場合、利得と同時に出力レベルや各段のトランジスタの入力レベルを考慮する必要があること等の理由から調整可能な範囲が限定されてしまうという問題点がある。調整方法も増幅器が複数ある場合、かなり複雑になってしまい製作のスループットが低下してしまう。
【0005】
もう一つの方法は、増幅器に減衰器を組合わせてシステムで使用する方法である。代表的なものとして、増幅器の利得ばらつきに対応した抵抗体を直列に接続する方法がある。この方法は増幅器の利得のばらつきを緩和できるが、利得の温度特性を補償することは困難である。
【0006】
ここで減衰器に対する公知例を列挙する。
4つのポートを持つランゲカプラと、そのカプラの二つの各ポートに、FETおよび抵抗の直列回路を複数個、並列接続したものがある(例えば特許文献1参照)。
【0007】
高い精度で減衰能力を得るために、π型およびT型の抵抗減衰回路を複雑に組合せているものがある(例えば特許文献2参照)。
【0008】
λ/4波長を持つ線路の入口側と出口側とに、FETおよび抵抗の直列回路を2回路つづ並列接続したものがある(例えば特許文献3参照)。
【0009】
減衰器を挿入したことにより生じる非直線性を改善するために、デュアルゲートのトランジスタにおける第2のゲート端子をドレインに接続するものがある(例えば特許文献4参照)。
【0010】
減衰器を挿入したことにより生じる非直線性を改善するために、トランジスタのドレインにチョークコイルを介してバイアス電圧を印加するものがある(例えば特許文献5参照)。
【0011】
高周波増幅回路で利得を可変しても直線性が損なわれないように、増幅用トランジスタのゲートに、バイアス用トランジスタを接続し、そのバイアス用トランジスタのゲートに利得制御電圧を供給するものがある(例えば特許文献6参照)。
【0012】
高周波増幅回路で利得を可変しても直線性が損なわれないように、かつ、大きな利得可変幅を得るために、複数段のトランジスタと複数段のアッテネータとからなる複雑な回路のものがある(例えば特許文献7参照)。
【0013】
過大入力を減衰させるために、マイクロ波線路に高インピーダンス線路の一端を接続し、他端に可変インピーダンス素子としてPINダイオードを接続したものがある(例えば特許文献8参照)。
【0014】
【特許文献1】
特開平6-232607号「減衰器」(段落番号[0008]、図1)
【0015】
【特許文献2】
特開平6-112767号「スイッチされる低損失減衰器」(請求項1、図2)
【0016】
【特許文献3】
特開平7-312508号「可変減衰器」(段落番号[0019]、図1)
【0017】
【特許文献4】
特開昭50-97252号「可変抵抗装置」(特許請求の範囲、図4)
【0018】
【特許文献5】
特開平6-77762号「可変減衰器」(段落番号[0005]、図1)
【0019】
【特許文献6】
特開平10-261925号「高周波増幅器」(段落番号[0020]、図1)
【0020】
【特許文献7】
特開2001-102882号「高周波増幅器」(段落番号[0024]〜[0031]、図1)
【0021】
【特許文献8】
特開2001-244706号「可変減衰器」(段落番号[0009]〜[0031]、図1)
【0022】
【発明が解決しようとする課題】
特許文献1および2では、正確な減衰量が得られるものの回路構成が複雑で小型化が困難である。特許文献3のものでも規定の波長さの線路が必要で4系統もの減衰回路が必要なため小型化が困難であり、また、減衰回路がそれぞれ離れて設けられるためL成分が含まれ、そのため広帯域で一定の減衰量を得ることは困難である。特許文献4〜7においても、バイアス電源、チョークコイル、複雑なアッテネータを必要とするため、小型化が困難である。特許文献8は、リミッター回路であり、入力レベルに関係なく一定の減衰量を得ることはできない。
【0023】
本発明は、通過損失量が広帯域で一定でかつ、組合せる増幅器との一体化も可能な小型の減衰器を提供するものである。
【0024】
【課題を解決するための手段】
主線路上の一点とグランドとの間に複数個、例えば4個のトランジスタを並列に接続する。トランジスタを“オン”または“オフ”状態とすることによって“抵抗”もしくは“容量”として作用するため、各トランジスタのオンとオフとの組合せによって、所望の通過損失を有する減衰器が得られる。
【0025】
【発明の実施の形態】
実施の形態1.
図1に本発明の実施の形態1による減衰器の回路図(左図)とそのレイアウトパターン図(右図)を示す。主線路1上の一点を接続点Xとして、その接続点Xから放射状に4本の分岐線路2が延在し、その線路端にそれぞれトランジスタT(FETあるいはHEMT)のソース、ドレイン電極を入出力として接続している。これらの4個のトランジスタTを接続点Xを中心に左右、上下対象に配置している。
【0026】
4本の各分岐線路2は互いに同一幅で同一長としたが、これに限定されることはない。また、主線路1上の接続点Xを中心として、トランジスタを点対称に配置したが、この配置についても限定されるものではない。又、トランジスタの個数も4個に限定されることはない。主線路1の両端に入力側(IN)、出力側(OUT)を図示しているが、これが逆になってもよい。以下の各実施の形態についても同様である。
【0027】
各トランジスタTは、ゲート電極に印加する電圧を切り替え、“オン”または“オフ”状態とすることによって“抵抗”もしくは“容量”として作用する。抵抗になった場合はRF信号がリークし、主線路1での通過損失が増加し、容量の場合、容量値に対応した遮断周波数以下で絶縁され、RF信号のリークは発生せず通過損失は変化しない。
【0028】
4個のトランジスタを並列に接続した図1での動作パターンを図2の(A)〜(E)に示す。(A)ではトランジスタはすべて容量Cになっており、通過損失には影響を与えない。(E)ではトランジスタはすべて抵抗Rになっており、通過損失は最大となる。(B)では4個のトランジスタ中、1個が抵抗に、(C)では4個中、2個が抵抗に、(D)では4個中、3個が抵抗になっている。主線路1の通過損失は、抵抗Rの個数に比例して(A),(B),(C),(D),(E)の順に大きくなる。
【0029】
図3に主線路の通過損失の周波数特性計算結果を示す。図2で示した各状態に対応して通過損失が段階的に変化していることが判る。また、主線路上の一点から複数のトランジスタを分岐させ、余分な直列線路(L成分)がないために、全動作状態において広帯域な特性が得られている。さらに、通過信号の減衰量が比較的小さくても良い用途では(4〜5dB程度)、信号の入出力線路以外の直列線路が不要であること、また、トランジスタTのサイズが数10μm程度で済むことから、小型の減衰器が実現できる。従って増幅器と組合わせた場合でも実装面積が極端に大きくならず、増幅器との一体化(1チップ化)も可能である。
【0030】
実施の形態2.
図4に本発明の実施の形態2による減衰器の回路を示し、これは、図1で4個あった並列トランジスタT、それぞれ別のトランジスタを直列接続したものである。作成可能なトランジスタのサイズに制限がある場合(Wgをあるサイズ以上小さく出来ない場合)、トランジスタを直列に接続することで所望の高抵抗を実現することが可能となる。また、直列接続によって損失の変化幅を小さく設定することも可能となる。
【0031】
尚、トランジスタを選択的にオンまたはオフにするには、外部から制御信号をゲートに供給することによって行うか、あるいは、図4に示したようなヒューズ回路を用い、そのヒューズの溶断または非溶断によって、トランジスタをオンまたはオフにしてもよい。
【0032】
実施の形態3.
図5に本発明の実施の形態3による減衰器の回路を示し、これは、図2のグランド側の各トランジスタTを抵抗Rに取替えたものである。これらの抵抗Rは全体の抵抗値を微調整するために用いられる。
【0033】
例えば組合わせる増幅器が2段から4段に変更した場合、利得の調整範囲も変化する。このときトランジスタとグランド間の抵抗Rのみの変更で対応できるのであれば減衰器のレイアウトを変更する必要はほとんどない。また、トランジスタとグランド間の抵抗Rを減衰器チップの外部に設けることによって上記のような仕様の変更への対応が容易となる。
【0034】
実施の形態4.
図6に本発明の実施の形態4による減衰器の回路図(左図)とそのレイアウトパターン図(右図)を示す。これは、図1の減衰器において、接続点Xの前後にある主線路1(破線で囲った個所)における伝送線路の特性インピーダンス(例えば50Ω)よりも高くなるように主線路1の線路幅を狭くしたものである。
【0035】
このように接続点X前後の伝送線路を高インピーダンスとすることで図2(A)の通過損失が最小となる場合の容量値の付加分をキャンセルする効果が得られ、特性インピーダンスの不連続に起因した反射特性の劣化を防止することが可能となる。
【0036】
実施の形態5.
図7に本発明の実施の形態5による減衰器のレイアウトパターン図を示す。以上の実施の形態では、主線路1上の上記所定部として接続点Xとしたが、実施の形態5では、所定部として主線路1に、主線路1と同一幅の分岐領域1aなるものを設定し、トランジスタTがその分岐領域1aに直接接触して、分岐領域1aとグランドとの間に、ソースおよびドレインを接続したトランジスタTを、図中、上下に2個づつ配置している。
【0037】
この分岐領域1aは所望の周波数の波長に対して、十分に小さいことが望ましく、例えば、主線路1の長手方向の寸法Lは、主線路1を伝播する高周波信号の1/4波長以下の長さとするのが好ましい。更に望ましくは、主線路の長手方向において、主線路1を伝播する高周波信号の1/4波長の10%以下の長さとするのが好ましい。
【0038】
また、主線路1の幅Wは基板材料の誘電率と厚みによって決定される。例えば、GaAsの100μm厚基板において、特性インピーダンスを50Ωとする場合、主線路幅Wは70μmとなる。一方、前記寸法Lは、前述のように主線路1を伝播する高周波信号の波長によって決定され、例えば、GaAsの100μm厚基板において主線路上を30GHzの高周波信号が伝播する場合、30GHzの1/4波長は約860μmなので、その10%以下である約80μmを分岐領域1aの長手方向の寸法Lとなる。
【0039】
この実施の形態5によれば、図1にあったような分岐線路2が省略されることもあってL成分をなくすことができ、更に広帯域で一定の減衰量を得ることができる。
【0040】
【発明の効果】
この発明の減衰器は、主線路上の所定部とグランドとの間に複数個のトランジスタを並列に接続し、かつ各トランジスタを個別にオンオフ制御可能としたものであり、余分な直列線路を含まないために、広帯域な周波数特性が得られる。この減衰器による通過損失の変動幅は比較的狭いが、トランジスタサイズが数10μm程度で済むことから、回路の小型化が可能で、増幅器と組合わせた場合でも実装面積が極端に大きくならず、増幅器との一体化も可能となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1による減衰器の回路図とそのレイアウトパターン図
【図2】 図1の減衰器における動作例を示すした図
【図3】 図2の各種動作例での通過損失の周波数特性計算結果を示したグラフ
【図4】 本発明の実施の形態2による減衰器の回路図
【図5】 本発明の実施の形態3による減衰器の回路図
【図6】 本発明の実施の形態4による減衰器の回路図とそのレイアウトパターン図
【図7】 本発明の実施の形態5による減衰器のレイアウトパターン図
【符号の説明】
1 主線路、1a 分岐領域、2 分岐線路、T トランジスタ、C 容量、R抵抗、X 接続点
Claims (5)
- 主線路上の一点とグランドとの間に、複数の分岐線路を介してトランジスタを並列に接続し、
各トランジスタを個別にオンオフ制御可能として抵抗又は容量とし、
各トランジスタのオンとオフとの組合わせによって所望の通過損失を得る
ことを特徴とする減衰器。 - 上記複数個の各トランジスタに対し、別の1個以上のトランジスタを直列に挿入した請求項1記載の減衰器。
- 上記複数個の各トランジスタに対し、抵抗を直列に挿入した請求項1記載の減衰器。
- 上記主線路の線路幅を狭くして特性インピーダンスを所定値より高くした請求項1〜3のいずれかに記載の減衰器。
- 主線路上の該主線路を伝播する高周波信号の1/4波長の10%以下の長さの分岐領域とグランドとの間に、該分岐領域に複数のトランジスタを直接接するように配置して、該複数のトランジスタを並列に接続し、
各トランジスタを個別にオンオフ制御可能として抵抗又は容量とし、
各トランジスタのオンとオフとの組合わせによって所望の通過損失を得る
ことを特徴とする減衰器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002367691A JP4410990B2 (ja) | 2002-12-19 | 2002-12-19 | 減衰器 |
TW092113831A TWI291260B (en) | 2002-12-19 | 2003-05-22 | Attenuator |
US10/445,041 US6922115B2 (en) | 2002-12-19 | 2003-05-27 | Attenuator with switchable transistors for controlling attenuation |
KR1020030055679A KR100616334B1 (ko) | 2002-12-19 | 2003-08-12 | 감쇠기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002367691A JP4410990B2 (ja) | 2002-12-19 | 2002-12-19 | 減衰器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004201055A JP2004201055A (ja) | 2004-07-15 |
JP4410990B2 true JP4410990B2 (ja) | 2010-02-10 |
Family
ID=32588349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002367691A Expired - Lifetime JP4410990B2 (ja) | 2002-12-19 | 2002-12-19 | 減衰器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6922115B2 (ja) |
JP (1) | JP4410990B2 (ja) |
KR (1) | KR100616334B1 (ja) |
TW (1) | TWI291260B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100648833B1 (ko) * | 2005-09-14 | 2006-11-24 | 한국전자통신연구원 | 초광대역 특성과 우수한 감쇠도 특성을 가진 디지털감쇠장치 |
RU2447546C1 (ru) * | 2010-10-12 | 2012-04-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | Аттенюатор свч |
FR2969428B1 (fr) * | 2010-12-21 | 2013-01-04 | St Microelectronics Sa | Commutateur electronique et appareil de communication incluant un tel commutateur |
WO2015174138A1 (ja) * | 2014-05-15 | 2015-11-19 | 日本電気株式会社 | 可変減衰器、減衰量調整回路及び減衰量調整方法 |
KR20210045112A (ko) * | 2019-10-16 | 2021-04-26 | 삼성전자주식회사 | 무선 통신 시스템에서 가변 신호 감쇠를 위한 장치 및 방법 |
CN112886943B (zh) * | 2021-01-27 | 2023-07-18 | 中国电子科技集团公司第十三研究所 | 应用于太赫兹频段的电调衰减电路及电调衰减器 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4837530A (en) * | 1987-12-11 | 1989-06-06 | Hewlett-Packard Company | Wideband (DC-50 GHz) MMIC FET variable matched attenuator |
US6545563B1 (en) * | 1990-07-16 | 2003-04-08 | Raytheon Company | Digitally controlled monolithic microwave integrated circuits |
US5157323A (en) | 1990-08-28 | 1992-10-20 | Pacific Monolithics | Switched low-loss attenuator |
JPH05243940A (ja) * | 1992-02-27 | 1993-09-21 | Mitsubishi Electric Corp | 出力バッファ装置 |
JP3000795B2 (ja) | 1992-08-25 | 2000-01-17 | 日本電気株式会社 | 可変減衰器 |
US5309048A (en) * | 1992-09-24 | 1994-05-03 | Itt Corporation | Distributed digital attenuator |
JPH06232607A (ja) | 1993-02-04 | 1994-08-19 | Mitsubishi Electric Corp | 減衰器 |
US5349312A (en) | 1993-05-28 | 1994-09-20 | Raytheon Company | Voltage variable attenuator |
US5436578A (en) * | 1993-07-14 | 1995-07-25 | Hewlett-Packard Corporation | CMOS output pad driver with variable drive currents ESD protection and improved leakage current behavior |
JPH07312508A (ja) | 1994-05-17 | 1995-11-28 | Mitsubishi Electric Corp | 可変減衰器 |
US5457407A (en) * | 1994-07-06 | 1995-10-10 | Sony Electronics Inc. | Binary weighted reference circuit for a variable impedance output buffer |
US5638007A (en) * | 1995-09-26 | 1997-06-10 | Intel Corporation | Method and apparatus for limiting the slew rate of output drivers of an integrated circuit by using programmable flash cells |
US5654652A (en) * | 1995-09-27 | 1997-08-05 | Cypress Semiconductor Corporation | High-speed ratio CMOS logic structure with static and dynamic pullups and/or pulldowns using feedback |
JPH10261925A (ja) | 1997-03-17 | 1998-09-29 | Toshiba Corp | 高周波増幅器 |
JP2001102882A (ja) | 1999-09-29 | 2001-04-13 | Toshiba Corp | 高周波増幅器 |
JP2001244706A (ja) | 2000-02-29 | 2001-09-07 | Nec Eng Ltd | 可変減衰器 |
DE10146491B4 (de) * | 2001-09-21 | 2006-04-13 | Infineon Technologies Ag | Elektronische Schaltung mit einer Treiberschaltung |
JP2004320231A (ja) * | 2003-04-14 | 2004-11-11 | Renesas Technology Corp | 半導体装置の出力回路 |
-
2002
- 2002-12-19 JP JP2002367691A patent/JP4410990B2/ja not_active Expired - Lifetime
-
2003
- 2003-05-22 TW TW092113831A patent/TWI291260B/zh not_active IP Right Cessation
- 2003-05-27 US US10/445,041 patent/US6922115B2/en not_active Expired - Lifetime
- 2003-08-12 KR KR1020030055679A patent/KR100616334B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI291260B (en) | 2007-12-11 |
KR100616334B1 (ko) | 2006-08-29 |
TW200411975A (en) | 2004-07-01 |
JP2004201055A (ja) | 2004-07-15 |
KR20040054478A (ko) | 2004-06-25 |
US20040119558A1 (en) | 2004-06-24 |
US6922115B2 (en) | 2005-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
KR20010021773A (ko) | 반도체 회로 | |
US6300814B1 (en) | Step attenuator having shunt circuit equipped with transmission line | |
US6448866B1 (en) | Microwave semiconductor variable attenuation circuit | |
JP4410990B2 (ja) | 減衰器 | |
US6657497B1 (en) | Asymmetric, voltage optimized, wideband common-gate bi-directional MMIC amplifier | |
JPH07101801B2 (ja) | ローデットライン形移相器 | |
JP2019216385A (ja) | 可変減衰器 | |
US5363069A (en) | Electronically tunable gain equalizer | |
US6239670B1 (en) | Short-stub matching circuit | |
CN114244316A (zh) | 宽带开关控制衰减单元及宽带开关型衰减器 | |
JP2000349574A (ja) | 高出力電力増幅器 | |
US7609116B2 (en) | Integrated amplifier arrangement | |
JPH11112249A (ja) | 高周波電力増幅器モジュール | |
JP2841724B2 (ja) | 半導体装置 | |
EP4318944A1 (en) | Biasing of travelling wave amplifiers | |
US4853564A (en) | GaAs monolithic true logarithmic amplifier | |
JPH07249954A (ja) | ステップ減衰器 | |
KR100263527B1 (ko) | 디지털 제어 가변 감쇠기 | |
KR20010065365A (ko) | 다중모드 이동통신 단말기의 동작모드 제어장치 | |
JPH11308060A (ja) | 増幅装置 | |
JP3147597B2 (ja) | モノリシック集積回路 | |
JP3978919B2 (ja) | リミッタ回路 | |
JPS61100011A (ja) | マイクロ波電力増幅器 | |
CN116488595A (zh) | 可变增益放大器电路及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4410990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |