JP3978919B2 - リミッタ回路 - Google Patents
リミッタ回路 Download PDFInfo
- Publication number
- JP3978919B2 JP3978919B2 JP1853799A JP1853799A JP3978919B2 JP 3978919 B2 JP3978919 B2 JP 3978919B2 JP 1853799 A JP1853799 A JP 1853799A JP 1853799 A JP1853799 A JP 1853799A JP 3978919 B2 JP3978919 B2 JP 3978919B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- input
- amplifier
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、高周波増幅器の出力信号の振幅を一定値以下にするためのリミッタ回路に関するものである。
【０００２】
【従来の技術】
衛星通信用中継器では、予期せぬ過大な入力電力が入力されるときがある。その際、中継器の初段の増幅器等に用いられる電界効果トランジスタ（以下ＦＥＴ）等の半導体素子が故障してしまうことがある。そこで、ゲート幅の広いＦＥＴのドレイン電圧を低くして使用するリミッタ増幅器等を用いて出力電力をリミッタし、後段の増幅器を過大入力により故障しないようにする方法がよく用いられる。
【０００３】
例えば図８は１９９３年電子情報通信学会春季大会（Ｃ−５４）で示された、従来のリミッタ増幅器の等価回路図である。このリミッタ増幅器では、第一の増幅器３ａと第二の増幅器３ｂ、第一の減衰器４ａ、第一のアイソレータ５ａ、第三の増幅器３ｃと第四の増幅器３ｄ、第二の減衰器４ｂ、第二のアイソレータ５ｂ、そして第五の増幅器３ｅと第六の増幅器３ｆが、従属接続されている。
【０００４】
次に動作について説明する。入力端子１に入力された信号は、第一の増幅器３ａから第５の増幅器３ｅにより線形領域で増幅される。第五の増幅器３ｅまでで増幅された信号は、第六の増幅器３ｆの非線形性を利用して出力電力が一定になる。つまり、出力電力がリミットをかけられる。入力信号の電力がさらに増大すると、次に第五の増幅器３ｅが非線形性を利用して、第五の増幅器の出力電力がリミットをかけられる。同様に第一の増幅器３ａから第四の増幅器３ｄまでも、非線形性を利用して、それぞれの出力電力がリミッタをかけられる。それぞれの増幅器のリミッタ特性を良好にするために、各増幅器の入力リターンロスが劣化している。ここで、第一のアイソレータ５ａと第二のアイソレータ５ｂは、その増幅器の入力リターンロスを改善するために配置されている。また、第一の減衰器４ａと第二の減衰器４ｂは第二の増幅器３ｂと第三の増幅器３ｃ、第四増幅器３ｄと第五の増幅器３ｅの間のレベル調整用として配置されている。図９の曲線は入力端子に入力される信号の電力に対する出力信号の電力を示している。
【０００５】
【発明が解決しようとする課題】
従来のリミッタ回路は以上のように構成されており、多数のアイソレータ、減衰器、およびＦＥＴを用いているため、リミッタ回路全体が非常に大きく、高価になるという問題点があった。
【０００６】
また、多数のＦＥＴを使用しているため、多数の整合回路を用いて調整を行う必要があり、また、信号の電力レベル調整用として使用している減衰器の減衰量を調整する必要がある。そのため、調整する時間が多く必要であるという問題もあった。
【０００７】
さらに、多数のＦＥＴを使用するため、直流電力を多く供給するため、消費電力が多くなるという問題点があった。
【０００８】
さらにまた、多数のＦＥＴ、および減衰器を使用するので周波数特性が劣化するという問題点があった。
【０００９】
この発明は前記のような課題を解消するためになされたものであり、小型、出力信号の調整が容易、低消費電力でかつ、広帯域なリミッタ回路を得ることを目的としている。
【００１０】
【課題を解決するための手段】
第１の発明によるリミッタ回路は、一つの信号を二つに等分配し、二つの信号の内、一方を増幅器で増幅し、他方を伝送線路のみで増幅しないで、それぞれの信号を逆相で合成するものである。
【００１１】
また、第２の発明によるリミッタ回路は、一つの信号を二つに等分配し、二つの信号の内、一方を増幅器で増幅し、他方を減衰器により減衰させて、それぞれの信号を逆相で合成するものである。
【００１２】
また、第３の発明によるリミッタ回路は、一つの信号を二つに等分配し、二つの信号の内、一方を増幅器で増幅し、その増幅器の出力端子に減衰器を接続し減衰させて、他方を伝送線路のみで増幅しないで、それぞれの信号を逆相で合成するものである。
【００１３】
また、第４の発明によるリミッタ回路は、一つの信号を二つに等分配し、二つの信号の内、一方を増幅器で増幅し、他方を位相器のみで位相を変化させて、それぞれの信号を逆相で合成するものである。
【００１４】
また、第５の発明によるリミッタ回路は、一つの信号を二つに等分配し、二つの信号の内一方を増幅器で増幅し、その増幅器の出力端子に位相器を接続し位相を変化させて、他方を伝送線路のみで増幅しないで、それぞれの信号を逆相で合成するものである。
【００１５】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１を示すリミッタ回路の等価回路図であり、図１において１は入力端子、２は出力端子であり、６は電力分配器、７は電力分配器の入力端子、８、９はそれぞれ電力分配器の第一の出力端子と第二の出力端子、３は増幅器、１０は伝送線路、１１は増幅器３の出力端子、１２は伝送線路９の出力端子、１３は電力合成器、１４、１５はそれぞれ電力合成器の第一の入力端子と第二の入力端子、１６は電力合成器の出力端子である。
【００１６】
このリミッタ回路は、インタデジィタル、ブランチラインカップラ、ラットレース等を用いた、位相差を９０゜付けて分配する電力分配器６と、この電力分配器６の第一の出力端子８と第二の出力端子９にそれぞれ接続させた増幅器３と伝送線路１０と、電力合成器１３の第一の入力端子１４に増幅器３の出力端子１１が接続し、また、電力合成器１３の第二の入力端子１５に伝送線路１０の出力端子１２を接続し、位相差９０゜を付けて合成、つまり、１８０゜の位相差を付けて合成する電力合成器１３からなる。また、このとき伝送線路１０の電気長は増幅器３の電気長と同じものとする。
【００１７】
増幅器３はマイクロ波を増幅するためのものであり、図２に示すようにマイクロ波信号を増幅するためのＦＥＴ１７と、このＦＥＴ１７の入出力部にそれぞれ設けられたインピーダンス整合用の整合回路１８、１９と、増幅器特性に影響すること無く、直流電力からのバイアス電圧を所望の値に設定してＦＥＴ１７にバイアス電圧を印加するためのゲートバイアス回路２０、ドレインバイアス回路２１とで構成されている。
なお、直流電力からの増幅器へのバイアス電圧はゲートバイアス端子２２とドレインバイアス端子２３に供給される。
【００１８】
実施の形態１のリミッタ回路は、図１のなかで、入力端子１より入力される入力信号を電力分配器の入力端子７、電力分配器６、電力分配器６の第一の出力端子８、増幅器３、増幅器の出力端子１１、電力合成器の第一の入力端子１１と電力合成器１３、電力合成器の出力端子１６と出力端子２という経路により通過する信号と、電力分配器の入力端子７、電力分配器６、電力分配器の第二の出力端子９、伝送線路１０、伝送線路の出力端子１２、電力合成器の第二の入力端子１５、電力合成器１３、電力合成器の出力端子１６と出力端子２という経路により伝送される信号とを逆相で合成する。また、電力分配器６は、二つの経路に対して、当分に入力信号電力を分配し、電力合成器１３は、線路損失と位相のずれによる損失を持って合成する。
【００１９】
増幅器３を経由する経路では、増幅器３の特性により一定の電力利得を持ち、入力電力の増加にともない、出力電力も増加する。また、増幅器は、図２中のＦＥＴ１７のゲート幅と印加するドレインバイアスの電圧に依存して、飽和出力電力が決まり、図３のａの曲線のようにある一定レベルＰｓａｔにて、出力電力が飽和する。つまり、入力電力増加とともに、電力利得が減少していく。また、伝送線路１０を経由する経路では、入力電力にともない、微小の損失を持って、出力電力も増加する。増幅器３を経由する経路のように、出力電力が飽和するというような減少はなく、図３のｂの直線となる。
【００２０】
実施の形態１のリミッタ回路への入力電力が小さいとき、つまり、増幅器がリニア動作してるときは、伝送線路１０の経路より電力合成器１３に入力される電力が、増幅器３の経路より電力合成器１３に入力される電力に比べて十分に小さいので、伝送線路１０の経路より電力合成器１３に入力される電力を無視することができ、リミッタ回路の出力電力は、増幅器の特性とほぼ同じ特性になる。また、入力電力が大きくなると、増幅器３に入力される入力電力も同様に大きくなり、増幅器３は非線形な動作をする。つまり、入力電力の増加に従い、増幅器の電力利得は減少し、徐々に伝送線路１０の経路より電力合成器１３に入力される電力を無視することができなくなる。また、伝送線路１０の経路より電力合成器１３に入力される電力は、増幅器３の経路より電力合成器１３に入力される電力に対して、１８０゜の通過位相差を持っており、そのため、逆相で合成される。それにより、増幅器３より電力合成器１３に入力される電力に比べ、リミッタ回路の出力電力は減少する。
【００２１】
従来の増幅器であれば、図３中のＰｉ１で最大出力電力レベルＰｓａｔに達する。しかし、実施の形態１のように１つの信号を二つに分配し、一方は増幅器３で増幅し、もう一方は伝送線路１０にて信号を伝送し、それらを逆相にて合成することにより、図３中の曲線Ｃのようになる。入力電力がＰｉ１付近より大きくなると、伝送線路１０より電力合成器１３に入力される信号の影響により実施の形態１のリミッタ回路からの出力電力は減少する。入力電力がＰｉ３の点は、増幅器３より電力合成器１３に入力される信号と伝送線路１０より電力合成器１３に入力される信号との電力レベルが同一となり、出力電力は極端に小さくなる。また、入力電力がＰｉ３を超えると、伝送線路１０より電力合成器１３に入力される信号の電力が、増幅器３より入力される信号の電力よりも大きくなるため、再び、実施の形態１のリミッタ回路からの出力電力は大きくなる。つまり、出力電力が、ある一定レベルより大きくなる入力電力を大きくすることができる。
【００２２】
実施の形態２．
図４は、この発明の実施の形態２のリミッタ回路の等価回路図である。このリミッタ回路は図１に示した実施の形態１における伝送線路の出力端子１２と電力合成器の第二の入力端子との間に減衰器２４を設けたものである。
【００２３】
実施の形態１では、図３中のＰｉ３の入力電力のときに、伝送線路１０より電力合成器の第二の入力端子１５に入力される信号と、増幅器の出力端子１１より電力合成器の第一の入力端子１４に入力される信号とが同一のレベルで逆相合成され、信号レベルが最小となるが、実施の形態２のリミッタ回路では、減衰器２４を伝送線路の出力端子１２と電力合成器の第二の入力端子１５との間に接続することにより、リミッタ回路の出力信号レベルが最小となる点が図３中のＰｉ３よりも大きくなる。
【００２４】
以上のように、伝送線路の出力端子１２と電力合成器の第二の入力端子１５との間に減衰器２４をいれることにより、リミッタ回路の出力電力レベルが最小となる入力電力レベルが大きくなり、リミッタ回路としての、ダイナミックレンジが大きくなるという利点がある。
【００２５】
実施の形態３．
図５は、この発明の実施の形態３のリミッタ回路の等価回路図である。このリミッタ回路は図１に示した実施の形態１における増幅器の出力端子１０と電力合成器の第一の入力端子１４との間に減衰器２４を設けたものである。
【００２６】
実施の形態１では、図３中のＰｉ３の入力電力のときに、伝送線路の出力端子１２より電力合成器の第二の入力端子１５に入力される信号と、増幅器の出力端子１１より電力合成器の第一の入力端子１４に入力される信号とが同一のレベルで逆相合成され、信号レベルが最小となるが、実施の形態３のリミッタ回路では、減衰器２４を増幅器の出力端子１１と電力合成器の第一の入力端子１４との間に接続することにより、リミッタ回路の出力信号レベルが最小となる点が図３中のＰｉ３よりも小さくなる。
【００２７】
また、増幅器の出力端子１１と電力合成器の第一の入力端子１４との間に減衰器２４を接続することにより、増幅器の飽和出力電力が減少する。そのため、実施の形態３のリミッタ回路は、リミッタ回路の出力電力を減少させるという利点がある。
【００２８】
実施の形態４．
図６は、この発明の実施の形態４のリミッタ回路の等価回路図である。このリミッタ回路は図１に示した実施の形態１における伝送線路の出力端子１２と電力合成器の第二の入力端子１５との間に位相器２６を設けたものである。
【００２９】
実施の形態１では、図３中のＰｉ３の入力電力のときに、伝送線路の出力端子１２より電力合成器の第二の入力端子１５に入力される信号と、増幅器の出力端子１１より電力合成器の第一の入力端子１４に入力される信号とが同一のレベルで逆相合成され、信号レベルが最小となるが、実施の形態４のリミッタ回路では、位相器２６を伝送線路の出力端子１２と電力合成器の第二の入力端子１５との間に接続することにより、Ｐｉ３のときに、信号レベルが最小となるが、実施の形態１に比べて、信号レベルは大きくなる。
【００３０】
以上のように、伝送線路の出力端子１２と電力合成器の第二の入力端子１５との間に位相器２６をいれることにより、リミッタ回路の出力電力の最小レベルが大きくなり、極端な信号レベルの減少がなくなるという利点がある。
【００３１】
実施の形態５．
図７は、この発明の実施の形態２のリミッタ回路の等価回路図である。このリミッタ回路は図１に示した実施の形態１における増幅器の出力端子１１と電力合成器の第一の入力端子１４との間に位相器２６を設けたものである。
【００３２】
実施の形態１では、図３中のＰｉ３の入力電力のときに、伝送線路の出力端子１１より電力合成器の第二の入力端子１５に入力される信号と、増幅器の出力端子より電力合成器の第一の入力端子１４に入力される信号とが同一のレベルで逆相合成され、信号レベルが最小となるが、実施の形態５のリミッタ回路では、位相器２６を増幅器の出力端子１１と電力合成器の第一の入力端子１４との間に接続することにより、実施の形態４のリミッタ回路と同様に、Ｐｉ３のときに、信号レベルが最小となるが、実施の形態１に比べて、信号レベルは大きくなる。
【００３３】
以上のように、実施の形態５のリミッタ回路は、増幅器の出力端子１１と電力合成器の第一の入力端子１４との間に位相器２６を接続することにより、実施の形態４のリミッタ回路と同様に、リミッタ回路の出力電力の最小レベルが大きくなり、極端な信号レベルの減少がなくなるという利点がある。
【００３４】
【発明の効果】
第１の発明によれば、電力分配器の２つの出力端子にそれぞれ増幅器と伝送線路を接続し、電力合成器にて逆相合成をすることにより、入力電力レベルの広い範囲で、ある一定レベル以上出力しないリミッティング特性を得ることができる。
【００３５】
また、ＦＥＴを一つしか使わないため、消費電力が小さく低コストとなり、アイソレータを使わないため小形化されていて、９０゜の位相差を持って分配する電力分配器と９０゜の位相差を持って合成する電力合成器を用いているので、ＶＳＷＲも良好な特性を得ることができる。
【００３６】
第２の発明によれば、伝送線路の出力端子と電力合成器との間に減衰器を入れることにより、リミッタ回路の出力電力レベルが最小となる入力電力レベルが大きくなり、さらに入力電力レベルの広い範囲で、ある一定レベル以上出力しないリミッティング特性を得ることができる。
【００３７】
第３の発明によれば、増幅器の出力端子と電力合成器との間に減衰器を入れることにより、リミッタ回路の出力電力をレベルを下げ、入力電力レベルの広い範囲で、ある一定レベル以上出力しないリミッティング特性を得ることができる。
【００３８】
第４の発明によれば、伝送線路の出力端子と電力合成器との間に減衰器を入れることにより、第一の発明に比べ極端な出力電力レベルの減少を避け、入力電力レベルの広い範囲で、ある一定レベル以上出力しないリミッティング特性を得ることができる。
【００３９】
第５の発明によれば、増幅器の出力端子と電力合成器との間に減衰器を入れることにより、第四の発明と同様に、第一の発明に比べ極端な出力電力レベルの減少を避け、入力電力レベルの広い範囲で、ある一定レベル以上出力しないリミッティング特性を得ることができる。
【図面の簡単な説明】
【図１】 この発明によるリミッタ回路の実施の形態１を示す図である。
【図２】 単位増幅器の構成を示す図である。
【図３】 この発明のリミッタ回路を構成する増幅器、伝送線路とリミッタ回路の入力電力に対する出力電力を示す図である。
【図４】 この発明によるリミッタ回路の実施の形態２を示す図である。
【図５】 この発明によるリミッタ回路の実施の形態３を示す図である。
【図６】 この発明によるリミッタ回路の実施の形態４を示す図である。
【図７】 この発明によるリミッタ回路の実施の形態５を示す図である。
【図８】 従来のリミッタ回路を示す図である。
【図９】 従来のリミッタ回路の入力電力に対する出力電力を示す図である。
【符号の説明】
１ 入力端子、２ 出力端子、３ 増幅器、４ 減衰器、５ アイソレータ、６ 電力分配器、７ 電力分配器の入力端子、８ 電力分配器の第一の出力端子、９ 電力分配器の第二の出力端子、１０ 伝送線路、１１ 増幅器の出力端子、１２ 伝送線路の出力端子、１３ 電力合成器、１４ 電力合成器の第一の入力端子、１５ 電力合成器の第一の入力端子、１６ 電力合成器の出力端子、１７ ＦＥＴ、１８ 整合回路、１９ 整合回路、２０ ゲートバイアス回路、２１ ドレインバイアス回路、２２ ゲートバイアス端子、２３ ドレインバイアス端子、２４ 減衰器、２５ 減衰器の出力端子、２６ 位相器、２７ 位相器の出力端子。
【発明の属する技術分野】
この発明は、高周波増幅器の出力信号の振幅を一定値以下にするためのリミッタ回路に関するものである。
【０００２】
【従来の技術】
衛星通信用中継器では、予期せぬ過大な入力電力が入力されるときがある。その際、中継器の初段の増幅器等に用いられる電界効果トランジスタ（以下ＦＥＴ）等の半導体素子が故障してしまうことがある。そこで、ゲート幅の広いＦＥＴのドレイン電圧を低くして使用するリミッタ増幅器等を用いて出力電力をリミッタし、後段の増幅器を過大入力により故障しないようにする方法がよく用いられる。
【０００３】
例えば図８は１９９３年電子情報通信学会春季大会（Ｃ−５４）で示された、従来のリミッタ増幅器の等価回路図である。このリミッタ増幅器では、第一の増幅器３ａと第二の増幅器３ｂ、第一の減衰器４ａ、第一のアイソレータ５ａ、第三の増幅器３ｃと第四の増幅器３ｄ、第二の減衰器４ｂ、第二のアイソレータ５ｂ、そして第五の増幅器３ｅと第六の増幅器３ｆが、従属接続されている。
【０００４】
次に動作について説明する。入力端子１に入力された信号は、第一の増幅器３ａから第５の増幅器３ｅにより線形領域で増幅される。第五の増幅器３ｅまでで増幅された信号は、第六の増幅器３ｆの非線形性を利用して出力電力が一定になる。つまり、出力電力がリミットをかけられる。入力信号の電力がさらに増大すると、次に第五の増幅器３ｅが非線形性を利用して、第五の増幅器の出力電力がリミットをかけられる。同様に第一の増幅器３ａから第四の増幅器３ｄまでも、非線形性を利用して、それぞれの出力電力がリミッタをかけられる。それぞれの増幅器のリミッタ特性を良好にするために、各増幅器の入力リターンロスが劣化している。ここで、第一のアイソレータ５ａと第二のアイソレータ５ｂは、その増幅器の入力リターンロスを改善するために配置されている。また、第一の減衰器４ａと第二の減衰器４ｂは第二の増幅器３ｂと第三の増幅器３ｃ、第四増幅器３ｄと第五の増幅器３ｅの間のレベル調整用として配置されている。図９の曲線は入力端子に入力される信号の電力に対する出力信号の電力を示している。
【０００５】
【発明が解決しようとする課題】
従来のリミッタ回路は以上のように構成されており、多数のアイソレータ、減衰器、およびＦＥＴを用いているため、リミッタ回路全体が非常に大きく、高価になるという問題点があった。
【０００６】
また、多数のＦＥＴを使用しているため、多数の整合回路を用いて調整を行う必要があり、また、信号の電力レベル調整用として使用している減衰器の減衰量を調整する必要がある。そのため、調整する時間が多く必要であるという問題もあった。
【０００７】
さらに、多数のＦＥＴを使用するため、直流電力を多く供給するため、消費電力が多くなるという問題点があった。
【０００８】
さらにまた、多数のＦＥＴ、および減衰器を使用するので周波数特性が劣化するという問題点があった。
【０００９】
この発明は前記のような課題を解消するためになされたものであり、小型、出力信号の調整が容易、低消費電力でかつ、広帯域なリミッタ回路を得ることを目的としている。
【００１０】
【課題を解決するための手段】
第１の発明によるリミッタ回路は、一つの信号を二つに等分配し、二つの信号の内、一方を増幅器で増幅し、他方を伝送線路のみで増幅しないで、それぞれの信号を逆相で合成するものである。
【００１１】
また、第２の発明によるリミッタ回路は、一つの信号を二つに等分配し、二つの信号の内、一方を増幅器で増幅し、他方を減衰器により減衰させて、それぞれの信号を逆相で合成するものである。
【００１２】
また、第３の発明によるリミッタ回路は、一つの信号を二つに等分配し、二つの信号の内、一方を増幅器で増幅し、その増幅器の出力端子に減衰器を接続し減衰させて、他方を伝送線路のみで増幅しないで、それぞれの信号を逆相で合成するものである。
【００１３】
また、第４の発明によるリミッタ回路は、一つの信号を二つに等分配し、二つの信号の内、一方を増幅器で増幅し、他方を位相器のみで位相を変化させて、それぞれの信号を逆相で合成するものである。
【００１４】
また、第５の発明によるリミッタ回路は、一つの信号を二つに等分配し、二つの信号の内一方を増幅器で増幅し、その増幅器の出力端子に位相器を接続し位相を変化させて、他方を伝送線路のみで増幅しないで、それぞれの信号を逆相で合成するものである。
【００１５】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１を示すリミッタ回路の等価回路図であり、図１において１は入力端子、２は出力端子であり、６は電力分配器、７は電力分配器の入力端子、８、９はそれぞれ電力分配器の第一の出力端子と第二の出力端子、３は増幅器、１０は伝送線路、１１は増幅器３の出力端子、１２は伝送線路９の出力端子、１３は電力合成器、１４、１５はそれぞれ電力合成器の第一の入力端子と第二の入力端子、１６は電力合成器の出力端子である。
【００１６】
このリミッタ回路は、インタデジィタル、ブランチラインカップラ、ラットレース等を用いた、位相差を９０゜付けて分配する電力分配器６と、この電力分配器６の第一の出力端子８と第二の出力端子９にそれぞれ接続させた増幅器３と伝送線路１０と、電力合成器１３の第一の入力端子１４に増幅器３の出力端子１１が接続し、また、電力合成器１３の第二の入力端子１５に伝送線路１０の出力端子１２を接続し、位相差９０゜を付けて合成、つまり、１８０゜の位相差を付けて合成する電力合成器１３からなる。また、このとき伝送線路１０の電気長は増幅器３の電気長と同じものとする。
【００１７】
増幅器３はマイクロ波を増幅するためのものであり、図２に示すようにマイクロ波信号を増幅するためのＦＥＴ１７と、このＦＥＴ１７の入出力部にそれぞれ設けられたインピーダンス整合用の整合回路１８、１９と、増幅器特性に影響すること無く、直流電力からのバイアス電圧を所望の値に設定してＦＥＴ１７にバイアス電圧を印加するためのゲートバイアス回路２０、ドレインバイアス回路２１とで構成されている。
なお、直流電力からの増幅器へのバイアス電圧はゲートバイアス端子２２とドレインバイアス端子２３に供給される。
【００１８】
実施の形態１のリミッタ回路は、図１のなかで、入力端子１より入力される入力信号を電力分配器の入力端子７、電力分配器６、電力分配器６の第一の出力端子８、増幅器３、増幅器の出力端子１１、電力合成器の第一の入力端子１１と電力合成器１３、電力合成器の出力端子１６と出力端子２という経路により通過する信号と、電力分配器の入力端子７、電力分配器６、電力分配器の第二の出力端子９、伝送線路１０、伝送線路の出力端子１２、電力合成器の第二の入力端子１５、電力合成器１３、電力合成器の出力端子１６と出力端子２という経路により伝送される信号とを逆相で合成する。また、電力分配器６は、二つの経路に対して、当分に入力信号電力を分配し、電力合成器１３は、線路損失と位相のずれによる損失を持って合成する。
【００１９】
増幅器３を経由する経路では、増幅器３の特性により一定の電力利得を持ち、入力電力の増加にともない、出力電力も増加する。また、増幅器は、図２中のＦＥＴ１７のゲート幅と印加するドレインバイアスの電圧に依存して、飽和出力電力が決まり、図３のａの曲線のようにある一定レベルＰｓａｔにて、出力電力が飽和する。つまり、入力電力増加とともに、電力利得が減少していく。また、伝送線路１０を経由する経路では、入力電力にともない、微小の損失を持って、出力電力も増加する。増幅器３を経由する経路のように、出力電力が飽和するというような減少はなく、図３のｂの直線となる。
【００２０】
実施の形態１のリミッタ回路への入力電力が小さいとき、つまり、増幅器がリニア動作してるときは、伝送線路１０の経路より電力合成器１３に入力される電力が、増幅器３の経路より電力合成器１３に入力される電力に比べて十分に小さいので、伝送線路１０の経路より電力合成器１３に入力される電力を無視することができ、リミッタ回路の出力電力は、増幅器の特性とほぼ同じ特性になる。また、入力電力が大きくなると、増幅器３に入力される入力電力も同様に大きくなり、増幅器３は非線形な動作をする。つまり、入力電力の増加に従い、増幅器の電力利得は減少し、徐々に伝送線路１０の経路より電力合成器１３に入力される電力を無視することができなくなる。また、伝送線路１０の経路より電力合成器１３に入力される電力は、増幅器３の経路より電力合成器１３に入力される電力に対して、１８０゜の通過位相差を持っており、そのため、逆相で合成される。それにより、増幅器３より電力合成器１３に入力される電力に比べ、リミッタ回路の出力電力は減少する。
【００２１】
従来の増幅器であれば、図３中のＰｉ１で最大出力電力レベルＰｓａｔに達する。しかし、実施の形態１のように１つの信号を二つに分配し、一方は増幅器３で増幅し、もう一方は伝送線路１０にて信号を伝送し、それらを逆相にて合成することにより、図３中の曲線Ｃのようになる。入力電力がＰｉ１付近より大きくなると、伝送線路１０より電力合成器１３に入力される信号の影響により実施の形態１のリミッタ回路からの出力電力は減少する。入力電力がＰｉ３の点は、増幅器３より電力合成器１３に入力される信号と伝送線路１０より電力合成器１３に入力される信号との電力レベルが同一となり、出力電力は極端に小さくなる。また、入力電力がＰｉ３を超えると、伝送線路１０より電力合成器１３に入力される信号の電力が、増幅器３より入力される信号の電力よりも大きくなるため、再び、実施の形態１のリミッタ回路からの出力電力は大きくなる。つまり、出力電力が、ある一定レベルより大きくなる入力電力を大きくすることができる。
【００２２】
実施の形態２．
図４は、この発明の実施の形態２のリミッタ回路の等価回路図である。このリミッタ回路は図１に示した実施の形態１における伝送線路の出力端子１２と電力合成器の第二の入力端子との間に減衰器２４を設けたものである。
【００２３】
実施の形態１では、図３中のＰｉ３の入力電力のときに、伝送線路１０より電力合成器の第二の入力端子１５に入力される信号と、増幅器の出力端子１１より電力合成器の第一の入力端子１４に入力される信号とが同一のレベルで逆相合成され、信号レベルが最小となるが、実施の形態２のリミッタ回路では、減衰器２４を伝送線路の出力端子１２と電力合成器の第二の入力端子１５との間に接続することにより、リミッタ回路の出力信号レベルが最小となる点が図３中のＰｉ３よりも大きくなる。
【００２４】
以上のように、伝送線路の出力端子１２と電力合成器の第二の入力端子１５との間に減衰器２４をいれることにより、リミッタ回路の出力電力レベルが最小となる入力電力レベルが大きくなり、リミッタ回路としての、ダイナミックレンジが大きくなるという利点がある。
【００２５】
実施の形態３．
図５は、この発明の実施の形態３のリミッタ回路の等価回路図である。このリミッタ回路は図１に示した実施の形態１における増幅器の出力端子１０と電力合成器の第一の入力端子１４との間に減衰器２４を設けたものである。
【００２６】
実施の形態１では、図３中のＰｉ３の入力電力のときに、伝送線路の出力端子１２より電力合成器の第二の入力端子１５に入力される信号と、増幅器の出力端子１１より電力合成器の第一の入力端子１４に入力される信号とが同一のレベルで逆相合成され、信号レベルが最小となるが、実施の形態３のリミッタ回路では、減衰器２４を増幅器の出力端子１１と電力合成器の第一の入力端子１４との間に接続することにより、リミッタ回路の出力信号レベルが最小となる点が図３中のＰｉ３よりも小さくなる。
【００２７】
また、増幅器の出力端子１１と電力合成器の第一の入力端子１４との間に減衰器２４を接続することにより、増幅器の飽和出力電力が減少する。そのため、実施の形態３のリミッタ回路は、リミッタ回路の出力電力を減少させるという利点がある。
【００２８】
実施の形態４．
図６は、この発明の実施の形態４のリミッタ回路の等価回路図である。このリミッタ回路は図１に示した実施の形態１における伝送線路の出力端子１２と電力合成器の第二の入力端子１５との間に位相器２６を設けたものである。
【００２９】
実施の形態１では、図３中のＰｉ３の入力電力のときに、伝送線路の出力端子１２より電力合成器の第二の入力端子１５に入力される信号と、増幅器の出力端子１１より電力合成器の第一の入力端子１４に入力される信号とが同一のレベルで逆相合成され、信号レベルが最小となるが、実施の形態４のリミッタ回路では、位相器２６を伝送線路の出力端子１２と電力合成器の第二の入力端子１５との間に接続することにより、Ｐｉ３のときに、信号レベルが最小となるが、実施の形態１に比べて、信号レベルは大きくなる。
【００３０】
以上のように、伝送線路の出力端子１２と電力合成器の第二の入力端子１５との間に位相器２６をいれることにより、リミッタ回路の出力電力の最小レベルが大きくなり、極端な信号レベルの減少がなくなるという利点がある。
【００３１】
実施の形態５．
図７は、この発明の実施の形態２のリミッタ回路の等価回路図である。このリミッタ回路は図１に示した実施の形態１における増幅器の出力端子１１と電力合成器の第一の入力端子１４との間に位相器２６を設けたものである。
【００３２】
実施の形態１では、図３中のＰｉ３の入力電力のときに、伝送線路の出力端子１１より電力合成器の第二の入力端子１５に入力される信号と、増幅器の出力端子より電力合成器の第一の入力端子１４に入力される信号とが同一のレベルで逆相合成され、信号レベルが最小となるが、実施の形態５のリミッタ回路では、位相器２６を増幅器の出力端子１１と電力合成器の第一の入力端子１４との間に接続することにより、実施の形態４のリミッタ回路と同様に、Ｐｉ３のときに、信号レベルが最小となるが、実施の形態１に比べて、信号レベルは大きくなる。
【００３３】
以上のように、実施の形態５のリミッタ回路は、増幅器の出力端子１１と電力合成器の第一の入力端子１４との間に位相器２６を接続することにより、実施の形態４のリミッタ回路と同様に、リミッタ回路の出力電力の最小レベルが大きくなり、極端な信号レベルの減少がなくなるという利点がある。
【００３４】
【発明の効果】
第１の発明によれば、電力分配器の２つの出力端子にそれぞれ増幅器と伝送線路を接続し、電力合成器にて逆相合成をすることにより、入力電力レベルの広い範囲で、ある一定レベル以上出力しないリミッティング特性を得ることができる。
【００３５】
また、ＦＥＴを一つしか使わないため、消費電力が小さく低コストとなり、アイソレータを使わないため小形化されていて、９０゜の位相差を持って分配する電力分配器と９０゜の位相差を持って合成する電力合成器を用いているので、ＶＳＷＲも良好な特性を得ることができる。
【００３６】
第２の発明によれば、伝送線路の出力端子と電力合成器との間に減衰器を入れることにより、リミッタ回路の出力電力レベルが最小となる入力電力レベルが大きくなり、さらに入力電力レベルの広い範囲で、ある一定レベル以上出力しないリミッティング特性を得ることができる。
【００３７】
第３の発明によれば、増幅器の出力端子と電力合成器との間に減衰器を入れることにより、リミッタ回路の出力電力をレベルを下げ、入力電力レベルの広い範囲で、ある一定レベル以上出力しないリミッティング特性を得ることができる。
【００３８】
第４の発明によれば、伝送線路の出力端子と電力合成器との間に減衰器を入れることにより、第一の発明に比べ極端な出力電力レベルの減少を避け、入力電力レベルの広い範囲で、ある一定レベル以上出力しないリミッティング特性を得ることができる。
【００３９】
第５の発明によれば、増幅器の出力端子と電力合成器との間に減衰器を入れることにより、第四の発明と同様に、第一の発明に比べ極端な出力電力レベルの減少を避け、入力電力レベルの広い範囲で、ある一定レベル以上出力しないリミッティング特性を得ることができる。
【図面の簡単な説明】
【図１】 この発明によるリミッタ回路の実施の形態１を示す図である。
【図２】 単位増幅器の構成を示す図である。
【図３】 この発明のリミッタ回路を構成する増幅器、伝送線路とリミッタ回路の入力電力に対する出力電力を示す図である。
【図４】 この発明によるリミッタ回路の実施の形態２を示す図である。
【図５】 この発明によるリミッタ回路の実施の形態３を示す図である。
【図６】 この発明によるリミッタ回路の実施の形態４を示す図である。
【図７】 この発明によるリミッタ回路の実施の形態５を示す図である。
【図８】 従来のリミッタ回路を示す図である。
【図９】 従来のリミッタ回路の入力電力に対する出力電力を示す図である。
【符号の説明】
１ 入力端子、２ 出力端子、３ 増幅器、４ 減衰器、５ アイソレータ、６ 電力分配器、７ 電力分配器の入力端子、８ 電力分配器の第一の出力端子、９ 電力分配器の第二の出力端子、１０ 伝送線路、１１ 増幅器の出力端子、１２ 伝送線路の出力端子、１３ 電力合成器、１４ 電力合成器の第一の入力端子、１５ 電力合成器の第一の入力端子、１６ 電力合成器の出力端子、１７ ＦＥＴ、１８ 整合回路、１９ 整合回路、２０ ゲートバイアス回路、２１ ドレインバイアス回路、２２ ゲートバイアス端子、２３ ドレインバイアス端子、２４ 減衰器、２５ 減衰器の出力端子、２６ 位相器、２７ 位相器の出力端子。
Claims (4)
- 入力電力が変化する入力端子と第一および第二の出力端子を有し、上記入力端子と第一の出力端子間の位相に比べ、入力端子と第二の出力端子間の位相が９０゜遅れて信号を分配する電力分配器と、第一の入力端子と第二の入力端子と出力端子を有し、上記第一の入力端子と出力端子間の位相よりも、第二の入力端子と出力端子間の位相が９０遅れて信号を合成する電力合成器と、上記電力分配器の第一の出力端子と電力合成器の第一の入力端子間に設けられ、半導体素子を用いた増幅器と、上記電力分配器の第二の出力端子と電力合成器の第二の入力端子間に設けられた伝送線路とを具備し、
上記入力電力が小さいときに上記増幅器から上記電力合成器に入力される電力に比べて上記伝送線路から上記電力合成器に入力される電力が無視し得る状態となり、上記入力電力が大きくなると上記増幅器から上記電力合成器に入力される電力よりも上記伝送線路から上記電力合成器に入力される電力が大きくなることを特徴とするリミッタ回路。 - 上記伝送線路の出力端子と電力合成器の第二の入力端子間に減衰器を設けた請求項１記載のリミッタ回路。
- 上記伝送線路の出力端子と電力合成器の第二の入力端子間に位相器を設けた請求項１記載のリミッタ回路。
- 上記増幅器に直列に接続された位相器を設けた請求項１記載のリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1853799A JP3978919B2 (ja) | 1999-01-27 | 1999-01-27 | リミッタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1853799A JP3978919B2 (ja) | 1999-01-27 | 1999-01-27 | リミッタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223979A JP2000223979A (ja) | 2000-08-11 |
| JP3978919B2 true JP3978919B2 (ja) | 2007-09-19 |
Family
ID=11974388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1853799A Expired - Fee Related JP3978919B2 (ja) | 1999-01-27 | 1999-01-27 | リミッタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3978919B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009066353A1 (ja) * | 2007-11-21 | 2009-05-28 | Fujitsu Limited | 電力増幅器 |
-
1999
- 1999-01-27 JP JP1853799A patent/JP3978919B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000223979A (ja) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538509B2 (en) | Linearizer for a power amplifier | |
| JP4627457B2 (ja) | 増幅器 | |
| US8400216B2 (en) | 3-way Doherty power amplifier using driving amplifier | |
| EP1006649A1 (en) | A broadband linearizer for power amplifiers | |
| JP2014217058A (ja) | 非線形ドライバを用いる増幅器 | |
| KR20060058423A (ko) | 하이브리드 커플러가 없는 직렬구조의 도허티 증폭기 | |
| JP2008193720A (ja) | ドハティ増幅回路 | |
| US5789978A (en) | Ku-band linearizer bridge | |
| CN108233882B (zh) | 具有用于栅极偏压调制的包络信号整形的放大器装置 | |
| US6750724B1 (en) | Multistage amplifier | |
| JP3206722B2 (ja) | 進行波管及び半導体増幅器の増幅と位相の応答を異なる出力レベルで線形化する方法と装置 | |
| US5043673A (en) | Compensating circuit for a high frequency amplifier | |
| US5999047A (en) | Linearizer for use with RF power amplifiers | |
| US6744314B2 (en) | Wideband power amplifier linearization technique | |
| KR20240070517A (ko) | 광대역 선형화 기능을 갖는 평형 증폭기 | |
| JP3978919B2 (ja) | リミッタ回路 | |
| KR100394328B1 (ko) | 반사형 저위상 변화 감쇠기 | |
| Tupynamba et al. | MESFET nonlinearities applied to predistortion linearizer design | |
| JP2007019570A (ja) | ドハティ増幅回路 | |
| JPH0251287B2 (ja) | ||
| JP4211128B2 (ja) | 多チャネル高周波信号供給装置 | |
| KR100735418B1 (ko) | 도허티 앰프 | |
| EP1367711A1 (en) | Power amplifier with pre-distorter | |
| KR100371531B1 (ko) | 에러 피드백을 이용한 피드포워드 선형 전력 증폭기 | |
| JP3565667B2 (ja) | 利得可変半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040623 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |