KR20060058423A - 하이브리드 커플러가 없는 직렬구조의 도허티 증폭기 - Google Patents
하이브리드 커플러가 없는 직렬구조의 도허티 증폭기 Download PDFInfo
- Publication number
- KR20060058423A KR20060058423A KR1020040097460A KR20040097460A KR20060058423A KR 20060058423 A KR20060058423 A KR 20060058423A KR 1020040097460 A KR1020040097460 A KR 1020040097460A KR 20040097460 A KR20040097460 A KR 20040097460A KR 20060058423 A KR20060058423 A KR 20060058423A
- Authority
- KR
- South Korea
- Prior art keywords
- power amplifier
- amplifier
- transformer
- power
- series
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
- H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
- H03F1/07—Doherty-type amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/198—A hybrid coupler being used as coupling circuit between stages of an amplifier circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 하이브리드 커플러가 없는 직렬구조의 전력증폭기로 구성된 도허티 증폭기에 관한 것이다.
본 발명에 의한 하이브리드 커플러가 없는 직렬구조의 도허티 증폭기는 제1 전력증폭기와 제2 전력증폭기가 직렬로 구성되고, 상기 제2 전력증폭기와 제1 트랜스포머가 직렬로 구성되고, 상기 제1 전력증폭기와 제2 전력증폭기 사이의 접점에서 제1 경로로 분기되어 위상지연소자와 제2 트랜스포머가 직렬 연결되고, 상기 제2 트랜스포머의 출력단을 상기 제2 전력증폭기의 출력단의 제2 경로의 접점에 연결되어 구성되고, 상기 제1 전력증폭기와 제2 전력증폭기에 있어서 각각의 마지막 스테이지의 크기 비(1:M)에 따라 전력증폭기의 효율이 결정됨을 특징으로 한다.
본 발명에 의하면, 하이브리드 커플러가 없이 복수개의 전력증폭기를 직렬로 구성함으로써 작은 사이즈의 수동소자를 이용한 집적화가 쉬우며, 증폭기의 전력효율을 높일 수 있다. 또한, 일반 증폭기구조에서 패스(path)추가로 간단히 도허티 증폭기 기능을 구현할 수 있다.
Description
도 1은 종래의 도허티 증폭기의 실시예를 도시한 블록도
도 2는 본 발명에 의한 전력증폭기가 직렬로 구성된 도허티 증폭기의 블록도를 도시한 것이다.
도 3은 출력전압에 따른 전력증폭기의 효율을 나타내는 그래프이다.
도 4는 본 발명에 의한 전력증폭기가 직렬로 구성된 도허티 증폭기의 다른 일실시예를 도시한 것이다.
도 5는 본 발명에 의한 전력증폭기가 직렬로 구성된 도허티 증폭기의 또 다른 일실시예를 도시한 것이다.
도 6은 N개의 전력증폭기가 직렬로 구성된 도허티 증폭기에서 출력전력에 따른 전력증폭기의 효율을 나타내는 그래프이다.
도 7은 본 발명에 의한 전력증폭기가 직렬로 구성된 도허티 증폭기의 또 다른 일실시예를 도시한 것이다.
본 발명은 도허티 증폭기에 관한 것으로, 특히 도허티 증폭기의 위상을 보상하는 장치에 관한 것이다.
도허티 증폭기(Doherty amplifier)는 대전력 송신기의 고능률 변조방식에 사용되는 증폭기의 하나로서, B급 증폭기, C급 증폭기, 임피던스 반전회로의 조합에 의해서 효율을 향상시키는데 주로 사용된다.
도 1은 종래의 도허티 증폭기의 실시예를 도시한 블록도로서, 3dB 하이브리드 커플러(110), 캐리어 증폭기(120), 피크 증폭기(130) 및 쿼터 웨이브 트랜스포머(140)로 이루어진다.
도허티 증폭기는 쿼터 웨이브 트랜스포머(quarter wave transformer:140)(λ/4 라인)를 사용해서 캐리어(carrier) 증폭기(120)와 피크(peak 또는 peaking) 증폭기(130)를 병렬로 연결하는 방식으로써, 전력레벨에 따라 피크 증폭기(130)로부터 부하로 출력되는 전류의 양을 달리하며, 이에 따라 캐리어 증폭기(120)의 부하 임피던스를 조절하여 효율을 높이는 방식이다.
3dB 하이브리드 커플러(110)는 스플리터에 의해 상기 분할된 2개의 신호 중에서 하나의 신호는 캐리어 증폭기(120)에 입력되고, 다른 하나의 신호는 피크 증폭기(130)에 입력된다. 이때 피크 증폭기(130)로 입력되는 신호를 90°지연시켜, 피크 증폭기(130)의 출력신호와 캐리어 증폭기(120)의 출력신호와의 지연시간 차이를 보상한다.
상기 90°위상보상은 이론적으로 가능하지만, 실제회로에 있어서는 회로내부에 존재하는 여러 가지 소자들의 성분으로 인하여 정확한 90°가 아니므로 실제적 인 차이만큼의 위상을 보상한다. 이러한 상기 3dB 하이브리드 커플러(110)는 수동소자로 구현되었다.
캐리어 증폭기(120)와 피크 증폭기(130)는 2단 또는 3단으로 구성되며, 상세하게는 입력정합, 드라이브 단 트랜지스터, 인터-스테이지 정합, 출력단 트랜지스터 및 출력정합 네트워크로 이루어진다.
또한, 수동소자로 이루어진 3dB 하이브리드 커플러(110)가 낮은 주파수에서 구현되기 위해서는 큰 사이즈의 수동소자가 필요하며, 이로 인해 소형화되기가 쉽지 않은 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 하이브리드 커플러 없이 복수의 전력증폭기를 직렬로 연결하여 설계를 최적화하고, 일반 증폭기 구조에서 패스(path)추가로 간단히 구현할 수 있는 도허티 증폭기를 제공하는 것이다.
상기 기술적 과제를 해결하기 위한 본 발명에 의한 전력증폭기가 직렬로 구성된 도허티 증폭기는 제1 전력증폭기와 제2 전력증폭기가 직렬로 구성되고, 상기 제2 전력증폭기와 제1 트랜스포머가 직렬로 구성되고, 상기 제1 전력증폭기와 제2 전력증폭기 사이의 접점에서 제1 경로로 분기되어 위상지연소자와 제2 트랜스포머가 직렬 연결되고, 상기 제2 트랜스포머의 출력단을 상기 제2 전력증폭기의 출력단의 제2 경로의 접점에 연결되어 구성되고, 상기 제1 전력증폭기와 제2 전력증폭기에 있어서 각각의 마지막 스테이지의 크기 비(1:M)에 따라 전력증폭기의 효율이 결 정됨을 특징으로 한다.
또한, 출력 전력 레벨에 따라 외부 바이어스를 상기 제1 전력증폭기와 제2 전력증폭기 각각에 인가하는 제어부를 더 포함함을 특징으로 한다.
상기 기술적 과제를 해결하기 위한 본 발명에 의한 전력증폭기가 직렬로 구성된 도허티 증폭기는 제1 전력증폭기와 제2전력증폭기가 직렬로 연결되고, 상기 제2 전력증폭기의 출력단은 제(2(N-1)-1) 트랜스포머와 직렬로 연결되고, 상기 (N-1)번째 전력증폭기의 출력단은 제3 트랜스포머와 직렬로 연결되고, 제3 트랜스포머의 출력단이 N번째 전력증폭기와 연결되고, 상기 N번째 전력증폭기가 제1 트랜스포머와 직렬로 구성되고, 상기 N번째 전력증폭기와 제3 트랜스포머 사이의 접점에서 제1 경로로 분기되어 제1 위상지연소자와 제2 트랜스포머가 직렬로 연결되어 이루어진 제1 위상보상부가 연결되고, 상기 제1 위상보상부의 출력단을 상기 N번째 전력증폭기와 제1 트랜스포머 사이의 접점에 연결되고, 상기 (N-1)번째 전력증폭기와 제(2(N-1)-1) 트랜스포머 사이의 접점에서 제2 경로로 분기되어 제2 위상지연소자와 제4 트랜스포머가 직렬로 연결되어 이루어진 제2 위상보상부가 연결되고, 상기 제2 위상보상부의 출력단을 상기 (N-1)번째 전력증폭기와 제3 트랜스포머 사이의 접점에 연결되고, 제1 전력증폭기와 제2 전력증폭기 사이의 접점에서 제3 경로로 분기되어 제(N-1) 위상지연소자와 제(2(N-1)) 트랜스포머가 직렬로 연결되어 이루어진 제(N-1) 위상보상부가 연결되고, 상기 제(N-1) 위상보상부의 출력단을 상기 제2 전력증폭기와 제(2(N-1)-1) 트랜스포머 사이의 접점에 연결되어 구성되고, 상기 전력증폭기에 있어서, 전력증폭기의 스테이지 개수, 즉, N에 따라서 전체 효율 이 결정됨을 특징으로 한다.
또한, 출력 전력 레벨에 따라 외부 바이어스를 상기 N개의 전력증폭기 각각에 인가하는 제어부를 더 포함함을 특징으로 한다.
이하 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 의한 도허티 증폭기의 블록도를 도시한 것으로, 제1 전력증폭기(210), 제2 전력증폭기(220), 제1 트랜스포머(230) 및 위상보상부(240)로 이루어진다.
본 발명에 의한 도허티 증폭기는 제1 전력증폭기(210), 제2 전력증폭기(220) 및 제1 트랜스포머(230)가 직렬로 구성되고, 상기 제1 전력증폭기(210)와 제2 전력증폭기(220) 사이의 접점(261)에서 분기된 신호가 위상보상부(240)의 입력으로 사용되고, 상기 위상 보상부(240)의 출력이 상기 제2 전력증폭기(220)와 제1 트랜스포머(230) 사이의 접점(262)에 연결되는 구조를 형성한다.
제1 전력증폭기(210)는 캐리어 증폭기 역할을 하며, 입출력 정합 회로와 바이어스 회로를 모두 포함하고 있으며, 반드시 하나의 스테이지(1-stage)일 필요는 없다.
제2 전력증폭기(220)는 제1 전력증폭기(210)와 더불어 피크 증폭기 역할을 모두 수행하며, 입출력 정합 회로와 바이어스 회로를 모두 포함하고 있으며, 제1 전력증폭기(210)와 마찬가지로 반드시 하나의 스테이지(1-stage)일 필요는 없다.
위상보상부(240)는 위상지연소자(241)와 제2 트랜스포머(242)가 직렬로 연결되어 구성된 회로로서, 수동소자 L 또는 C, 마이크로 스트립(μ-strip) 및 능동소 자로 구현이 가능하며, 또한 간단한 등가회로로도 구현이 가능하다.
또한, 제1 전력증폭기(210)와 제2 전력증폭기(220)에 있어서 각각의 마지막 스테이지의 마지막 스테이지의 비에 따라 전력 효율(%)이 달라질 수 있다.
도 3은 출력전압에 따른 전력증폭기의 효율을 나타내는 그래프이다.
제1 전력증폭기(210)와 제2 전력증폭기(220)에 있어서 각각의 마지막 스테이지의 크기 비(1:M)에 따르는 전력증폭기의 효율을 나타내는 것으로, 크기 비가 클수록(M이 커질수록) 낮은 출력전압에서 높은 전력효율을 유지할 수 있다.
도 4는 본 발명에 의한 도허티 증폭기의 다른 일실시예를 도시한 것으로, 제1 전력증폭기(410), 제2 전력증폭기(420), 제1 트랜스포머(430), 위상보상부(440) 및 제어부(450)로 이루어진다.
도 4에 의한 도허티 증폭기는 도 2의 도허티 증폭기의 구조에 제어부(450)를 구비하는 형태로서, 상기 제어부(450)는 출력전력의 레벨에 따라 제1 전력증폭기(410)와 제2 전력증폭기(420)의 바이어스를 제어하는 것이다.
예를 들어, 출력전압레벨이 낮은 전력 레벨일 경우 제1 전력증폭기(410)는 B급 증폭기 또는 AB급 증폭기로서의 역할을 하고, 제2 전력증폭기(420)는 오프 또는 C급 증폭기 또는 B급 증폭기로서의 역할을 하도록 상기 제어부(450)는 제1 전력증폭기(410)와 제2 전력증폭기(420)의 바이어스를 제어한다.
그리고, 출력전압레벨이 높은 전력레벨일 경우 제1 전력증폭기(410)는 B급 증폭기 또는 AB급 증폭기로서의 역할을 하고, 제2 전력증폭기(420)는 B급 증폭기 또는 AB급 증폭기로서의 역할을 하도록 상기 제어부(450)는 제1 전력증폭기(410)와 제2 전력증폭기(420)의 바이어스를 제어한다.
도 5는 본 발명에 의한 도허티 증폭기의 또 다른 일실시예를 도시한 것으로, 제1 전력증폭기(511), 제2 전력 증폭기(512) 내지 제(N-1) 전력증폭기(513), 제N 전력증폭기(514), 제1 트랜스포머(521), 제3 트랜스포머(523), 제(2(N-1)-1) 트랜스포머(525), 제1 위상보상부(530), 제2 위상보상부(540) 및 제(N-1) 위상보상부(550)로 이루어진다.
도 5에 의한 도허티 증폭기는 제1 전력증폭기(511)와 제2전력증폭기(512)가 직렬로 연결되고, 상기 제2 전력증폭기(512)의 출력단은 제(2(N-1)-1) 트랜스포머(525)와 직렬로 연결되고, 상기 (N-1)번째 전력증폭기(513)의 출력단은 제3 트랜스포머(523)와 직렬로 연결되고, 제3 트랜스포머(523)의 출력단이 N번째 전력증폭기(514)와 연결되고, 상기 N번째 전력증폭기(514)가 제1 트랜스포머(521)와 직렬로 연결된다.
또한, 상기 N번째 전력증폭기(514)와 제3 트랜스포머(523) 사이의 접점에서 제1 경로로 분기되어 제1 위상지연소자(531)와 제2 트랜스포머(532)가 직렬로 연결되어 이루어진 제1 위상보상부(530)가 연결되고, 상기 제1 위상보상부(530)의 출력단을 상기 N번째 전력증폭기(514)와 제1 트랜스포머(521) 사이의 접점에 연결되어 구성되고, 상기 (N-1)번째 전력증폭기와 제(2(N-1)-1) 트랜스포머(525) 사이의 접점에서 제2 경로로 분기되어 제2 위상지연소자(542)와 제4 트랜스포머(544)가 직렬로 연결되어 이루어진 제2 위상보상부(540)가 연결되고, 상기 제2 위상보상부(540)의 출력단을 상기 (N-1)번째 전력증폭기(513)와 제3 트랜스포머(523) 사이의 접점 에 연결되고, 그리고 상기 제1 전력증폭기(511)와 제2 전력증폭기(512)사이의 접점에서 제3 경로로 분기되어 제(N-1) 위상지연소자(551)와 제(2(N-1)) 트랜스포머(553)가 직렬로 연결되어 이루어진 제(N-1) 위상보상부(550)가 연결되고, 상기 제(N-1) 위상보상부(550)의 출력단을 상기 제2 전력증폭기(512)와 제제(2(N-1)-1) 트랜스포머(525) 사이의 접점에 연결된다.
여기서, 전력증폭기 1개당 트랜스포머는 2(N-1)개가 필요하며, 첫 단에는 트랜스포머가 없다.
제1 전력증폭기(511) 내지 제(N-1) 전력증폭기(513)는 캐리어 증폭기 역할을 하며, 입출력 정합 회로와 바이어스 회로를 모두 포함하고 있으며, 반드시 하나의 스테이지(1-stage)일 필요는 없다.
제N 전력증폭기(514)는 제1 전력증폭기(511) 내지 제(N-1) 전력증폭기(513)와 더불어 피크 증폭기 역할을 모두 수행하며, 입출력 정합 회로와 바이어스 회로를 모두 포함하고 있으며, 제1 전력증폭기(511) 내지 제(N-1) 전력증폭기(513)와 마찬가지로 반드시 하나의 스테이지(1-stage)일 필요는 없다.
제1 위상보상부(530)는 제1 위상지연소자(531)와 제2 트랜스포머(532)가 직렬로 연결되어 구성된 회로로서, 수동소자 L 또는 C, 마이크로 스트립(μ-strip) 및 능동소자로 구현이 가능하며, 또한 간단한 등가회로로도 구현이 가능하다.
제2 위상보상부(540)는 제2 위상지연소자(542)와 제4 트랜스포머(544)가 직렬로 연결되어 구성된 회로로서, 수동소자 L 또는 C, 마이크로 스트립(μ-strip) 및 능동소자로 구현이 가능하며, 또한 간단한 등가회로로도 구현이 가능하다.
제(N-1) 위상보상부(550)는 제(N-1) 위상지연소자(553)와 제(2(N-1)) 트랜스포머(555)가 직렬로 연결되어 구성된 회로로서, 수동소자 L 또는 C, 마이크로 스트립(μ-strip) 및 능동소자로 구현이 가능하며, 또한 간단한 등가회로로도 구현이 가능하다.
또한, 상기 전력증폭기에 있어서, 전력증폭기의 스테이지 개수, 즉, N에 따라서 전체 효율이 결정됨을 특징으로 한다.
도 6은 N개의 전력증폭기가 직렬로 구성된 도허티 증폭기에서 출력전력에 따른 전력증폭기의 효율을 나타내는 그래프이다.
상기 전력증폭기에 있어서, 전력증폭기의 스테이지 개수, 즉, N에 따른 전력증폭기의 효율을 나타내는 것으로, N에 의존하여 전체 출력전력에서 N번의 최고 효율을 유지하는 것을 알 수 있다.
도 7은 본 발명에 의한 도허티 증폭기의 또 다른 일실시예를 도시한 것으로, 제1 전력증폭기(711), 제2 전력 증폭기(712) 내지 제(N-1) 전력증폭기(713), 제N 전력증폭기(714), 제1 트랜스포머(721), 제3 트랜스포머(723), 제(2(N-1)-1) 트랜스포머(725), 제1 위상보상부(730), 제2 위상보상부(740), 제(N-1) 위상보상부(750) 및 제어부(780)로 이루어진다.
도 7에 의한 도허티 증폭기는 도 5의 도허티 증폭기의 구조에 제어부(780)를 구비하는 형태로서, 상기 제어부(780)는 출력전력 레벨에 따라 외부 바이어스를 상기 N개의 전력증폭기 각각에 인가하여 상기 N개의 전력증폭기의 바이어스를 제어한다.
즉, 출력전압레벨에 따라 상기 N개의 전력증폭기가 오프(off) 또는 B급 증폭기 또는 AB급 증폭기 또는 C급 증폭기로서의 역할을 하도록 상기 제어부(780)는 상기 N개의 전력증폭기의 바이어스를 제어하는 것이다.
이상으로, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 의하면, 하이브리드 커플러가 없이 복수개의 전력증폭기를 직렬로 구성함으로써 작은 사이즈의 수동소자를 이용하여 집적화하기가 쉬우며, 증폭기의 전력효율을 높일 수 있다. 또한, 일반 증폭기구조에서 패스(path)추가로 간단히 도허티 증폭기 기능을 구현할 수 있다.
Claims (16)
- 복수개의 트랜스포머를 사용해서 제1 전력증폭기와 제2 전력증폭기로 구성된 도허티 증폭기에 있어서,상기 제1 전력증폭기와 제2 전력증폭기가 직렬로 구성되고, 상기 제2 전력증폭기와 제1 트랜스포머가 직렬로 구성되고, 상기 제1 전력증폭기와 제2 전력증폭기 사이의 접점에서 제1 경로로 분기되어 위상지연소자와 제2 트랜스포머가 직렬 연결되고, 상기 제2 트랜스포머의 출력단을 상기 제2 전력증폭기의 출력단의 제2 경로의 접점에 연결되어 구성되고,상기 제1 전력증폭기와 제2 전력증폭기에 있어서 각각의 마지막 스테이지의 크기 비(1:M)에 따라 전력증폭기의 효율이 결정됨을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제1항에 있어서,출력 전력 레벨에 따라 외부 바이어스를 상기 제1 전력증폭기와 제2 전력증폭기 각각에 인가하는 제어부를 더 포함함을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제1항 또는 제2항에 있어서, 상기 위상지연소자와 제1 트랜스포머와 제2 트랜스포머는수동소자 L 또는 C, 마이크로 스트립(μ-strip) 및 능동소자로 구현되는 것을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제3항에 있어서, 상기 위상지연소자와 제2 트랜스포머는등가회로로 구현되는 것을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제1항 또는 제2항에 있어서, 상기 제1 전력증폭기와 제2 전력증폭기는입출력 정합회로와 바이어스회로를 구비함을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제5항에 있어서, 상기 제1 전력증폭기와 제2 전력증폭기는각각 적어도 하나 이상의 스테이지로 구성됨을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제6항에 있어서,상기 제1 전력증폭기와 제2 전력증폭기에 있어서 각각의 마지막 스테이지의 크기 비가 클수록(M이 커질수록) 낮은 출력전력에서 높은 효율을 유지하는 것을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 복수개의 트랜스포머를 사용해서 N개의 전력증폭기가 직렬로 구성된 도허티 증폭기에 있어서,제1 전력증폭기와 제2전력증폭기가 직렬로 연결되고, 상기 제2 전력증폭기의 출력단은 제(2(N-1)-1) 트랜스포머와 직렬로 연결되고, 상기 (N-1)번째 전력증폭기의 출력단은 제3 트랜스포머와 직렬로 연결되고, 제3 트랜스포머의 출력단이 N번째 전력증폭기와 연결되고, 상기 N번째 전력증폭기가 제1 트랜스포머와 직렬로 구성되고,상기 N번째 전력증폭기와 제3 트랜스포머 사이의 접점에서 제1 경로로 분기되어 제1 위상지연소자와 제2 트랜스포머가 직렬로 연결되어 이루어진 제1 위상보상부가 연결되고, 상기 제1 위상보상부의 출력단을 상기 N번째 전력증폭기와 제1 트랜스포머 사이의 접점에 연결되고,상기 (N-1)번째 전력증폭기와 제(2(N-1)-1) 트랜스포머 사이의 접점에서 제2 경로로 분기되어 제2 위상지연소자와 제4 트랜스포머가 직렬로 연결되어 이루어진 제2 위상보상부가 연결되고, 상기 제2 위상보상부의 출력단을 상기 (N-1)번째 전력증폭기와 제3 트랜스포머 사이의 접점에 연결되고,상기 제1 전력증폭기와 제2 전력증폭기 사이의 접점에서 제3 경로로 분기되어 제(N-1) 위상지연소자와 제(2(N-1)) 트랜스포머가 직렬로 연결되어 이루어진 제(N-1) 위상보상부가 연결되고, 상기 제(N-1) 위상보상부의 출력단을 상기 제2 전력증폭기와 제(2(N-1)-1) 트랜스포머 사이의 접점에 연결되어 구성되고,상기 전력증폭기에 있어서, 상기 전력증폭기의 스테이지 개수, 즉, N에 따라 서 전체 효율이 결정됨을 특징으로 하는 전력증폭기의 직렬수조를 갖는 도허티 증폭기.
- 제8항에 있어서,출력 전력 레벨에 따라 외부 바이어스를 상기 N개의 전력증폭기 각각에 인가하는 제어부를 더 포함함을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제8항 또는 제9항에 있어서, 상기 제1 위상지연소자, 제2 위상지연소자, 제(N-1) 위상지연소자, 제1 트랜스포머, 제2 트랜스포머, 제3 트랜스포머, 제4 트랜스포머, 제(2(N-1)-1) 트랜스포머 및 제(2(N-1)) 트랜스포머는수동소자 L 또는 C, 마이크로 스트립(μ-strip) 및 능동소자로 구현되는 것을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제10항에 있어서, 상기 제1 위상지연소자와 제2 트랜스포머는등가회로로 구현되는 것을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제10항에 있어서, 상기 제2 위상지연소자와 제4 트랜스포머는등가회로로 구현되는 것을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도 허티 증폭기.
- 제10항에 있어서, 상기 제(N-1) 위상지연소자와 제(2(N-1)) 트랜스포머는등가회로로 구현되는 것을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제8항 또는 제9항에 있어서, 상기 제1 내지 제N 전력증폭기는입출력 정합회로와 바이어스회로를 구비함을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제14항에 있어서, 상기 제1 전력증폭기 내지 제N 전력증폭기는각각 적어도 하나 이상의 스테이지로 구성됨을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
- 제8항 또는 제9항에 있어서,상기 전력증폭기에 있어서, 전력증폭기의 스테이지 개수, 즉, N에 의존하여 전체 출력전력에서 N번의 최고 효율을 유지하는 것을 특징으로 하는 전력증폭기의 직렬구조를 갖는 도허티 증폭기.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040097460A KR100654650B1 (ko) | 2004-11-25 | 2004-11-25 | 하이브리드 커플러가 없는 직렬구조의 도허티 증폭기 |
PCT/KR2004/003564 WO2006057478A1 (en) | 2004-11-25 | 2004-12-31 | Series type doherty amplifier without hybrid coupler |
US10/905,661 US7164316B2 (en) | 2004-11-25 | 2005-01-14 | Series-Type Doherty Amplifier Without Hybrid Coupler |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040097460A KR100654650B1 (ko) | 2004-11-25 | 2004-11-25 | 하이브리드 커플러가 없는 직렬구조의 도허티 증폭기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060058423A true KR20060058423A (ko) | 2006-05-30 |
KR100654650B1 KR100654650B1 (ko) | 2006-12-08 |
Family
ID=36460393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040097460A KR100654650B1 (ko) | 2004-11-25 | 2004-11-25 | 하이브리드 커플러가 없는 직렬구조의 도허티 증폭기 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7164316B2 (ko) |
KR (1) | KR100654650B1 (ko) |
WO (1) | WO2006057478A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100806298B1 (ko) * | 2006-04-12 | 2008-02-22 | 한국과학기술원 | 전송선 변압기를 이용한 전력 증폭기 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4715994B2 (ja) * | 2004-08-26 | 2011-07-06 | 日本電気株式会社 | ドハティ増幅器並列運転回路 |
US7831221B2 (en) * | 2005-12-13 | 2010-11-09 | Andrew Llc | Predistortion system and amplifier for addressing group delay modulation |
US7541868B2 (en) * | 2007-05-31 | 2009-06-02 | Andrew, Llc | Delay modulator pre-distortion circuit for an amplifier |
US8736364B2 (en) * | 2009-10-13 | 2014-05-27 | Nec Corporation | Power amplifier and method of operation thereof |
CN102170271A (zh) * | 2011-04-29 | 2011-08-31 | 中兴通讯股份有限公司 | 功率放大装置及功放电路 |
CN103178786A (zh) | 2011-12-26 | 2013-06-26 | 瑞典爱立信有限公司 | 多路Doherty放大器 |
JP2014116757A (ja) * | 2012-12-07 | 2014-06-26 | Samsung Electronics Co Ltd | 増幅回路及び通信装置 |
WO2014088223A1 (en) * | 2012-12-07 | 2014-06-12 | Samsung Electronics Co., Ltd. | Amplifier circuit and operation method thereof |
WO2015175839A1 (en) | 2014-05-14 | 2015-11-19 | California Institute Of Technology | Large-scale space-based solar power station: packaging, deployment and stabilization of lightweight structures |
US11128179B2 (en) | 2014-05-14 | 2021-09-21 | California Institute Of Technology | Large-scale space-based solar power station: power transmission using steerable beams |
WO2015187739A1 (en) | 2014-06-02 | 2015-12-10 | California Institute Of Technology | Large-scale space-based solar power station: efficient power generation tiles |
US10696428B2 (en) | 2015-07-22 | 2020-06-30 | California Institute Of Technology | Large-area structures for compact packaging |
EP3334655B1 (en) | 2015-08-10 | 2021-03-24 | California Institute of Technology | Systems and methods for performing shape estimation using sun sensors in large-scale space-based solar power stations |
US10992253B2 (en) | 2015-08-10 | 2021-04-27 | California Institute Of Technology | Compactable power generation arrays |
US9837966B1 (en) | 2016-08-26 | 2017-12-05 | Nxp Usa, Inc. | Series-type Doherty amplifier |
US10797653B2 (en) * | 2018-01-31 | 2020-10-06 | Sumitomo Electric Device Innovations, Inc. | Consecutive Doherty amplifier |
US11634240B2 (en) | 2018-07-17 | 2023-04-25 | California Institute Of Technology | Coilable thin-walled longerons and coilable structures implementing longerons and methods for their manufacture and coiling |
US11772826B2 (en) | 2018-10-31 | 2023-10-03 | California Institute Of Technology | Actively controlled spacecraft deployment mechanism |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997020385A1 (en) * | 1995-11-30 | 1997-06-05 | Motorola Inc. | Doherty-type amplifier and tuning method |
US6133788A (en) * | 1998-04-02 | 2000-10-17 | Ericsson Inc. | Hybrid Chireix/Doherty amplifiers and methods |
US6285251B1 (en) * | 1998-04-02 | 2001-09-04 | Ericsson Inc. | Amplification systems and methods using fixed and modulated power supply voltages and buck-boost control |
US6472934B1 (en) * | 2000-12-29 | 2002-10-29 | Ericsson Inc. | Triple class E Doherty amplifier topology for high efficiency signal transmitters |
US6469581B1 (en) * | 2001-06-08 | 2002-10-22 | Trw Inc. | HEMT-HBT doherty microwave amplifier |
US6791417B2 (en) * | 2002-01-28 | 2004-09-14 | Cree Microwave, Inc. | N-way RF power amplifier circuit with increased back-off capability and power added efficiency using selected phase lengths and output impedances |
KR100553252B1 (ko) * | 2002-02-01 | 2006-02-20 | 아바고테크놀로지스코리아 주식회사 | 휴대용 단말기의 전력 증폭 장치 |
ATE525800T1 (de) * | 2002-08-19 | 2011-10-15 | Nxp Bv | Hochleistungs-doherty-verstärker |
KR100450744B1 (ko) * | 2002-08-29 | 2004-10-01 | 학교법인 포항공과대학교 | 도허티 증폭기 |
JP4033794B2 (ja) * | 2003-03-24 | 2008-01-16 | 株式会社エヌ・ティ・ティ・ドコモ | 高効率線形電力増幅器 |
US6922102B2 (en) * | 2003-03-28 | 2005-07-26 | Andrew Corporation | High efficiency amplifier |
-
2004
- 2004-11-25 KR KR1020040097460A patent/KR100654650B1/ko active IP Right Grant
- 2004-12-31 WO PCT/KR2004/003564 patent/WO2006057478A1/en active Application Filing
-
2005
- 2005-01-14 US US10/905,661 patent/US7164316B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100806298B1 (ko) * | 2006-04-12 | 2008-02-22 | 한국과학기술원 | 전송선 변압기를 이용한 전력 증폭기 |
Also Published As
Publication number | Publication date |
---|---|
WO2006057478A1 (en) | 2006-06-01 |
US7164316B2 (en) | 2007-01-16 |
US20060109053A1 (en) | 2006-05-25 |
KR100654650B1 (ko) | 2006-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7164316B2 (en) | Series-Type Doherty Amplifier Without Hybrid Coupler | |
EP2521257B1 (en) | Doherty amplifier circuit | |
EP3054589B1 (en) | Doherty amplifier | |
KR101709347B1 (ko) | 결합셀 도허티 전력 증폭 장치 및 방법 | |
EP1726090B1 (en) | A doherty amplifier | |
KR100749870B1 (ko) | 도허티 전력 증폭 장치 | |
US8013680B2 (en) | Distributed Doherty amplifiers | |
EP2451074B1 (en) | Amplifier | |
US20040174212A1 (en) | Doherty amplifier using adaptive bias control | |
KR101128486B1 (ko) | 전력 증폭 장치 | |
EP3005556A1 (en) | Amplifier circuit and method | |
WO2005029695A1 (ja) | 増幅器 | |
EP1521360A1 (en) | Parallel amplifier arrangement | |
KR20060032270A (ko) | 능동 위상 보상기를 이용한 도허티 증폭기 | |
KR101021471B1 (ko) | 다이나믹 도허티 전력증폭기 | |
US6977554B2 (en) | Variable gain amplifier for high frequency band using microstrip hybrid | |
KR100858063B1 (ko) | 도허티 증폭기장치 | |
JP2004153301A (ja) | 歪補償回路 | |
JP3978919B2 (ja) | リミッタ回路 | |
JPH03250805A (ja) | 多信号増幅器 | |
CN117121372A (zh) | 多赫蒂放大器 | |
KR20090011054A (ko) | 펄스면적변조를 이용한 고효율 선형 전력증폭기 시스템에서전력 결합 방법 | |
KR20030083890A (ko) | 고주파 증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131101 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141107 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181112 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191114 Year of fee payment: 14 |