KR20060032270A - 능동 위상 보상기를 이용한 도허티 증폭기 - Google Patents

능동 위상 보상기를 이용한 도허티 증폭기 Download PDF

Info

Publication number
KR20060032270A
KR20060032270A KR1020040080841A KR20040080841A KR20060032270A KR 20060032270 A KR20060032270 A KR 20060032270A KR 1020040080841 A KR1020040080841 A KR 1020040080841A KR 20040080841 A KR20040080841 A KR 20040080841A KR 20060032270 A KR20060032270 A KR 20060032270A
Authority
KR
South Korea
Prior art keywords
amplifier
path
transistor
terminal
input
Prior art date
Application number
KR1020040080841A
Other languages
English (en)
Inventor
김정현
Original Assignee
아바고테크놀로지스코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아바고테크놀로지스코리아 주식회사 filed Critical 아바고테크놀로지스코리아 주식회사
Priority to KR1020040080841A priority Critical patent/KR20060032270A/ko
Priority to PCT/KR2004/003146 priority patent/WO2006041234A1/en
Priority to JP2007535589A priority patent/JP2008516515A/ja
Priority to CN2004800400475A priority patent/CN1947331B/zh
Priority to DE112004002699T priority patent/DE112004002699B4/de
Publication of KR20060032270A publication Critical patent/KR20060032270A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
    • H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
    • H03F1/07—Doherty-type amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/198—A hybrid coupler being used as coupling circuit between stages of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

본 발명은 능동소자로 구현된 위상 보상기를 이용하는 도허티 증폭기에 관한 것이다.
본 발명에 의한 능동 위상 보상기를 이용한 도허티 증폭기는 쿼터 웨이브 트랜스포머(λ/4 라인)를 사용해서 캐리어 증폭기와 피크 증폭기를 병렬로 연결하여 구성된 도허티 증폭기에 있어서, 하나의 입력신호를 제1 경로와 제2 경로로 분할하고 위상차를 보상하기 위하여 제1 트랜지스터와 제2 트랜지스터를 구비하고, 상기 입력신호단자와 제1 트랜지스터의 에미터 단자가 연결된 베이스 공통 증폭기와 상기 입력신호단자와 제2 트랜지스터의 베이스 단자가 연결된 에미터 공통 증폭기로 이루어진 구조로서 상기 제1 트랜지스터의 컬렉터 단자 출력을 제1 경로로 상기 제2 트랜지스터의 컬렉터 단자 출력을 제2 경로로 구성하며, 상기 제1 경로로부터 출력된 신호가 캐리어 증폭기의 입력으로 사용되고, 상기 제2 경로로부터 출력된 신호는 피크 증폭기의 입력으로 사용되는 능동 위상 보상기를 포함함을 특징으로 한다.
본 발명에 의하면, 능동소자를 사용함으로써 고주파 단일 집적회로(MMIC)의 집적화가 가능하여 소자의 크기를 줄일 수 있으며, 캐리어 증폭기와 피크 증폭기의 첫 번째 스테이지를 대신한다.

Description

능동 위상 보상기를 이용한 도허티 증폭기{A Doherty amplifier using a active phase splitter}
도 1은 종래의 도허티 증폭기의 실시예를 도시한 블록도
도 2는 본 발명에 의한 능동 위상 보상기를 이용한 도허티 증폭기의 블록도를 도시한 것이다.
도 3a 내지 도 3d는 본 발명에 의한 능동위상 보상기의 실시예를 도시한 회로도이다.
도 4a 내지 도 4d는 본 발명에 의한 능동위상 보상기의 다른 실시예를 도시한 회로도이다.
도 5a 내지 도 5d는 본 발명에 의한 능동위상 보상기의 또 다른 실시예를 도시한 회로도이다.
본 발명은 도허티 증폭기에 관한 것으로, 특히 도허티 증폭기의 위상을 보상하는 장치에 관한 것이다.
도허티 증폭기(Doherty amplifier)는 대전력 송신기의 고능률 변조방식에 사 용되는 증폭기의 하나로서, B급 증폭기, C급 증폭기, 임피던스 반전회로의 조합에 의해서 효율을 향상시키는데 주로 사용된다.
도 1은 종래의 도허티 증폭기의 실시예를 도시한 블록도로서, 90°위상 보상기(110), 캐리어 증폭기(120), 피크 증폭기(130) 및 쿼터 웨이브 트랜스포머(140)로 이루어진다.
도허티 증폭기는 쿼터 웨이브 트랜스포머(quarter wave transformer:140)(λ/4 라인)를 사용해서 캐리어(carrier) 증폭기(120)와 피크(peak 또는 peaking) 증폭기(130)를 병렬로 연결하는 방식으로써, 전력레벨에 따라 피크 증폭기(130)로부터 부하로 출력되는 전류의 양을 달리하며, 이에 따라 캐리어 증폭기(120)의 부하 임피던스를 조절하여 효율을 높이는 방식이다.
90°위상 보상기(110)는 스플리터에 의해 상기 분할된 2개의 신호 중에서 하나의 신호는 캐리어 증폭기(120)에 입력되고, 다른 하나의 신호는 피크 증폭기(130)에 입력된다. 이때 피크 증폭기(130)로 입력되는 신호를 90°지연시켜 캐리어 증폭기(120)에 입력되는 신호와의 지연시간 차이를 보상한다.
상기 90°위상보상은 이론적으로 가능하지만, 실제회로에 있어서는 회로내부에 존재하는 여러 가지 소자들의 성분으로 인하여 정확한 90°가 아니므로 실제적인 차이만큼의 위상을 보상한다.
이러한 상기 90°위상 보상기(110)는 주로 수동소자로 구현되어있으며, 3dB 하이브리드 커플러(hybrid coupler)를 이용하여 구현되었다.
캐리어 증폭기(120)와 피크 증폭기(130)는 입력정합, 드라이브 단 트랜지스 터, 인터-스테이지 정합, 출력단 트랜지스터 및 출력정합 네트워크로 이루어진다.
하지만 수동소자로 이루어진 90°위상 보상기(110)는 낮은 주파수에서 구현하기 위해서는 큰 사이즈의 수동소자가 필요하며, 집적화가 쉽지 않은 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 능동소자만으로도 위상보상이 가능하게 할 뿐 아니라, L 또는/및 C를 추가하여 더욱 세밀한 위상 보상을 할 수 있도록 하는 능동 위상 보상기를 이용하는 도허티 증폭기를 제공하는 것이다.
이하 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 의한 능동 위상 보상기를 이용한 도허티 증폭기의 블록도를 도시한 것으로, 능동 위상 보상기(210), 캐리어 증폭기(220), 피크 증폭기(230) 및 쿼터 웨이브 트랜스포머(240)로 이루어진다.
능동 위상 보상기(210)는 버퍼 증폭기를 기본으로 구성하고, 더욱 세밀한 위상 보상을 하거나 필요한 정도의 위상차를 생성하기 위하여 L 또는/및 C를 추가하여 구성할 수 있다.
또한 종래에는 두 개 이상의 증폭 스테이지로 구성된 캐리어 증폭기(220)와 피크 증폭기(230)의 첫 번째 스테이지(stage)를 대신하여 상기 버퍼 증폭기를 사용할 수 있다.
상기 버퍼 증폭기만을 이용한 구성과 상기 버퍼 증폭기와 L 또는/및 C를 이 용한 구성은 고주파 단일 집적회로(MMIC: Monolithic Microwave IC)가 가능한 구조로서, 사이즈를 작게 할 수 있다.
그리고, 능동 위상 보상기(210)에 의해 분할된 2개의 신호 중에서 제1 경로의 출력 신호는 캐리어 증폭기(220)에 입력되고, 제2 경로의 출력 신호는 피크 증폭기(230)에 입력된다. 이때 피크 증폭기(230)로 입력되는 신호를 90°지연시켜 캐리어 증폭기(220)에 입력되는 신호와의 지연시간 차이를 보상한다.
그리고, 능동 위상 보상기(210)에 의해 분할된 2개의 신호 중에서 제1 경로의 출력 신호가 피크 증폭기(230)에 입력되고, 제2 경로의 출력 신호는 캐리어 증폭기(230)로 입력되어도 무방하다. 물론 이때에도 이때 피크 증폭기(230)로 입력되는 신호와 캐리어 증폭기(220)에 입력되는 신호는 대략 90° 의 위상차이를 가지도록 능동 위상 보상기(210)가 설계된다.
도 3a 내지 도 3d는 본 발명에 의한 능동위상 보상기의 실시예를 도시한 회로도이다.
도 3a는 싱글디바이스 구조로서, 능동소자인 트랜지스터(Q30)만을 이용하여 위상을 보상하는 회로로서, 상기 트랜지스터(Q30)의 컬렉터 단자(또는 제1 경로)와 이미터 단자(또는 제2 경로)로 출력되는 2개의 신호 중에서 제1 경로의 출력 신호는 접점 35와 접속되어 캐리어 증폭기(220)에 입력되고, 제2 경로의 출력 신호는 접점 45와 접속되어 피크 증폭기(230)에 입력된다.
또한, 제1 경로의 출력 신호가 접점 45와 접속되어 피크 증폭기(230)에 입력되고, 제2 경로의 출력 신호가 접점 35와 접속되어 캐리어 증폭기(220)에 입력될 수 도 있다.
도 3b는 능동소자인 트랜지스터(Q30)와 L1과 C1을 이용하여 위상을 보상하는 회로로서, 트랜지스터(Q30)의 컬렉터 단자에 L1과 C1을 연결하여 더욱 세밀한 위상 보상을 하거나 필요한 정도의 위상차를 생성할 수 있다. 필요한 경우 L1과 C1 가운데 하나만을 이용할 수도 있다.
도 3c는 더욱 세밀한 위상 보상을 하거나 필요한 정도의 위상차를 생성하기 위하여 능동소자인 트랜지스터(Q30)의 에미터 단자에 L2와 C2를 추가한 것으로 필요하다면 L2와 C2 가운데 하나만을 추가하여 위상차를 보상하여도 무방하다.
도 3d는 능동소자인 트랜지스터(Q30)와 L1, C1 그리고 L2, C2를 이용하여 위상을 보상하는 회로로서, 트랜지스터(Q30)의 컬렉터 단자에 L1과 C1를 연결하고, 에미터 단자에 L2과 C2를 연결하여 더욱 세밀한 위상 보상을 하거나 필요한 정도의 위상차를 생성한다.
즉, 트랜지스터(Q30)의 컬렉터 단자에 연결된 L1, C1이 직렬로 구성되어 접점 35와 연결되고, 트랜지스터(Q30)의 에미터 단자에 연결된 L2, C2가 직렬로 구성되어 접점 45와 연결된다.
여기서, (L1, C1)과 (L2, C2)를 조절함으로써 캐리어 증폭기(220)와 피크 증폭기(230)로 입력되는 신호의 90° 위상차를 생성한다.
상기 도 3b와 도 3d에서는 능동소자인 트랜지스터(Q30)에 L과 C를 연결하여 회로를 구성하였으며, 본 발명에서는 L과 C 가운데 하나만 사용하는 것이 기본이며, L과 C를 모두 사용하여 구성할 수 있으며 또한, L과 C를 더 추가할 수 도 있 다.
도 4a 내지 도 4d는 본 발명에 의한 능동위상 보상기의 다른 실시예를 도시한 회로도이다.
도 4a는 차동 증폭기 구조로서, 제1 트랜지스터(Q41)와 제2 트랜지스터(Q42)를 이용하여 위상을 보상하는 회로로서, 상기 제1 트랜지스터(Q41)의 컬렉터 단자(또는 제1 경로)와 상기 제2 트랜지스터(Q42)의 컬렉터 단자(또는 제2 경로)로 출력되는 2개의 신호 중에서 제1 경로의 출력 신호는 접점 35와 접속되어 캐리어 증폭기(220)에 입력되고, 제2 경로의 출력 신호는 접점 45와 접속되어 피크 증폭기(230)에 입력된다.
또한, 제1 경로의 출력 신호가 접점 45와 접속되어 피크 증폭기(230)에 입력되고, 제2 경로의 출력 신호가 접점 35와 접속되어 캐리어 증폭기(220)에 입력될 수 도 있다.
도 4b는 제1 트랜지스터(Q41)의 컬렉터 단자에만 L1과 C1을 연결하여 더욱 세밀한 위상 보상을 하거나 필요한 정도의 위상차를 생성한다.
도 4c는 제2 트랜지스터(Q42)의 컬렉터 단자에만 L2와 C2를 연결하여 더욱 세밀한 위상 보상을 하거나 필요한 정도의 위상차를 생성한다.
도 4d는 제1 트랜지스터(Q41)의 컬렉터 단자에 L1과 C1를 연결하고, 제2 트랜지스터(Q42)의 컬렉터 단자에도 L2과 C2를 연결하여 더욱 세밀한 위상 보상을 하거나 필요한 정도의 위상차를 생성한다.
즉, 제1 트랜지스터(Q41)의 컬렉터 단자에 연결된 L1, C1이 직렬로 구성되어 접점 35와 연결되고, 제2 트랜지스터(Q42)의 컬렉터 단자에 L2, C2가 직렬로 구성되어 접점 45와 연결된다.
여기서, (L1, C1)과 (L2, C2)의 값을 조절함으로써 캐리어 증폭기(220)와 피크 증폭기(230)로 입력되는 신호의 90° 위상차를 생성한다.
상기 도 4b와 도 4d에서는 능동소자인 트랜지스터(Q41, Q42)에 L과 C를 연결하여 회로를 구성하였으며, 본 발명에서는 L과 C 가운데 하나만 사용하는 것이 기본이며, L과 C를 모두 사용하여 구성할 수 있으며 또한, L과 C를 더 추가할 수 도 있다.
도 5a 내지 도 5d는 본 발명에 의한 능동위상 보상기의 또 다른 실시예를 도시한 회로도이다.
도 5a는 공통 베이스(CB)/공통 에미터(CE)구조로서, 입력신호단자(10)와 제1 트랜지스터(Q51)의 에미터 단자가 연결된 베이스 공통 증폭기의 제1 경로의 출력 신호는 접점 35(도 2)와 접속되어 캐리어 증폭기(220)에 입력되고, 입력신호단자(10)와 제2 트랜지스터(Q52)의 베이스 단자가 연결된 에미터 공통 증폭기의 제2 경로의 출력 신호는 접점 45(도 2)와 접속되어 피크 증폭기(230)에 입력된다.
또한, 회로 설계자가 적절한 위상차를 만들면 제1 경로의 출력 신호가 접점 45와 접속되어 피크 증폭기(230)에 입력되고, 제2 경로의 출력 신호가 접점 35와 접속되어 캐리어 증폭기(220)에 입력되어도 무방하다.
능동소자만으로 위상차의 생성이 불충분 하거나 좀 더 세밀하게 위상차를 보상하기 위하여 도 5b와 같이 입력신호단자(10)와 제1 트랜지스터(Q51)의 에미터 단 자 사이에만 L1 및/또는 C1을 연결할 수 있다.
또한, 능동소자만으로 위상차의 생성이 불충분 하거나 좀 더 세밀하게 위상차를 보상하기 위하여 도 5c와 같이 입력신호단자(10)와 제2 트랜지스터(Q52)의 베이스 단자 사이에만 L2 및/또는 C2를 연결할 수 있다.
도 5d는 입력신호단자(10)와 제1 트랜지스터(Q51)의 에미터 단자 사이에 L1 및/또는 C1을 연결하고, 입력신호단자(10)와 제2 트랜지스터(Q52)의 베이스 단자 사이에도 L2 및 /또는 C2를 연결하여 더욱 세밀한 위상차를 만들거나 회로 설계자가 원하는 만큼의 위상차를 임의로 만들어 낸다.
입력신호단자(10)와 제1 트랜지스터(Q51)의 에미터 단자 사이에 연결된 L1, C1이 직렬로 구성되어 접점 35(도 2)와 연결되고, 입력신호단자(10)와 제2 트랜지스터(Q52)의 베이스 단자 사이에 L2, C2가 직렬로 구성되어 접점 45(도 2)와 연결된다.
여기서, (L1, C1)과 (L2, C2)의 값을 조절함으로써 캐리어 증폭기(220)와 피크 증폭기(230)로 입력되는 신호의 90ㅀ 위상차를 생성한다.
상기 도 5b와 도 5d에서는 능동소자인 트랜지스터(Q51, Q52)에 L과 C를 연결하여 회로를 구성하였으며, 본 발명에서는 L과 C 가운데 하나만 사용하는 것이 기본이며, L과 C를 모두 사용하여 구성할 수 있으며 또한, L과 C를 더 추가할 수 도 있다.
이상으로, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양 한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 의하면, 능동소자를 사용하여 위상 보상회로를 만들었으므로 위상 보상 회로가 차지하는 면적이 대폭 줄어들어 고주파 단일 집적회로(MMIC) 내부에 위상 보상회로의 집적될 수 있다. 또한 위상 보상회로를 구성하는 능동소자가 캐리어 증폭기와 피크 증폭기의 첫 번째 스테이지를 대신할 수 있으므로 캐리어 증폭기와 피크 증폭기의 설계가 보다 손쉽게 되었다.

Claims (12)

  1. 쿼터 웨이브 트랜스포머(λ/4 라인)를 사용해서 캐리어 증폭기와 피크 증폭기를 병렬로 연결하여 구성된 도허티 증폭기에 있어서,
    하나의 입력신호를 제1 경로와 제2 경로로 분할하고 위상차를 보상하기 위하여 버퍼 증폭기를 구비하고, 상기 버퍼 증폭기의 베이스 단자와 입력신호단자와 연결하여 상기 버퍼증폭기의 컬렉터 단자 출력을 제1 경로로, 상기 버퍼 증폭기의 에미터 단자 출력을 제2 경로로 구성하며, 상기 제1 경로로부터 출력된 신호가 캐리어 증폭기의 입력으로 사용되고, 상기 제2 경로로부터 출력된 신호는 피크 증폭기의 입력으로 사용되는 능동 위상 보상기를 포함함을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
  2. 제1항에 있어서, 상기 능동 위상 보상기는
    상기 버퍼증폭기가 이득(gain)을 가지므로 상기 캐리어 증폭기와 상기 피크 증폭기 각각의 첫 번째 스테이지(stage)를 대신함을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
  3. 제1항에 있어서,
    상기 버퍼증폭기의 컬렉터 단자와 에미터 단자 중에서 적어도 하나의 단자에 L 또는/및 C를 연결하고, 상기 L 또는/및 C를 조절하여 위상차를 보상하는 구조임 을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
  4. 제1항에 있어서, 상기 능동 위상 보상기는
    상기 제1 경로의 출력 신호와 상기 제2 경로의 출력 신호가 스위칭되어 상기 캐리어증폭기 및 상기 피크증폭기의 입력으로 사용되는 것을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
  5. 쿼터 웨이브 트랜스포머(λ/4 라인)를 사용해서 캐리어 증폭기와 피크 증폭기를 병렬로 연결하여 구성된 도허티 증폭기에 있어서,
    하나의 입력신호를 제1 경로와 제2 경로로 분할하고 위상차를 보상하기 위하여 제1 트랜지스터와 제2 트랜지스터를 구비하고, 상기 제1 트랜지스터와 제2 트랜지스터는 차동 쌍으로 이루어진 구조로서 상기 제1 트랜지스터의 컬렉터 단자 출력을 제1 경로로, 상기 제2 트랜지스터의 컬렉터 단자 출력을 제2 경로로 구성하며, 상기 제1 경로로부터 출력된 신호가 캐리어 증폭기의 입력으로 사용되고, 상기 제2 경로로부터 출력된 신호는 피크 증폭기의 입력으로 사용되는 능동 위상 보상기를 포함함을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
  6. 제5항에 있어서, 상기 능동 위상 보상기는
    상기 차동 쌍 구조를 갖는 제1 트랜지스터와 제2 트랜지스터는 이득(gain)을 가지므로 상기 캐리어 증폭기와 상기 피크 증폭기 각각의 첫 번째 스테이지(stage) 를 대신함을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
  7. 제5항에 있어서,
    상기 제1 트랜지스터의 컬렉터 단자와 제2 트랜지스터의 컬렉터 단자 중에서 적어도 하나의 단자에 L 또는/및 C를 연결하고, 상기 L 또는/및 C를 조절하여 위상차를 보상하는 구조임을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
  8. 제5항에 있어서, 상기 능동 위상 보상기는
    상기 제1 경로의 출력 신호와 상기 제2 경로의 출력 신호가 스위칭되어 상기 캐리어증폭기 및 상기 피크증폭기의 입력으로 사용되는 것을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
  9. 쿼터 웨이브 트랜스포머(λ/4 라인)를 사용해서 캐리어 증폭기와 피크 증폭기를 병렬로 연결하여 구성된 도허티 증폭기에 있어서,
    하나의 입력신호를 제1 경로와 제2 경로로 분할하고 위상차를 보상하기 위하여 제1 트랜지스터와 제2 트랜지스터를 구비하고, 상기 입력신호단자와 제1 트랜지스터의 에미터 단자가 연결된 베이스 공통 증폭기와 상기 입력신호단자와 제2 트랜지스터의 베이스 단자가 연결된 에미터 공통 증폭기로 이루어진 구조로서 상기 제1 트랜지스터의 컬렉터 단자 출력을 제1 경로로, 상기 제2 트랜지스터의 컬렉터 단자 출력을 제2 경로로 구성하며, 상기 제1 경로로부터 출력된 신호가 캐리어 증폭기의 입력으로 사용되고, 상기 제2 경로로부터 출력된 신호는 피크 증폭기의 입력으로 사용되는 능동 위상 보상기를 포함함을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
  10. 제9항에 있어서, 상기 능동 위상 보상기는
    상기 베이스 공통/에미터 공통 증폭기 구조를 갖는 제1 트랜지스터와 제2 트랜지스터는 이득(gain)을 가지므로 상기 캐리어 증폭기와 상기 피크 증폭기 각각의 첫 번째 스테이지(stage)를 대신함을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
  11. 제9항에 있어서,
    상기 입력신호단자와 상기 제1 트랜지스터의 에미터 단자 사이 및 상기 입력신호단자와 제2 트랜지스터의 베이스 단자 사이 중에서 적어도 한 곳에 L 또는/및 C를 연결하고, 상기 L 또는/및 C를 조절하여 위상차를 보상하는 구조임을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
  12. 제9항에 있어서, 상기 능동 위상 보상기는
    상기 제1 경로의 출력 신호와 상기 제2 경로의 출력 신호가 스위칭되어 상기 캐리어증폭기 및 상기 피크증폭기의 입력으로 사용되는 것을 특징으로 하는 능동 위상 보상기를 이용한 도허티 증폭기.
KR1020040080841A 2004-10-11 2004-10-11 능동 위상 보상기를 이용한 도허티 증폭기 KR20060032270A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040080841A KR20060032270A (ko) 2004-10-11 2004-10-11 능동 위상 보상기를 이용한 도허티 증폭기
PCT/KR2004/003146 WO2006041234A1 (en) 2004-10-11 2004-12-02 Doherty amplifier using active phase splitter
JP2007535589A JP2008516515A (ja) 2004-10-11 2004-12-02 能動分相器を用いたドハティ増幅器
CN2004800400475A CN1947331B (zh) 2004-10-11 2004-12-02 使用有源分相器的多赫蒂放大器
DE112004002699T DE112004002699B4 (de) 2004-10-11 2004-12-02 Doherty-Verstärker unter Verwendung eines aktiven Phasenteilers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040080841A KR20060032270A (ko) 2004-10-11 2004-10-11 능동 위상 보상기를 이용한 도허티 증폭기

Publications (1)

Publication Number Publication Date
KR20060032270A true KR20060032270A (ko) 2006-04-17

Family

ID=36148511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040080841A KR20060032270A (ko) 2004-10-11 2004-10-11 능동 위상 보상기를 이용한 도허티 증폭기

Country Status (5)

Country Link
JP (1) JP2008516515A (ko)
KR (1) KR20060032270A (ko)
CN (1) CN1947331B (ko)
DE (1) DE112004002699B4 (ko)
WO (1) WO2006041234A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160082625A (ko) 2014-12-26 2016-07-08 가천대학교 산학협력단 클래스 f가 적용된 비대칭 도허티 증폭기
WO2016131027A1 (en) * 2015-02-15 2016-08-18 Skyworks Solutions, Inc. Enhanced amplifier efficiency through cascode current steering

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6235395B2 (ja) * 2014-03-28 2017-11-22 日本電信電話株式会社 エミッタフォロア回路
CN104009721A (zh) * 2014-06-16 2014-08-27 东南大学苏州研究院 一种线性度和效率提高的推挽式功率放大器
JP6214843B1 (ja) * 2017-01-24 2017-10-18 三菱電機株式会社 ドハティ増幅器
JP2018137566A (ja) * 2017-02-21 2018-08-30 株式会社村田製作所 電力増幅回路
US11705870B2 (en) 2020-07-17 2023-07-18 Nxp Usa, Inc. Integrally-formed splitter for multiple-path power amplifiers and methods of manufacture thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59164B2 (ja) * 1977-09-10 1984-01-05 日立電子株式会社 位相分割回路
JPS61285813A (ja) * 1985-06-12 1986-12-16 Toshiba Corp 位相分割回路
US5039891A (en) * 1989-12-20 1991-08-13 Hughes Aircraft Company Planar broadband FET balun
JPH06188611A (ja) * 1992-12-22 1994-07-08 A T R Koudenpa Tsushin Kenkyusho:Kk マイクロ波信号分配回路
JPH0888097A (ja) * 1994-09-16 1996-04-02 Fujitsu Ltd プラズマ装置用マッチング回路
US5568086A (en) * 1995-05-25 1996-10-22 Motorola, Inc. Linear power amplifier for high efficiency multi-carrier performance
US5739723A (en) * 1995-12-04 1998-04-14 Motorola, Inc. Linear power amplifier using active bias for high efficiency and method thereof
US5942929A (en) * 1997-05-22 1999-08-24 Qualcomm Incorporated Active phase splitter
JPH11103217A (ja) * 1997-09-29 1999-04-13 Fujitsu Ltd 歪み補償器および増幅器
JPH11298295A (ja) * 1998-04-10 1999-10-29 Mitsubishi Electric Corp 不平衡−平衡変換器及びバランス形ミクサ
SG81929A1 (en) * 1998-06-01 2001-07-24 Inst Of Microelectronics Accurate and tuneable active differential phase splitters in rfic wireless applications
JP2000013276A (ja) * 1998-06-19 2000-01-14 Sony Corp 無線通信機及び携帯電話機
US6262629B1 (en) * 1999-07-06 2001-07-17 Motorola, Inc. High efficiency power amplifier having reduced output matching networks for use in portable devices
US6374092B1 (en) * 1999-12-04 2002-04-16 Motorola, Inc. Efficient multimode power amplifier
US6320462B1 (en) * 2000-04-12 2001-11-20 Raytheon Company Amplifier circuit
JP4467756B2 (ja) * 2000-10-13 2010-05-26 三菱電機株式会社 ドハティ型増幅器
US20020186079A1 (en) * 2001-06-08 2002-12-12 Kobayashi Kevin W. Asymmetrically biased high linearity balanced amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160082625A (ko) 2014-12-26 2016-07-08 가천대학교 산학협력단 클래스 f가 적용된 비대칭 도허티 증폭기
WO2016131027A1 (en) * 2015-02-15 2016-08-18 Skyworks Solutions, Inc. Enhanced amplifier efficiency through cascode current steering
US9899961B2 (en) 2015-02-15 2018-02-20 Skyworks Solutions, Inc. Enhanced amplifier efficiency through cascode current steering

Also Published As

Publication number Publication date
JP2008516515A (ja) 2008-05-15
CN1947331B (zh) 2010-12-08
DE112004002699T5 (de) 2007-01-18
CN1947331A (zh) 2007-04-11
DE112004002699B4 (de) 2010-01-21
WO2006041234A1 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
US9543914B2 (en) Doherty amplifier structure
US9748902B2 (en) Phase correction in a Doherty power amplifier
US7301395B2 (en) Doherty amplifier
EP3054589B1 (en) Doherty amplifier
US8324965B2 (en) Final stage three-way power combining amplifying circuit applied to power amplifier of mobile communications base station system
US8928402B2 (en) N way Doherty amplifier
KR20130123305A (ko) 도허티 증폭기
KR20060058423A (ko) 하이브리드 커플러가 없는 직렬구조의 도허티 증폭기
US10187015B2 (en) Doherty amplifier
KR100801578B1 (ko) 전력증폭기의 혼변조 신호발생기 및 이를 구비한 전치왜곡선형화 장치
KR20060032270A (ko) 능동 위상 보상기를 이용한 도허티 증폭기
JP2020043518A (ja) 電力増幅回路
JP4905448B2 (ja) 半導体回路
CN115699565A (zh) 多赫蒂放大器
KR100371531B1 (ko) 에러 피드백을 이용한 피드포워드 선형 전력 증폭기
JP4299213B2 (ja) 歪み発生回路および歪み補償装置
JP7531730B1 (ja) バランス型増幅器
KR100858063B1 (ko) 도허티 증폭기장치
WO2022091955A1 (ja) 電力増幅回路
Lopera et al. A 39.5 dBm GaN Doherty Amplifier MMIC with Phase Control for Ka-band Space Applications
JP3978919B2 (ja) リミッタ回路
JPH04301905A (ja) 歪発生回路
JPS6165612A (ja) 非線形補償回路
KR20010066691A (ko) 위상정합 및 삽입손실이 개선된 고주파, 고출력 증폭기
JP2013165446A (ja) 高周波電力増幅回路、および無線通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070122

Effective date: 20080123