JPH06188611A - マイクロ波信号分配回路 - Google Patents
マイクロ波信号分配回路Info
- Publication number
- JPH06188611A JPH06188611A JP34193892A JP34193892A JPH06188611A JP H06188611 A JPH06188611 A JP H06188611A JP 34193892 A JP34193892 A JP 34193892A JP 34193892 A JP34193892 A JP 34193892A JP H06188611 A JPH06188611 A JP H06188611A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- microwave signal
- output
- transistor
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 小型・軽量でかつ簡単な構成であって、極め
て広い周波数帯域にわたって位相差の周波数特性が平担
であるように信号分配を行うことができるマイクロ波信
号分配回路を提供する。 【構成】 マイクロ波信号が入力される入力端子と、第
１と第２の出力端子とを備えたマイクロ波信号分配回路
において、少なくとも３個の第１乃至第３の電極を有
し、上記第１の電極が上記入力端子に接続され、上記第
２の電極が上記第１の出力端子に接続されるとともに第
１の抵抗を介して接地され、上記第３の電極が第２の抵
抗を介して接地されたトランジスタと、所定の周波数範
囲にわたって、上記入力端子と上記第１の出力端子との
間の位相と、上記入力端子と上記第２の出力端子との間
の位相との間の位相差が所定の設定位相差となるように
上記第３の電極から出力される上記マイクロ波信号を移
相して上記第２の出力端子に出力する伝送線路とを備え
た。
て広い周波数帯域にわたって位相差の周波数特性が平担
であるように信号分配を行うことができるマイクロ波信
号分配回路を提供する。 【構成】 マイクロ波信号が入力される入力端子と、第
１と第２の出力端子とを備えたマイクロ波信号分配回路
において、少なくとも３個の第１乃至第３の電極を有
し、上記第１の電極が上記入力端子に接続され、上記第
２の電極が上記第１の出力端子に接続されるとともに第
１の抵抗を介して接地され、上記第３の電極が第２の抵
抗を介して接地されたトランジスタと、所定の周波数範
囲にわたって、上記入力端子と上記第１の出力端子との
間の位相と、上記入力端子と上記第２の出力端子との間
の位相との間の位相差が所定の設定位相差となるように
上記第３の電極から出力される上記マイクロ波信号を移
相して上記第２の出力端子に出力する伝送線路とを備え
た。
Description
【０００１】
【産業上の利用分野】本発明は、概ね１ＧＨｚ以上のマ
イクロ波帯、準ミリ波帯、又はミリ波帯などの周波数帯
の信号を所定の設定位相差で２個の信号に分配するマイ
クロ波信号分配回路に関する。
イクロ波帯、準ミリ波帯、又はミリ波帯などの周波数帯
の信号を所定の設定位相差で２個の信号に分配するマイ
クロ波信号分配回路に関する。
【０００２】
【従来の技術】従来、マイクロ波帯以上の周波数帯にお
いて位相差９０°で信号分配を行う手段として、以下の
マイクロ波回路が知られている。 （ａ）概ね５ＧＨｚ以下の比較的低い周波数帯におい
て、図１１に示すように、集中定数素子であるスパイラ
ルインダクタと２個のキャパシタとからなるπ型低域通
過フィルタと、２個のキャパシタとスパイラルインダク
タとからなるＴ型高域通過フィルタとを組み合わせた信
号分配回路（以下、第１の従来例の回路という。）。 （ｂ）図９に示すようなブランチライン型ハイブリッド
回路（以下、第２の従来例の回路という。）。 （ｃ）図１０に示すような１／４波長分布結合型ハイブ
リッド回路（以下、第３の従来例の回路という。）。 なお、図９乃至図１１において、１は信号分配回路の入
力端子であり、２，３はその出力端子である。
いて位相差９０°で信号分配を行う手段として、以下の
マイクロ波回路が知られている。 （ａ）概ね５ＧＨｚ以下の比較的低い周波数帯におい
て、図１１に示すように、集中定数素子であるスパイラ
ルインダクタと２個のキャパシタとからなるπ型低域通
過フィルタと、２個のキャパシタとスパイラルインダク
タとからなるＴ型高域通過フィルタとを組み合わせた信
号分配回路（以下、第１の従来例の回路という。）。 （ｂ）図９に示すようなブランチライン型ハイブリッド
回路（以下、第２の従来例の回路という。）。 （ｃ）図１０に示すような１／４波長分布結合型ハイブ
リッド回路（以下、第３の従来例の回路という。）。 なお、図９乃至図１１において、１は信号分配回路の入
力端子であり、２，３はその出力端子である。
【０００３】
【発明が解決しようとする課題】しかしながら、前者の
第１の従来例の回路においては、より広帯域な周波数特
性を実現するため、複数のスパイラルインダクタが用い
られているために、モノリシックマイクロ波集積回路
（以下、ＭＭＩＣという。）における占有面積が大きく
なるという問題点があるとともに、スパイラルインダク
タとその浮遊容量による共振現象によって約１０ＧＨｚ
以上の高周波領域までの動作を実現することは非常に難
しいという問題点があった。
第１の従来例の回路においては、より広帯域な周波数特
性を実現するため、複数のスパイラルインダクタが用い
られているために、モノリシックマイクロ波集積回路
（以下、ＭＭＩＣという。）における占有面積が大きく
なるという問題点があるとともに、スパイラルインダク
タとその浮遊容量による共振現象によって約１０ＧＨｚ
以上の高周波領域までの動作を実現することは非常に難
しいという問題点があった。
【０００４】また、後者の第２又は第３の従来例の回路
においては、複数の１／４波長の伝送線路を必要とする
ために、比較的大きな占有面積を必要とし、さらには当
該伝送線路が波長依存性の回路であるために実現される
信号分配回路の周波数帯域は極めて狭いという問題点が
あった。
においては、複数の１／４波長の伝送線路を必要とする
ために、比較的大きな占有面積を必要とし、さらには当
該伝送線路が波長依存性の回路であるために実現される
信号分配回路の周波数帯域は極めて狭いという問題点が
あった。
【０００５】これらの問題点を解決するために、特に、
第３の従来例の回路では比較的大きい結合度を得るため
には、一般に２つの伝送線路を立体的に交差させる必要
があるために、複雑な構造となるという問題点があっ
た。また、信号分配回路として、不平衡型の伝送線路の
マイクロストリップ線路やコプレーナ線路の並列分岐
（以下、第４の従来例の回路という。）と、平衡型の伝
送線路であるスロット線路の直列分岐（以下、第５の従
来例の回路という。）とが知られており、これらの第４
又は第５の従来例の回路と、電界効果型トランジスタ
（以下、ＦＥＴという。）の電極とを一体的に形成して
なる線路一体型ＦＥＴが提案されている。しかしなが
ら、当該線路一体型ＦＥＴにおいて、信号分配時の位相
差は同相又は逆相に限定されるという問題点があった。
さらに、例えば位相差が１８０度であるＦＥＴにおける
位相反転特性は、ＦＥＴの寄生容量などにより周波数が
高くなるにつれて、位相差が１８０度からずれてくるの
で、例えば従来の回路では１０ＧＨｚを超える極めて広
い周波数帯域にわたって位相差の周波数特性が平担であ
るように動作する信号分配回路を提供することはできな
かった。
第３の従来例の回路では比較的大きい結合度を得るため
には、一般に２つの伝送線路を立体的に交差させる必要
があるために、複雑な構造となるという問題点があっ
た。また、信号分配回路として、不平衡型の伝送線路の
マイクロストリップ線路やコプレーナ線路の並列分岐
（以下、第４の従来例の回路という。）と、平衡型の伝
送線路であるスロット線路の直列分岐（以下、第５の従
来例の回路という。）とが知られており、これらの第４
又は第５の従来例の回路と、電界効果型トランジスタ
（以下、ＦＥＴという。）の電極とを一体的に形成して
なる線路一体型ＦＥＴが提案されている。しかしなが
ら、当該線路一体型ＦＥＴにおいて、信号分配時の位相
差は同相又は逆相に限定されるという問題点があった。
さらに、例えば位相差が１８０度であるＦＥＴにおける
位相反転特性は、ＦＥＴの寄生容量などにより周波数が
高くなるにつれて、位相差が１８０度からずれてくるの
で、例えば従来の回路では１０ＧＨｚを超える極めて広
い周波数帯域にわたって位相差の周波数特性が平担であ
るように動作する信号分配回路を提供することはできな
かった。
【０００６】本発明の第１の目的は以上の問題点を解決
し、小型・軽量でかつ簡単な構成であって、極めて広い
周波数帯域にわたって位相差の周波数特性が平担である
ように信号分配を行うことができるマイクロ波信号分配
回路を提供することにある。
し、小型・軽量でかつ簡単な構成であって、極めて広い
周波数帯域にわたって位相差の周波数特性が平担である
ように信号分配を行うことができるマイクロ波信号分配
回路を提供することにある。
【０００７】また、本発明の第２の目的は、小型・軽量
でかつ簡単な構成であって、極めて広い周波数帯域にわ
たって位相差の周波数特性が平担であるように、しかも
同相や逆相だけでなく任意の位相差で信号分配すること
ができるマイクロ波信号分配回路を提供することにあ
る。
でかつ簡単な構成であって、極めて広い周波数帯域にわ
たって位相差の周波数特性が平担であるように、しかも
同相や逆相だけでなく任意の位相差で信号分配すること
ができるマイクロ波信号分配回路を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明に係る請求項１記
載のマイクロ波信号分配回路は、マイクロ波信号が入力
される入力端子と、第１と第２の出力端子とを備えたマ
イクロ波信号分配回路において、少なくとも３個の第１
乃至第３の電極を有し、上記第１の電極が上記入力端子
に接続され、上記第２の電極が上記第１の出力端子に接
続されるとともに第１の抵抗を介して接地され、上記第
３の電極が第２の抵抗を介して接地されたトランジスタ
と、所定の周波数範囲にわたって、上記入力端子と上記
第１の出力端子との間の位相と、上記入力端子と上記第
２の出力端子との間の位相との間の位相差が所定の設定
位相差となるように上記第３の電極から出力される上記
マイクロ波信号を移相して上記第２の出力端子に出力す
る伝送線路とを備えたことを特徴とする。
載のマイクロ波信号分配回路は、マイクロ波信号が入力
される入力端子と、第１と第２の出力端子とを備えたマ
イクロ波信号分配回路において、少なくとも３個の第１
乃至第３の電極を有し、上記第１の電極が上記入力端子
に接続され、上記第２の電極が上記第１の出力端子に接
続されるとともに第１の抵抗を介して接地され、上記第
３の電極が第２の抵抗を介して接地されたトランジスタ
と、所定の周波数範囲にわたって、上記入力端子と上記
第１の出力端子との間の位相と、上記入力端子と上記第
２の出力端子との間の位相との間の位相差が所定の設定
位相差となるように上記第３の電極から出力される上記
マイクロ波信号を移相して上記第２の出力端子に出力す
る伝送線路とを備えたことを特徴とする。
【０００９】また、請求項２記載のマイクロ波信号分配
回路は、請求項１記載のマイクロ波信号分配回路におい
て、上記トランジスタの上記第１の電極と上記第２の電
極との間に負帰還用キャパシタをさらに接続したことを
特徴とする。
回路は、請求項１記載のマイクロ波信号分配回路におい
て、上記トランジスタの上記第１の電極と上記第２の電
極との間に負帰還用キャパシタをさらに接続したことを
特徴とする。
【００１０】さらに、請求項３記載のマイクロ波信号分
配回路は、マイクロ波信号が入力される入力端子と、第
１と第２の出力端子とを備えたマイクロ波信号分配回路
において、少なくとも３個の第１乃至第３の電極を有
し、上記第１の電極が上記入力端子に接続され、上記第
２の電極が第１の抵抗を介して接地され、上記第３の電
極が第２の抵抗を介して接地された第１のトランジスタ
と、上記第１のトランジスタの上記第２の電極から出力
されるマイクロ波信号を所定の第１の移相量だけ移相す
る第１の移相手段と、上記第１のトランジスタの上記第
３の電極から出力されるマイクロ波信号を上記第１の移
相量よりも小さい第２の移相量だけ移相する第２の移相
手段と、第２のトランジスタを有し、上記第１の移相手
段から出力されるマイクロ波信号を増幅して上記第１の
出力端子に出力するドレイン接地の第１のトランジスタ
回路と、第３のトランジスタを有し、上記第２の移相手
段から出力されるマイクロ波信号を増幅して出力するド
レイン接地の第２のトランジスタ回路と、所定の周波数
範囲にわたって、上記入力端子と上記第１の出力端子と
の間の位相と、上記入力端子と上記第２の出力端子との
間の位相との間の位相差が所定の設定位相差となるよう
に上記第２のトランジスタ回路から出力されるマイクロ
波信号を移相して上記第２の出力端子に出力する伝送線
路とを備えたことを特徴とする。
配回路は、マイクロ波信号が入力される入力端子と、第
１と第２の出力端子とを備えたマイクロ波信号分配回路
において、少なくとも３個の第１乃至第３の電極を有
し、上記第１の電極が上記入力端子に接続され、上記第
２の電極が第１の抵抗を介して接地され、上記第３の電
極が第２の抵抗を介して接地された第１のトランジスタ
と、上記第１のトランジスタの上記第２の電極から出力
されるマイクロ波信号を所定の第１の移相量だけ移相す
る第１の移相手段と、上記第１のトランジスタの上記第
３の電極から出力されるマイクロ波信号を上記第１の移
相量よりも小さい第２の移相量だけ移相する第２の移相
手段と、第２のトランジスタを有し、上記第１の移相手
段から出力されるマイクロ波信号を増幅して上記第１の
出力端子に出力するドレイン接地の第１のトランジスタ
回路と、第３のトランジスタを有し、上記第２の移相手
段から出力されるマイクロ波信号を増幅して出力するド
レイン接地の第２のトランジスタ回路と、所定の周波数
範囲にわたって、上記入力端子と上記第１の出力端子と
の間の位相と、上記入力端子と上記第２の出力端子との
間の位相との間の位相差が所定の設定位相差となるよう
に上記第２のトランジスタ回路から出力されるマイクロ
波信号を移相して上記第２の出力端子に出力する伝送線
路とを備えたことを特徴とする。
【００１１】
【作用】請求項１記載のマイクロ波信号分配回路におい
ては、上記トランジスタは、上記入力端子から上記第１
の電極に入力されたマイクロ波を所定の周波数では逆相
で２分配した後、一方のマイクロ波信号を上記第２の電
極から上記第１の出力端子に出力する一方、他方のマイ
クロ波信号を上記第３の電極から上記伝送線路に出力す
る。次いで、上記伝送線路は、所定の周波数範囲にわた
って、上記入力端子と上記第１の出力端子との間の位相
と、上記入力端子と上記第２の出力端子との間の位相と
の間の位相差が所定の設定位相差となるように上記第３
の電極から出力される上記マイクロ波信号を移相して上
記第２の出力端子に出力する。
ては、上記トランジスタは、上記入力端子から上記第１
の電極に入力されたマイクロ波を所定の周波数では逆相
で２分配した後、一方のマイクロ波信号を上記第２の電
極から上記第１の出力端子に出力する一方、他方のマイ
クロ波信号を上記第３の電極から上記伝送線路に出力す
る。次いで、上記伝送線路は、所定の周波数範囲にわた
って、上記入力端子と上記第１の出力端子との間の位相
と、上記入力端子と上記第２の出力端子との間の位相と
の間の位相差が所定の設定位相差となるように上記第３
の電極から出力される上記マイクロ波信号を移相して上
記第２の出力端子に出力する。
【００１２】上記トランジスタによって２分配された２
個のマイクロ波信号間の位相差は、周波数が高くなるに
つれて、当該トランジスタが公知の通り有する位相反転
の１８０°から、当該トランジスタの寄生容量などの原
因により減少する。この１８０°からの位相誤差の絶対
値は周波数に比例して大きくなる。本発明においては、
当該位相誤差を、周波数に比例して大きくなる位相の周
波数特性を有する上記伝送線路を用いることによって、
上記位相誤差を補償して減少させる。従って、上記入力
端子に入力されたマイクロ波信号が、上記周波数範囲に
わたって上記設定位相差で２分配して上記第１と第２の
出力端子に出力される。
個のマイクロ波信号間の位相差は、周波数が高くなるに
つれて、当該トランジスタが公知の通り有する位相反転
の１８０°から、当該トランジスタの寄生容量などの原
因により減少する。この１８０°からの位相誤差の絶対
値は周波数に比例して大きくなる。本発明においては、
当該位相誤差を、周波数に比例して大きくなる位相の周
波数特性を有する上記伝送線路を用いることによって、
上記位相誤差を補償して減少させる。従って、上記入力
端子に入力されたマイクロ波信号が、上記周波数範囲に
わたって上記設定位相差で２分配して上記第１と第２の
出力端子に出力される。
【００１３】また、請求項２記載のマイクロ波信号分配
回路においては、請求項１記載のマイクロ波信号分配回
路において、上記トランジスタの上記第１の電極と上記
第２の電極との間に負帰還用キャパシタをさらに接続す
る。
回路においては、請求項１記載のマイクロ波信号分配回
路において、上記トランジスタの上記第１の電極と上記
第２の電極との間に負帰還用キャパシタをさらに接続す
る。
【００１４】例えば、負帰還用キャパシタの静電容量を
増大させることにより、上記トランジスタによって２分
配された２個のマイクロ波信号間の位相差の絶対値を負
帰還キャパシタのないトランジスタのみの出力と比較し
て減少させることができるので、２出力間の位相差をよ
り狭い周波数範囲から自由に設定することができる。さ
らに、静電容量による位相回転を利用しているために、
当該位相差と所定の設定位相差の間の位相誤差を比較的
広い周波数範囲で、周波数にほぼ比例して増大させるこ
とができる。従って、従って、周波数に比例して大きく
なる位相の周波数特性を有する上記伝送線路を用いて位
相誤差を当該位相誤差が減少するように補償することが
できるので、比較的広い周波数範囲にわたって、より小
さい位相誤差の上記設定位相差で信号の分配を行うこと
ができる。すなわち、請求項１記載のマイクロ波信号分
配回路に比較して所定の周波数範囲で位相誤差をより０
に近づけることができる。
増大させることにより、上記トランジスタによって２分
配された２個のマイクロ波信号間の位相差の絶対値を負
帰還キャパシタのないトランジスタのみの出力と比較し
て減少させることができるので、２出力間の位相差をよ
り狭い周波数範囲から自由に設定することができる。さ
らに、静電容量による位相回転を利用しているために、
当該位相差と所定の設定位相差の間の位相誤差を比較的
広い周波数範囲で、周波数にほぼ比例して増大させるこ
とができる。従って、従って、周波数に比例して大きく
なる位相の周波数特性を有する上記伝送線路を用いて位
相誤差を当該位相誤差が減少するように補償することが
できるので、比較的広い周波数範囲にわたって、より小
さい位相誤差の上記設定位相差で信号の分配を行うこと
ができる。すなわち、請求項１記載のマイクロ波信号分
配回路に比較して所定の周波数範囲で位相誤差をより０
に近づけることができる。
【００１５】さらに、請求項３記載のマイクロ波信号分
配回路においては、上記第１のトランジスタは、上記入
力端子から上記第１の電極に入力されたマイクロ波を所
定の周波数で逆相で２分配した後、一方のマイクロ波信
号を上記第２の電極から上記第１の移相手段に出力する
一方、他方のマイクロ波信号を上記第３の電極から上記
第２の移相手段に出力する。次いで、上記第１の移相手
段は、上記第１のトランジスタの上記第２の電極から出
力されるマイクロ波信号を所定の第１の移相量だけ移相
して上記第１のトランジスタに出力する一方、上記第２
の移相手段は、上記第１のトランジスタの上記第３の電
極から出力されるマイクロ波信号を上記第１の移相量よ
りも小さい第２の移相量だけ移相する。さらに、上記第
１のトランジスタ回路は、上記第１の移相手段から出力
されるマイクロ波信号を増幅して上記第１の出力端子に
出力する一方、上記第２のトランジスタ回路は、上記第
２の移相手段から出力されるマイクロ波信号を増幅して
上記伝送線路に出力する。上記伝送線路は、所定の周波
数範囲にわたって、上記入力端子と上記第１の出力端子
との間の位相と、上記入力端子と上記第２の出力端子と
の間の位相との間の位相差が所定の設定位相差となるよ
うに上記第２のトランジスタ回路から出力されるマイク
ロ波信号を移相して上記第２の出力端子に出力する。
配回路においては、上記第１のトランジスタは、上記入
力端子から上記第１の電極に入力されたマイクロ波を所
定の周波数で逆相で２分配した後、一方のマイクロ波信
号を上記第２の電極から上記第１の移相手段に出力する
一方、他方のマイクロ波信号を上記第３の電極から上記
第２の移相手段に出力する。次いで、上記第１の移相手
段は、上記第１のトランジスタの上記第２の電極から出
力されるマイクロ波信号を所定の第１の移相量だけ移相
して上記第１のトランジスタに出力する一方、上記第２
の移相手段は、上記第１のトランジスタの上記第３の電
極から出力されるマイクロ波信号を上記第１の移相量よ
りも小さい第２の移相量だけ移相する。さらに、上記第
１のトランジスタ回路は、上記第１の移相手段から出力
されるマイクロ波信号を増幅して上記第１の出力端子に
出力する一方、上記第２のトランジスタ回路は、上記第
２の移相手段から出力されるマイクロ波信号を増幅して
上記伝送線路に出力する。上記伝送線路は、所定の周波
数範囲にわたって、上記入力端子と上記第１の出力端子
との間の位相と、上記入力端子と上記第２の出力端子と
の間の位相との間の位相差が所定の設定位相差となるよ
うに上記第２のトランジスタ回路から出力されるマイク
ロ波信号を移相して上記第２の出力端子に出力する。
【００１６】当該マイクロ波信号分配回路においては、
上記第１の移相手段の移相量は上記第２の移相手段のそ
れよりも大きく設定しているので、請求項２記載の負帰
還用キャパシタの動作と同様に、上記入力端子と上記第
１のトランジスタ回路の出力端子との間の位相と上記入
力端子と上記第２のトランジスタ回路の出力端子の位相
との間の伝送線路無しの位相差を増加させることができ
る。これによって、伝送線路付きの当該分配回路の位相
差と上記設定位相差との間の位相誤差を、比較的広い周
波数範囲で、周波数にほぼ比例して増大させることがで
きる。従って、周波数に比例して大きくなる位相の周波
数特性を有する位相誤差補償用上記伝送線路を用いて位
相誤差を当該位相誤差が減少するように補償することが
できるので、比較的広い周波数範囲にわたって、より小
さい位相誤差の上記設定位相差で信号の分配を行うこと
ができる。すなわち、請求項１記載のマイクロ波信号分
配回路に比較して所定の周波数範囲で位相誤差をより０
に近づけることができる。
上記第１の移相手段の移相量は上記第２の移相手段のそ
れよりも大きく設定しているので、請求項２記載の負帰
還用キャパシタの動作と同様に、上記入力端子と上記第
１のトランジスタ回路の出力端子との間の位相と上記入
力端子と上記第２のトランジスタ回路の出力端子の位相
との間の伝送線路無しの位相差を増加させることができ
る。これによって、伝送線路付きの当該分配回路の位相
差と上記設定位相差との間の位相誤差を、比較的広い周
波数範囲で、周波数にほぼ比例して増大させることがで
きる。従って、周波数に比例して大きくなる位相の周波
数特性を有する位相誤差補償用上記伝送線路を用いて位
相誤差を当該位相誤差が減少するように補償することが
できるので、比較的広い周波数範囲にわたって、より小
さい位相誤差の上記設定位相差で信号の分配を行うこと
ができる。すなわち、請求項１記載のマイクロ波信号分
配回路に比較して所定の周波数範囲で位相誤差をより０
に近づけることができる。
【００１７】
【実施例】以下、図面を参照して本発明に係る実施例に
ついて説明する。
ついて説明する。
【００１８】＜第１の実施例＞図１は本発明に係る第１
の実施例であるマイクロ波信号分配回路の回路図であ
る。
の実施例であるマイクロ波信号分配回路の回路図であ
る。
【００１９】第１の実施例のマイクロ波信号分配回路
は、ゲートに入力端子１が接続されたＦＥＴＴＲ１のソ
ースとドレインをそれぞれ抵抗Ｒ１，Ｒ２を介して接地
してゲート入力型ＦＥＴ回路２０を構成し、ＦＥＴＴＲ
１のドレインに第１の出力端子２を接続するとともに、
そのソースと第２の出力端子３との間に位相誤差補償用
伝送線路１０を接続したことを特徴としている。なお、
所望の増幅周波数特性を得るために、バイアス直流電圧
を、バイアス印加用直流電源Ｖｄｂを用いて抵抗Ｒ２を
介してドレインに印加している。ここで、伝送線路１０
として、マイクロストリップ線路、コプレーナ線路、ス
ロット線路などのマイクロ波線路を用いることができ
る。
は、ゲートに入力端子１が接続されたＦＥＴＴＲ１のソ
ースとドレインをそれぞれ抵抗Ｒ１，Ｒ２を介して接地
してゲート入力型ＦＥＴ回路２０を構成し、ＦＥＴＴＲ
１のドレインに第１の出力端子２を接続するとともに、
そのソースと第２の出力端子３との間に位相誤差補償用
伝送線路１０を接続したことを特徴としている。なお、
所望の増幅周波数特性を得るために、バイアス直流電圧
を、バイアス印加用直流電源Ｖｄｂを用いて抵抗Ｒ２を
介してドレインに印加している。ここで、伝送線路１０
として、マイクロストリップ線路、コプレーナ線路、ス
ロット線路などのマイクロ波線路を用いることができ
る。
【００２０】図２は図１のマイクロ波信号分配回路のシ
ミュレーション結果である位相差の周波数特性を示すグ
ラフである。当該シミュレーションにおいて、ＦＥＴＴ
Ｒ１としてゲート長０．３μｍとゲート幅２００μｍと
を有するＮＥＣ製ＮＥ０４５型ＦＥＴを用い、以下のシ
ミュレーションのＦＥＴにおいても同様のＦＥＴを用い
た。また、抵抗Ｒ１＝Ｒ２＝５０Ωとし、伝送線路１０
の特性インピーダンスＺ0＝５０Ωとし、伝送線路１０
の周波数２０ＧＨｚにおける電気長に対応する位相長θ
ｔ＝６５°とした。さらに、バイアス直流電圧Ｖｄｂ＝
２Ｖに設定した。
ミュレーション結果である位相差の周波数特性を示すグ
ラフである。当該シミュレーションにおいて、ＦＥＴＴ
Ｒ１としてゲート長０．３μｍとゲート幅２００μｍと
を有するＮＥＣ製ＮＥ０４５型ＦＥＴを用い、以下のシ
ミュレーションのＦＥＴにおいても同様のＦＥＴを用い
た。また、抵抗Ｒ１＝Ｒ２＝５０Ωとし、伝送線路１０
の特性インピーダンスＺ0＝５０Ωとし、伝送線路１０
の周波数２０ＧＨｚにおける電気長に対応する位相長θ
ｔ＝６５°とした。さらに、バイアス直流電圧Ｖｄｂ＝
２Ｖに設定した。
【００２１】図２において、θ1Sは入力端子１とソース
との間で位相差であって、θ1Dは入力端子１とドレイン
との間で位相差である。図２に示すように、位相差（θ
1D−θ1S）は、周波数が高くなるにつれて、ＦＥＴＴＲ
１が公知の通り有する位相反転の１８０°から、ＦＥＴ
ＴＲ１の寄生容量などの原因により減少する。この１８
０°からの位相誤差の絶対値は周波数に比例して大きく
なる。本実施例においては、当該位相誤差を、周波数に
比例して大きくなる位相の周波数特性を有する所定の電
気長（当該電気長に対応する位相長をθｔ）の伝送線路
１０を用いることによって、上記位相誤差を減少するよ
うに補償する。
との間で位相差であって、θ1Dは入力端子１とドレイン
との間で位相差である。図２に示すように、位相差（θ
1D−θ1S）は、周波数が高くなるにつれて、ＦＥＴＴＲ
１が公知の通り有する位相反転の１８０°から、ＦＥＴ
ＴＲ１の寄生容量などの原因により減少する。この１８
０°からの位相誤差の絶対値は周波数に比例して大きく
なる。本実施例においては、当該位相誤差を、周波数に
比例して大きくなる位相の周波数特性を有する所定の電
気長（当該電気長に対応する位相長をθｔ）の伝送線路
１０を用いることによって、上記位相誤差を減少するよ
うに補償する。
【００２２】従って、位相誤差補償用伝送線路１０を有
するＦＥＴ回路２０においては、図１に示すように、入
力端子１に入力された信号がＦＥＴＴＲ１のゲートに入
力されて当該ＦＥＴＴＲ１によって分配された後、その
ドレインから出力端子２に出力されるとともに、そのソ
ースから位相誤差補償用伝送線路１０を介して出力端子
３に出力する。ここで、位相誤差補償用伝送線路１０を
有するＦＥＴ回路２０は、図２に示すように、３０ＧＨ
ｚまでの広帯域にわたって、位相誤差約５°以下のほぼ
１８０°の位相差（θ12−θ13）で信号の分配を行うこ
とができる。なお、θ12は入力端子１と出力端子２との
間の位相差であり、θ13は入力端子１と出力端子３との
間の位相差である。
するＦＥＴ回路２０においては、図１に示すように、入
力端子１に入力された信号がＦＥＴＴＲ１のゲートに入
力されて当該ＦＥＴＴＲ１によって分配された後、その
ドレインから出力端子２に出力されるとともに、そのソ
ースから位相誤差補償用伝送線路１０を介して出力端子
３に出力する。ここで、位相誤差補償用伝送線路１０を
有するＦＥＴ回路２０は、図２に示すように、３０ＧＨ
ｚまでの広帯域にわたって、位相誤差約５°以下のほぼ
１８０°の位相差（θ12−θ13）で信号の分配を行うこ
とができる。なお、θ12は入力端子１と出力端子２との
間の位相差であり、θ13は入力端子１と出力端子３との
間の位相差である。
【００２３】また、位相誤差補償用伝送線路１０の電気
長を長くし又は短縮すると、位相誤差を補償する周波数
範囲、すなわち位相誤差が１８０°である周波数範囲を
それぞれ広く又は狭くすることができる。
長を長くし又は短縮すると、位相誤差を補償する周波数
範囲、すなわち位相誤差が１８０°である周波数範囲を
それぞれ広く又は狭くすることができる。
【００２４】以上説明したように、第１の実施例のマイ
クロ波信号分配回路によれば、従来例に比較して小型・
軽量であって広い周波数範囲にわたって位相誤差の少な
い位相差で信号分配を行うことができる信号分配回路を
提供することができる。
クロ波信号分配回路によれば、従来例に比較して小型・
軽量であって広い周波数範囲にわたって位相誤差の少な
い位相差で信号分配を行うことができる信号分配回路を
提供することができる。
【００２５】＜第２の実施例＞図３は本発明に係る第２
の実施例であるマイクロ波信号分配回路の回路図であ
る。第２の実施例のゲート入力型ＦＥＴ回路２１は、第
１の実施例のＦＥＴ回路２０に加えてＦＥＴＴＲ１のゲ
ート・ドレイン間に負帰還用キャパシタＣ１を接続した
ことを特徴とする。
の実施例であるマイクロ波信号分配回路の回路図であ
る。第２の実施例のゲート入力型ＦＥＴ回路２１は、第
１の実施例のＦＥＴ回路２０に加えてＦＥＴＴＲ１のゲ
ート・ドレイン間に負帰還用キャパシタＣ１を接続した
ことを特徴とする。
【００２６】図４は図３のマイクロ波信号分配回路のシ
ミュレーション結果である位相差の周波数特性を示すグ
ラフである。当該シミュレーションにおいて、抵抗Ｒ１
＝Ｒ２＝１５０Ωとし、伝送線路１０の特性インピーダ
ンスＺ0＝５０Ωとし、伝送線路１０の周波数２０ＧＨ
ｚにおける電気長に対応する位相長θｔ＝５５°とし
た。さらに、バイアス直流電圧Ｖｄｂ＝２Ｖに設定し
た。
ミュレーション結果である位相差の周波数特性を示すグ
ラフである。当該シミュレーションにおいて、抵抗Ｒ１
＝Ｒ２＝１５０Ωとし、伝送線路１０の特性インピーダ
ンスＺ0＝５０Ωとし、伝送線路１０の周波数２０ＧＨ
ｚにおける電気長に対応する位相長θｔ＝５５°とし
た。さらに、バイアス直流電圧Ｖｄｂ＝２Ｖに設定し
た。
【００２７】例えば、本実施例の負帰還用キャパシタＣ
１の静電容量を所定の値に設定することにより、位相θ
1Dの絶対値のみを減少させることができるので、位相差
（θ1D−θ1S）の絶対値のみを減少させることができ
る。これは、静電容量による位相回転を利用しているた
めで、例えば、図４に示すように、当該位相差（θ12−
θ13）と特定の設定位相差θｓｅｔ＝９０°との間の位
相誤差を、例えば１０ＧＨｚから３０ＧＨｚまでの周波
数範囲で、周波数にほぼ比例して増大させることができ
る。従って、周波数に比例して大きくなる位相の周波数
特性を有する位相誤差補償用伝送線路１０を用いて位相
誤差を当該位相誤差が減少するように補償することがで
きるので、１０ＧＨｚから３０ＧＨｚまでの周波数範囲
にわたって、位相誤差約３°以下のほぼ９０°の位相差
（θ12−θ13）で信号の分配を行うことができる。すな
わち、第１の実施例に比較して任意の設定位相差及び所
定の周波数範囲で位相誤差を０に近づけることができ
る。
１の静電容量を所定の値に設定することにより、位相θ
1Dの絶対値のみを減少させることができるので、位相差
（θ1D−θ1S）の絶対値のみを減少させることができ
る。これは、静電容量による位相回転を利用しているた
めで、例えば、図４に示すように、当該位相差（θ12−
θ13）と特定の設定位相差θｓｅｔ＝９０°との間の位
相誤差を、例えば１０ＧＨｚから３０ＧＨｚまでの周波
数範囲で、周波数にほぼ比例して増大させることができ
る。従って、周波数に比例して大きくなる位相の周波数
特性を有する位相誤差補償用伝送線路１０を用いて位相
誤差を当該位相誤差が減少するように補償することがで
きるので、１０ＧＨｚから３０ＧＨｚまでの周波数範囲
にわたって、位相誤差約３°以下のほぼ９０°の位相差
（θ12−θ13）で信号の分配を行うことができる。すな
わち、第１の実施例に比較して任意の設定位相差及び所
定の周波数範囲で位相誤差を０に近づけることができ
る。
【００２８】以上説明したように、第２の実施例のマイ
クロ波信号分配回路によれば、従来例に比較して小型・
軽量であって広い周波数範囲にわたって１８０°以外の
特定の設定位相差θｓｅｔからの位相誤差の少ない位相
差で信号分配することができる信号分配回路を提供する
ことができる。
クロ波信号分配回路によれば、従来例に比較して小型・
軽量であって広い周波数範囲にわたって１８０°以外の
特定の設定位相差θｓｅｔからの位相誤差の少ない位相
差で信号分配することができる信号分配回路を提供する
ことができる。
【００２９】＜第３の実施例＞図５は本発明に係る第３
の実施例であるマイクロ波信号分配回路の回路図であ
る。本実施例のマイクロ波信号分配回路は、図５に示す
ように、第１の実施例と同様の構成を有するゲート入力
型ＦＥＴ回路２０と、キャパシタＣ１１と抵抗Ｒ４から
なる移相器３１と、キャパシタＣ１２と抵抗Ｒ５からな
る移相器３２と、２個のドレイン接地ＦＥＴ回路４１，
４２と、位相誤差補償用伝送線路１０とから構成され
る。ここで、ドレイン接地のＦＥＴ回路４１は、ＦＥＴ
ＴＲ２とバイアス印加用直流電源Ｖｄｂ１とを備えて、
比較的高い入力インピーダンスを有することによる移相
器３１とのインピーダンス整合機能と、所定の増幅度
（一般に概ね１に近い。）の増幅機能とを有する。ま
た、ドレイン接地のＦＥＴ回路４２は、ＦＥＴＴＲ３と
バイアス印加用直流電源Ｖｄｂ２とを備えて、比較的高
い入力インピーダンスを有することによる移相器３２と
のインピーダンス整合機能と、所定の増幅度（一般に概
ね１に近い。）の増幅機能とを有する。
の実施例であるマイクロ波信号分配回路の回路図であ
る。本実施例のマイクロ波信号分配回路は、図５に示す
ように、第１の実施例と同様の構成を有するゲート入力
型ＦＥＴ回路２０と、キャパシタＣ１１と抵抗Ｒ４から
なる移相器３１と、キャパシタＣ１２と抵抗Ｒ５からな
る移相器３２と、２個のドレイン接地ＦＥＴ回路４１，
４２と、位相誤差補償用伝送線路１０とから構成され
る。ここで、ドレイン接地のＦＥＴ回路４１は、ＦＥＴ
ＴＲ２とバイアス印加用直流電源Ｖｄｂ１とを備えて、
比較的高い入力インピーダンスを有することによる移相
器３１とのインピーダンス整合機能と、所定の増幅度
（一般に概ね１に近い。）の増幅機能とを有する。ま
た、ドレイン接地のＦＥＴ回路４２は、ＦＥＴＴＲ３と
バイアス印加用直流電源Ｖｄｂ２とを備えて、比較的高
い入力インピーダンスを有することによる移相器３２と
のインピーダンス整合機能と、所定の増幅度（一般に概
ね１に近い。）の増幅機能とを有する。
【００３０】図５において、ＦＥＴＴＲ１のドレインは
キャパシタＣ１１を介してＦＥＴＴＲ２のゲートに接続
され、当該ゲートは抵抗Ｒ４を介して接地される。ま
た、ＦＥＴＴＲ２のドレインはバイアス印加用直流電源
Ｖｄｂ１を介して接地され、そのソースは出力端子２に
接続される。さらに、ＦＥＴＴＲ１のソースはキャパシ
タＣ１２を介してＦＥＴＴＲ３のゲートに接続され、当
該ゲートは抵抗Ｒ３を介して接地される。また、ＦＥＴ
ＴＲ３のドレインはバイアス印加用直流電源Ｖｄｂ２を
介して接地され、そのソースは位相誤差補償用伝送線路
１０を介して出力端子２に接続される。キャパシタＣ１
１，Ｃ１２は結合用としても用いる。
キャパシタＣ１１を介してＦＥＴＴＲ２のゲートに接続
され、当該ゲートは抵抗Ｒ４を介して接地される。ま
た、ＦＥＴＴＲ２のドレインはバイアス印加用直流電源
Ｖｄｂ１を介して接地され、そのソースは出力端子２に
接続される。さらに、ＦＥＴＴＲ１のソースはキャパシ
タＣ１２を介してＦＥＴＴＲ３のゲートに接続され、当
該ゲートは抵抗Ｒ３を介して接地される。また、ＦＥＴ
ＴＲ３のドレインはバイアス印加用直流電源Ｖｄｂ２を
介して接地され、そのソースは位相誤差補償用伝送線路
１０を介して出力端子２に接続される。キャパシタＣ１
１，Ｃ１２は結合用としても用いる。
【００３１】なお、ＦＥＴ回路４１，４２の各ＦＥＴＴ
Ｒ２，ＴＲ３のゲート幅又はゲートに印加する直流バイ
アス電圧を調整することによって、伝達コンダクタンス
ｇｍを好ましくは２０ｍＳ付近に設定する。このとき、
例えば出力インピーダンス５０Ωに対して広帯域にわた
ってインピーダンス整合を実現することができる。当該
伝達コンダクタンスｇｍを変化することにより、当該マ
イクロ波信号分配回路の信号を利得を変更することがで
き、例えば、出力端子２と３の各信号の振幅を同一に設
定することができる。
Ｒ２，ＴＲ３のゲート幅又はゲートに印加する直流バイ
アス電圧を調整することによって、伝達コンダクタンス
ｇｍを好ましくは２０ｍＳ付近に設定する。このとき、
例えば出力インピーダンス５０Ωに対して広帯域にわた
ってインピーダンス整合を実現することができる。当該
伝達コンダクタンスｇｍを変化することにより、当該マ
イクロ波信号分配回路の信号を利得を変更することがで
き、例えば、出力端子２と３の各信号の振幅を同一に設
定することができる。
【００３２】以上のように構成された第３の実施例のマ
イクロ波信号分配回路においては、入力端子１に入力さ
れたマイクロ波信号がＦＥＴ回路２０によって所定の周
波数では逆相で２分配される。２分配された一方のマイ
クロ波信号はＦＥＴＴＲ１のドレインから所定の移相量
を有する移相器３１と、ドレイン接地のＦＥＴ回路４１
とを介して出力端子２に出力される。上記２分配された
他方のマイクロ波信号はＦＥＴＴＲ１のソースから所定
の移相量を有する移相器３２と、ドレイン接地のＦＥＴ
回路４２と、位相誤差補償用伝送線路１０とを介して出
力端子３に出力される。
イクロ波信号分配回路においては、入力端子１に入力さ
れたマイクロ波信号がＦＥＴ回路２０によって所定の周
波数では逆相で２分配される。２分配された一方のマイ
クロ波信号はＦＥＴＴＲ１のドレインから所定の移相量
を有する移相器３１と、ドレイン接地のＦＥＴ回路４１
とを介して出力端子２に出力される。上記２分配された
他方のマイクロ波信号はＦＥＴＴＲ１のソースから所定
の移相量を有する移相器３２と、ドレイン接地のＦＥＴ
回路４２と、位相誤差補償用伝送線路１０とを介して出
力端子３に出力される。
【００３３】ここで、上記ＦＥＴ回路２０の位相差（θ
1D−θ1S）は、上述のように、周波数が高くなるにつれ
て、ＦＥＴＴＲ１が公知の通り有する位相反転の１８０
°からＦＥＴＴＲ１の寄生容量などの原因により減少す
る。この位相差の周波数特性を積極的に利用して、当該
ＦＥＴ回路２０に、移相器３１，３２とドレイン接地の
ＦＥＴ回路４１，４２と位相誤差補償用伝送線路１０と
を備えて、以下のようにして、位相誤差を第１と第２の
実施例よりも減少させてゼロに近づかせる。
1D−θ1S）は、上述のように、周波数が高くなるにつれ
て、ＦＥＴＴＲ１が公知の通り有する位相反転の１８０
°からＦＥＴＴＲ１の寄生容量などの原因により減少す
る。この位相差の周波数特性を積極的に利用して、当該
ＦＥＴ回路２０に、移相器３１，３２とドレイン接地の
ＦＥＴ回路４１，４２と位相誤差補償用伝送線路１０と
を備えて、以下のようにして、位相誤差を第１と第２の
実施例よりも減少させてゼロに近づかせる。
【００３４】すなわち、本実施例においては、移相器３
１の移相量は時定数Ｃ１・Ｒ１によって決定され、移相
器３２の移相量は時定数Ｃ２・Ｒ２によって決定される
が、本実施例においては、「時定数Ｃ１・Ｒ１＞時定数
Ｃ２・Ｒ２」と設定することによって、「移相器３１の
移相量＞移相器３２の移相量（以下、移相量の設定条件
という。）」と設定する。これによって、第２の実施例
の負帰還用キャパシタの動作と同様に、入力端子１とＦ
ＥＴＴＲ２のソースとの間の位相と入力端子１とＦＥＴ
ＴＲ３のソースとの間の位相との間の位相差（以下、伝
送線路１０無しの位相差という。）を減少させることが
できる。なお、入力端子１と出力端子２との間の位相と
入力端子１と出力端子３との間の位相との間の位相差を
伝送線路１０付きの位相差という。
１の移相量は時定数Ｃ１・Ｒ１によって決定され、移相
器３２の移相量は時定数Ｃ２・Ｒ２によって決定される
が、本実施例においては、「時定数Ｃ１・Ｒ１＞時定数
Ｃ２・Ｒ２」と設定することによって、「移相器３１の
移相量＞移相器３２の移相量（以下、移相量の設定条件
という。）」と設定する。これによって、第２の実施例
の負帰還用キャパシタの動作と同様に、入力端子１とＦ
ＥＴＴＲ２のソースとの間の位相と入力端子１とＦＥＴ
ＴＲ３のソースとの間の位相との間の位相差（以下、伝
送線路１０無しの位相差という。）を減少させることが
できる。なお、入力端子１と出力端子２との間の位相と
入力端子１と出力端子３との間の位相との間の位相差を
伝送線路１０付きの位相差という。
【００３５】また、各出力端子２，３の回路の最終段
に、それぞれ比較的高い入力インピーダンスを有するド
レイン接地のＦＥＴ回路４１，４２を用いているので、
それらの前段の移相器３１，３２とのインピーダンス整
合をより良好な状態で行うことができ、これによって、
上記移相量の設定条件をより正確に設定することができ
る。
に、それぞれ比較的高い入力インピーダンスを有するド
レイン接地のＦＥＴ回路４１，４２を用いているので、
それらの前段の移相器３１，３２とのインピーダンス整
合をより良好な状態で行うことができ、これによって、
上記移相量の設定条件をより正確に設定することができ
る。
【００３６】表１に、本発明者のシミュレーションのフ
ィティングによって得られた結果を示す。ここで、周波
数範囲は、各設定位相差θｓｅｔからの位相誤差が５°
以内であってかつ２つの出力端子２，３における出力振
幅の差が１ｄＢ以内の範囲である。
ィティングによって得られた結果を示す。ここで、周波
数範囲は、各設定位相差θｓｅｔからの位相誤差が５°
以内であってかつ２つの出力端子２，３における出力振
幅の差が１ｄＢ以内の範囲である。
【００３７】
【表１】 ─────────────────────────────────── 設定位相差 Ｒ１ Ｃ１ Ｒ２ Ｃ２ θｔ 周波数範囲 （°） （Ω） （ｐＦ） （Ω） （ｐＦ） （°） （ＧＨｚ） ─────────────────────────────────── ３０ ７５０ ０．０９ ９０ ０．０７ １０ ９〜４０以上 ６０ ７４０ ０．２０ １７０ ０．１０ ２２ ９〜３５ ９０ ９００ ０．５８ ２２０ ０．２１ ３４ ９〜３１．５ １２０ １１００ ０．９６ ２９０ ０．５０ ５０ ８．５〜２８ １５０ ４３４ １．８０ ３６０ ０．９３ ６７ ８．５〜２６ ───────────────────────────────────
【００３８】ここで、表１の各周波数範囲を図示する
と、図７のようになる。図７から明らかなように、約１
７．５ＧＨｚ以上の極めて広い周波数範囲にわたって位
相誤差が少ない信号分配特性が得られている。
と、図７のようになる。図７から明らかなように、約１
７．５ＧＨｚ以上の極めて広い周波数範囲にわたって位
相誤差が少ない信号分配特性が得られている。
【００３９】図６は、周波数２０ＧＨｚにおける設定位
相差θｓｅｔ＝９０°及び１２０°のときの図５のマイ
クロ波信号分配回路のシミュレーション結果である位相
差の周波数特性を示すグラフである。当該シミュレーシ
ョンにおいて、抵抗Ｒ１＝Ｒ２＝５０Ωとし、伝送線路
１０の特性インピーダンスＺ0＝５０Ωとした。さら
に、バイアス直流電圧Ｖｄｂ＝Ｖｄｂ１＝Ｖｄｂ２＝２
Ｖに設定した。
相差θｓｅｔ＝９０°及び１２０°のときの図５のマイ
クロ波信号分配回路のシミュレーション結果である位相
差の周波数特性を示すグラフである。当該シミュレーシ
ョンにおいて、抵抗Ｒ１＝Ｒ２＝５０Ωとし、伝送線路
１０の特性インピーダンスＺ0＝５０Ωとした。さら
に、バイアス直流電圧Ｖｄｂ＝Ｖｄｂ１＝Ｖｄｂ２＝２
Ｖに設定した。
【００４０】上述のように、上記移相量の設定条件を設
定することによって、第２の実施例の負帰還用キャパシ
タの動作と同様に、伝送線路１０無しの位相差を増加さ
せることができ、これによって、図６に示すように、上
記伝送線路付きの位相差と特定の設定位相差θｓｅｔ＝
９０°又は１２０°との間の位相誤差を、１０ＧＨｚか
ら３０ＧＨｚまでの周波数範囲で、周波数にほぼ比例し
て増大させることができる。従って、周波数に比例して
大きくなる位相の周波数特性を有する位相誤差補償用伝
送線路１０を用いて位相誤差を当該位相誤差が減少する
ように補償することができるので、１０ＧＨｚから３０
ＧＨｚまでの周波数範囲にわたって、位相誤差３°以下
のほぼ９０°の位相差で信号の分配を行うことができ
る。すなわち、第１の実施例に比較して所定の周波数範
囲で１８０°以外の特定の設定位相差θｓｅｔからの位
相誤差を０に近づけることができる。
定することによって、第２の実施例の負帰還用キャパシ
タの動作と同様に、伝送線路１０無しの位相差を増加さ
せることができ、これによって、図６に示すように、上
記伝送線路付きの位相差と特定の設定位相差θｓｅｔ＝
９０°又は１２０°との間の位相誤差を、１０ＧＨｚか
ら３０ＧＨｚまでの周波数範囲で、周波数にほぼ比例し
て増大させることができる。従って、周波数に比例して
大きくなる位相の周波数特性を有する位相誤差補償用伝
送線路１０を用いて位相誤差を当該位相誤差が減少する
ように補償することができるので、１０ＧＨｚから３０
ＧＨｚまでの周波数範囲にわたって、位相誤差３°以下
のほぼ９０°の位相差で信号の分配を行うことができ
る。すなわち、第１の実施例に比較して所定の周波数範
囲で１８０°以外の特定の設定位相差θｓｅｔからの位
相誤差を０に近づけることができる。
【００４１】図８は図５の実施例と図１０と図１１の従
来例の各マイクロ波信号分配回路についての比帯域の周
波数特性（設定位相差θｓｅｔ＝９０°）を示すグラフ
である。ここで、帯域幅はいわゆる３ｄＢ帯域幅であ
り、比帯域は次の数１で定義される。
来例の各マイクロ波信号分配回路についての比帯域の周
波数特性（設定位相差θｓｅｔ＝９０°）を示すグラフ
である。ここで、帯域幅はいわゆる３ｄＢ帯域幅であ
り、比帯域は次の数１で定義される。
【数１】比帯域＝（上限周波数−下限周波数）／中心周
波数×１００％ ここで、上限周波数と下限周波数は上記帯域幅のそれで
あり、中心周波数は次の数２によって定義される。
波数×１００％ ここで、上限周波数と下限周波数は上記帯域幅のそれで
あり、中心周波数は次の数２によって定義される。
【数２】中心周波数＝（上限周波数＋下限周波数）／２
【００４２】さらに、本発明者のシミュレーションによ
って得られた本実施例の回路の帯域幅と比帯域のデータ
を表２に示す。
って得られた本実施例の回路の帯域幅と比帯域のデータ
を表２に示す。
【００４３】
【表２】 ─────────────────────────────────── 帯域幅 Ｒ１ Ｃ１ Ｒ２ Ｃ２ θｔ 比帯域 （ＧＨｚ） （Ω） （ｐＦ） （Ω） （ｐＦ） （°） （ＧＨｚ） ─────────────────────────────────── ７．５〜２８ １０００ ０．５９ １７３ ０．２１ ３８ １１７ ９〜３１．５ ９００ ０．５８ ２１５ ０．２１ ３４ １１１ 11.5〜35.5 ８８５ ０．６０ ２２９ ０．２３５ ３１ １０２ 13.5〜39.5 ９００ ０．５７ ２３７ ０．２８４ ２８ ９８ ───────────────────────────────────
【００４４】図８から明らかなように、図１０の従来例
では２０ＧＨｚから３０ＧＨｚまでにわたって約４０％
の比帯域しか得ることができず、また、図１１の従来例
では２ＧＨｚから４ＧＨｚまでにわたって約６５％の比
帯域しか得ることはできない。一方、本実施例の回路で
は、表２及び図８から明らかなように、極めて広い周波
数範囲にわたって９８乃至１１７％の比帯域を得た。
では２０ＧＨｚから３０ＧＨｚまでにわたって約４０％
の比帯域しか得ることができず、また、図１１の従来例
では２ＧＨｚから４ＧＨｚまでにわたって約６５％の比
帯域しか得ることはできない。一方、本実施例の回路で
は、表２及び図８から明らかなように、極めて広い周波
数範囲にわたって９８乃至１１７％の比帯域を得た。
【００４５】さらに、表２のシミュレーション結果から
明らかなように、移相器３２の各素子のパラメータＣ１
２，Ｒ３と位相誤差補償用伝送線路１０の電気長又は位
相長を調整することにより、所望の周波数範囲を得るこ
とができる。
明らかなように、移相器３２の各素子のパラメータＣ１
２，Ｒ３と位相誤差補償用伝送線路１０の電気長又は位
相長を調整することにより、所望の周波数範囲を得るこ
とができる。
【００４６】以上説明したように、第３の実施例のマイ
クロ波信号分配回路によれば、従来例に比較して小型・
軽量であって広い周波数範囲にわたって、１８０°以外
の特定の設定位相差θｓｅｔからの位相誤差の少ない位
相差で信号分配することができる信号分配回路を提供す
ることができる。
クロ波信号分配回路によれば、従来例に比較して小型・
軽量であって広い周波数範囲にわたって、１８０°以外
の特定の設定位相差θｓｅｔからの位相誤差の少ない位
相差で信号分配することができる信号分配回路を提供す
ることができる。
【００４７】以上の第２の実施例において、ドレイン接
地のトランジスタ回路４１，４２を用いているが、本発
明はこれに限らず、これらに代えてソース接地のトラン
ジスタ回路を用いてもよい。この場合、当該ソース接地
のトランジスタ回路はドレイン接地のトランジスタ回路
４１，４２に比較して大きい約５ｄＢの利得を有すると
ともに、ドレイン接地のトランジスタ回路４１，４２と
同様にインピーダンス整合機能を有する。
地のトランジスタ回路４１，４２を用いているが、本発
明はこれに限らず、これらに代えてソース接地のトラン
ジスタ回路を用いてもよい。この場合、当該ソース接地
のトランジスタ回路はドレイン接地のトランジスタ回路
４１，４２に比較して大きい約５ｄＢの利得を有すると
ともに、ドレイン接地のトランジスタ回路４１，４２と
同様にインピーダンス整合機能を有する。
【００４８】＜他の実施例＞以上の実施例の各マイクロ
波信号分配回路は、特別な製造プロセスを必要とせず、
公知のＭＭＩＣプロセスで製造することができ、平衡型
ミキサ、イメージ抑圧型ミキサ、無限移相器などの各種
マイクロ波回路に適用することができ、これらの回路を
小型・軽量化しかつ動作周波数を従来例に比較して広く
することができる。
波信号分配回路は、特別な製造プロセスを必要とせず、
公知のＭＭＩＣプロセスで製造することができ、平衡型
ミキサ、イメージ抑圧型ミキサ、無限移相器などの各種
マイクロ波回路に適用することができ、これらの回路を
小型・軽量化しかつ動作周波数を従来例に比較して広く
することができる。
【００４９】以上の実施例において、ＦＥＴＴＲ１，Ｔ
Ｒ２，ＴＲ３を用いているが、本発明はこれに限らず、
マイクロ波帯以上で用いることができる３端子以上の端
子数を有するバイポーラトランジスタを用いてもよい。
Ｒ２，ＴＲ３を用いているが、本発明はこれに限らず、
マイクロ波帯以上で用いることができる３端子以上の端
子数を有するバイポーラトランジスタを用いてもよい。
【００５０】
【発明の効果】以上詳述したように本発明に係る請求項
１記載のマイクロ波信号分配回路によれば、マイクロ波
信号が入力される入力端子と、第１と第２の出力端子と
を備えたマイクロ波信号分配回路において、少なくとも
３個の第１乃至第３の電極を有し、上記第１の電極が上
記入力端子に接続され、上記第２の電極が上記第１の出
力端子に接続されるとともに第１の抵抗を介して接地さ
れ、上記第３の電極が第２の抵抗を介して接地されたト
ランジスタと、所定の周波数範囲にわたって、上記入力
端子と上記第１の出力端子との間の位相と、上記入力端
子と上記第２の出力端子との間の位相との間の位相差が
所定の設定位相差となるように上記第３の電極から出力
される上記マイクロ波信号を移相して上記第２の出力端
子に出力する伝送線路とを備える。従って、従来例に比
較して小型・軽量であって比較的広い周波数範囲にわた
って位相誤差の少ない位相差で信号分配することができ
る。
１記載のマイクロ波信号分配回路によれば、マイクロ波
信号が入力される入力端子と、第１と第２の出力端子と
を備えたマイクロ波信号分配回路において、少なくとも
３個の第１乃至第３の電極を有し、上記第１の電極が上
記入力端子に接続され、上記第２の電極が上記第１の出
力端子に接続されるとともに第１の抵抗を介して接地さ
れ、上記第３の電極が第２の抵抗を介して接地されたト
ランジスタと、所定の周波数範囲にわたって、上記入力
端子と上記第１の出力端子との間の位相と、上記入力端
子と上記第２の出力端子との間の位相との間の位相差が
所定の設定位相差となるように上記第３の電極から出力
される上記マイクロ波信号を移相して上記第２の出力端
子に出力する伝送線路とを備える。従って、従来例に比
較して小型・軽量であって比較的広い周波数範囲にわた
って位相誤差の少ない位相差で信号分配することができ
る。
【００５１】また、請求項２記載のマイクロ波信号分配
回路は、請求項１記載のマイクロ波信号分配回路におい
て、上記トランジスタの上記第１の電極と上記第２の電
極との間に負帰還用キャパシタをさらに接続したので、
従来例に比較して小型・軽量であって比較的広い周波数
範囲にわたって、請求項１記載の回路に比較して位相誤
差の少ない位相差で信号分配することができる信号分配
回路を提供することができる。
回路は、請求項１記載のマイクロ波信号分配回路におい
て、上記トランジスタの上記第１の電極と上記第２の電
極との間に負帰還用キャパシタをさらに接続したので、
従来例に比較して小型・軽量であって比較的広い周波数
範囲にわたって、請求項１記載の回路に比較して位相誤
差の少ない位相差で信号分配することができる信号分配
回路を提供することができる。
【００５２】さらに、請求項３記載のマイクロ波信号分
配回路によれば、マイクロ波信号が入力される入力端子
と、第１と第２の出力端子とを備えたマイクロ波信号分
配回路において、少なくとも３個の第１乃至第３の電極
を有し、上記第１の電極が上記入力端子に接続され、上
記第２の電極が第１の抵抗を介して接地され、上記第３
の電極が第２の抵抗を介して接地された第１のトランジ
スタと、上記第１のトランジスタの上記第２の電極から
出力されるマイクロ波信号を所定の第１の移相量だけ移
相する第１の移相手段と、上記第１のトランジスタの上
記第３の電極から出力されるマイクロ波信号を上記第１
の移相量よりも小さい第２の移相量だけ移相する第２の
移相手段と、第２のトランジスタを有し、上記第１の移
相手段から出力されるマイクロ波信号を増幅して上記第
１の出力端子に出力する第１のトランジスタ回路と、第
３のトランジスタを有し、上記第２の移相手段から出力
されるマイクロ波信号を増幅して出力する第２のトラン
ジスタ回路と、所定の周波数範囲にわたって、上記入力
端子と上記第１の出力端子との間の位相と、上記入力端
子と上記第２の出力端子との間の位相との間の位相差が
所定の設定位相差となるように上記第２のトランジスタ
回路から出力されるマイクロ波信号を移相して上記第２
の出力端子に出力する伝送線路とを備える。従って、従
来例に比較して小型・軽量であって比較的広い周波数範
囲にわたって、請求項１記載の回路に比較して位相誤差
の少ない位相差で信号分配することができる信号分配回
路を提供することができる。
配回路によれば、マイクロ波信号が入力される入力端子
と、第１と第２の出力端子とを備えたマイクロ波信号分
配回路において、少なくとも３個の第１乃至第３の電極
を有し、上記第１の電極が上記入力端子に接続され、上
記第２の電極が第１の抵抗を介して接地され、上記第３
の電極が第２の抵抗を介して接地された第１のトランジ
スタと、上記第１のトランジスタの上記第２の電極から
出力されるマイクロ波信号を所定の第１の移相量だけ移
相する第１の移相手段と、上記第１のトランジスタの上
記第３の電極から出力されるマイクロ波信号を上記第１
の移相量よりも小さい第２の移相量だけ移相する第２の
移相手段と、第２のトランジスタを有し、上記第１の移
相手段から出力されるマイクロ波信号を増幅して上記第
１の出力端子に出力する第１のトランジスタ回路と、第
３のトランジスタを有し、上記第２の移相手段から出力
されるマイクロ波信号を増幅して出力する第２のトラン
ジスタ回路と、所定の周波数範囲にわたって、上記入力
端子と上記第１の出力端子との間の位相と、上記入力端
子と上記第２の出力端子との間の位相との間の位相差が
所定の設定位相差となるように上記第２のトランジスタ
回路から出力されるマイクロ波信号を移相して上記第２
の出力端子に出力する伝送線路とを備える。従って、従
来例に比較して小型・軽量であって比較的広い周波数範
囲にわたって、請求項１記載の回路に比較して位相誤差
の少ない位相差で信号分配することができる信号分配回
路を提供することができる。
【図１】 本発明に係る第１の実施例であるマイクロ波
信号分配回路の回路図である。
信号分配回路の回路図である。
【図２】 図１のマイクロ波信号分配回路のシミュレー
ション結果である位相差の周波数特性を示すグラフであ
る。
ション結果である位相差の周波数特性を示すグラフであ
る。
【図３】 本発明に係る第２の実施例であるマイクロ波
信号分配回路の回路図である。
信号分配回路の回路図である。
【図４】 図２のマイクロ波信号分配回路のシミュレー
ション結果である位相差の周波数特性を示すグラフであ
る。
ション結果である位相差の周波数特性を示すグラフであ
る。
【図５】 本発明に係る第３の実施例であるマイクロ波
信号分配回路の回路図である。
信号分配回路の回路図である。
【図６】 図５のマイクロ波信号分配回路のシミュレー
ション結果である位相差の周波数特性を示すグラフであ
る。
ション結果である位相差の周波数特性を示すグラフであ
る。
【図７】 図５のマイクロ波信号分配回路のシミュレー
ション結果である位相差の周波数特性を示すグラフであ
る。
ション結果である位相差の周波数特性を示すグラフであ
る。
【図８】 図５の実施例と図１０と図１１の従来例の各
マイクロ波信号分配回路についての比帯域の周波数特性
を示すグラフである。
マイクロ波信号分配回路についての比帯域の周波数特性
を示すグラフである。
【図９】 従来例のブランチライン型ハイブリッド回路
の回路図である。
の回路図である。
【図１０】 従来例の１／４波長分布結合型ハイブリッ
ド回路の回路図である。
ド回路の回路図である。
【図１１】 スパイラルインダクタと２個のキャパシタ
からなるπ型低域通過フィルタと、２個のキャパシタと
スパイラルインダクタからなるＴ型高域通過フィルタを
組み合わせたマイクロ波信号分配回路の回路図である。
からなるπ型低域通過フィルタと、２個のキャパシタと
スパイラルインダクタからなるＴ型高域通過フィルタを
組み合わせたマイクロ波信号分配回路の回路図である。
１…入力端子、 ２…第１の出力端子、 ３…第２の出力端子、 １０…位相誤差補償用伝送線路、 ２０，２１…ゲート入力型ＦＥＴ回路、 ３１，３２…移相器、 ４１，４２…ドレイン接地のＦＥＴ回路、 ＴＲ１，ＴＲ２，ＴＲ３…ＦＥＴ、 Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗、 Ｃ１…負帰還用キャパシタ、 Ｃ１１，Ｃ１２…キャパシタ、 Ｖｄｂ，Ｖｄｂ１，Ｖｄｂ２…バイアス直流電源。
Claims (3)
- 【請求項１】 マイクロ波信号が入力される入力端子
と、第１と第２の出力端子とを備えたマイクロ波信号分
配回路において、 少なくとも３個の第１乃至第３の電極を有し、上記第１
の電極が上記入力端子に接続され、上記第２の電極が上
記第１の出力端子に接続されるとともに第１の抵抗を介
して接地され、上記第３の電極が第２の抵抗を介して接
地されたトランジスタと、 所定の周波数範囲にわたって、上記入力端子と上記第１
の出力端子との間の位相と、上記入力端子と上記第２の
出力端子との間の位相との間の位相差が所定の設定位相
差となるように上記第３の電極から出力される上記マイ
クロ波信号を移相して上記第２の出力端子に出力する伝
送線路とを備えたことを特徴とするマイクロ波信号分配
回路。 - 【請求項２】 上記トランジスタの上記第１の電極と上
記第２の電極との間に負帰還用キャパシタをさらに接続
したことを特徴とする請求項１記載のマイクロ波信号分
配回路。 - 【請求項３】 マイクロ波信号が入力される入力端子
と、第１と第２の出力端子とを備えたマイクロ波信号分
配回路において、 少なくとも３個の第１乃至第３の電極を有し、上記第１
の電極が上記入力端子に接続され、上記第２の電極が第
１の抵抗を介して接地され、上記第３の電極が第２の抵
抗を介して接地された第１のトランジスタと、 上記第１のトランジスタの上記第２の電極から出力され
るマイクロ波信号を所定の第１の移相量だけ移相する第
１の移相手段と、 上記第１のトランジスタの上記第３の電極から出力され
るマイクロ波信号を上記第１の移相量よりも小さい第２
の移相量だけ移相する第２の移相手段と、 第２のトランジスタを有し、上記第１の移相手段から出
力されるマイクロ波信号を増幅して上記第１の出力端子
に出力する第１のトランジスタ回路と、 第３のトランジスタを有し、上記第２の移相手段から出
力されるマイクロ波信号を増幅して出力する第２のトラ
ンジスタ回路と、 所定の周波数範囲にわたって、上記入力端子と上記第１
の出力端子との間の位相と、上記入力端子と上記第２の
出力端子との間の位相との間の位相差が所定の設定位相
差となるように上記第２のトランジスタ回路から出力さ
れるマイクロ波信号を移相して上記第２の出力端子に出
力する伝送線路とを備えたことを特徴とするマイクロ波
信号分配回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34193892A JPH06188611A (ja) | 1992-12-22 | 1992-12-22 | マイクロ波信号分配回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34193892A JPH06188611A (ja) | 1992-12-22 | 1992-12-22 | マイクロ波信号分配回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188611A true JPH06188611A (ja) | 1994-07-08 |
Family
ID=18349925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34193892A Pending JPH06188611A (ja) | 1992-12-22 | 1992-12-22 | マイクロ波信号分配回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06188611A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186411A (ja) * | 1994-12-27 | 1996-07-16 | Nec Corp | 高周波電力分配器 |
| JP2008516515A (ja) * | 2004-10-11 | 2008-05-15 | アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド | 能動分相器を用いたドハティ増幅器 |
| GB2588510A (en) * | 2019-09-24 | 2021-04-28 | Univ Tianjin | Power distribution unit circuit and power distribution structure for integrated transceiver system |
| GB2588511A (en) * | 2019-09-24 | 2021-04-28 | Univ Tianjin | Programmable amplitude and phase adjustable power distribution unit and adjustable power distribution network |
| GB2589951A (en) * | 2019-09-24 | 2021-06-16 | Univ Tianjin | Error-controllable ultra-wideband compact active power divider |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412712A (en) * | 1987-07-07 | 1989-01-17 | Atr Kodenpa Tsushin Kenkyusho | Phase shifter |
| JPH0271608A (ja) * | 1988-09-06 | 1990-03-12 | A T R Koudenpa Tsushin Kenkyusho:Kk | 非可逆回路 |
| JP3084615B2 (ja) * | 1996-09-19 | 2000-09-04 | モリト株式会社 | スノーボード先端保護具 |
-
1992
- 1992-12-22 JP JP34193892A patent/JPH06188611A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412712A (en) * | 1987-07-07 | 1989-01-17 | Atr Kodenpa Tsushin Kenkyusho | Phase shifter |
| JPH0271608A (ja) * | 1988-09-06 | 1990-03-12 | A T R Koudenpa Tsushin Kenkyusho:Kk | 非可逆回路 |
| JP3084615B2 (ja) * | 1996-09-19 | 2000-09-04 | モリト株式会社 | スノーボード先端保護具 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186411A (ja) * | 1994-12-27 | 1996-07-16 | Nec Corp | 高周波電力分配器 |
| JP2008516515A (ja) * | 2004-10-11 | 2008-05-15 | アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド | 能動分相器を用いたドハティ増幅器 |
| GB2588510A (en) * | 2019-09-24 | 2021-04-28 | Univ Tianjin | Power distribution unit circuit and power distribution structure for integrated transceiver system |
| GB2588511A (en) * | 2019-09-24 | 2021-04-28 | Univ Tianjin | Programmable amplitude and phase adjustable power distribution unit and adjustable power distribution network |
| GB2589951A (en) * | 2019-09-24 | 2021-06-16 | Univ Tianjin | Error-controllable ultra-wideband compact active power divider |
| GB2588510B (en) * | 2019-09-24 | 2021-10-20 | Univ Tianjin | Power distribution unit circuit and power distribution structure for integrated transceiver system |
| GB2588511B (en) * | 2019-09-24 | 2021-11-24 | Univ Tianjin | Programmable amplitude and phase adjustable power distribution unit and adjustable power distribution network |
| GB2589951B (en) * | 2019-09-24 | 2023-04-19 | Univ Tianjin | Error-controllable ultra-wideband compact active power divider |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5039891A (en) | Planar broadband FET balun | |
| US8704575B2 (en) | Tunable active directional couplers | |
| EP0255652B1 (en) | Power amplifier | |
| US5986518A (en) | Distributed MMIC active quadrature hybrid and method for providing in-phase and quadrature-phase signals | |
| JPS61276404A (ja) | マイクロ波ミクサ | |
| US5559457A (en) | Double-balanced mixer circuit | |
| US4857777A (en) | Monolithic microwave phase shifting network | |
| US4446445A (en) | Singly terminated push-pull distributed amplifier | |
| US4977382A (en) | Vector modulator phase shifter | |
| US4647789A (en) | Active element microwave phase shifter | |
| US5168242A (en) | Active-type broadband power divider | |
| JPH04233312A (ja) | マイクロ波能動フィルタ回路 | |
| JPH06188611A (ja) | マイクロ波信号分配回路 | |
| US4580114A (en) | Active element microwave power coupler | |
| JPS6038911A (ja) | 作動周波数と独立してリアクタンスを整合する４端子網 | |
| US20010017556A1 (en) | Frequency multiplier without spurious oscillation | |
| US5053719A (en) | Wide-band push-pull amplifier | |
| US6476692B2 (en) | Distributed balanced frequency multiplier | |
| JPH10335912A (ja) | ランゲカップラ | |
| JPH0746001A (ja) | マイクロ波半導体回路 | |
| US8937514B2 (en) | Local oscillator (LO) driver circuit for a mixer | |
| JPS63187805A (ja) | 分布平衡型周波数逓倍器 | |
| US20100015941A1 (en) | Broadband active balun and balanced mixer using reactive feedback | |
| JPH03258008A (ja) | 位相温度補償型高周波増幅器 | |
| JP3216687B2 (ja) | 移相器 |