JPH0271608A - 非可逆回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、磁性体を用いない集積化に適した非可逆回路
に関するものである。

従来の技術 高周波帯およびマイクロ波帯で従来用いられている非可
逆回路には、アイソレータおよヒサーキュレータがある
。このうちサーキュレータの働きとしては、主として入
力信号と出力信号の分離である。例えば送受兼用空中線
回路の場合には、第１９図に示す様に第１のポート４１
に送信器４４、第２のポート４２にアンテナ４７、第３
のポート４３に受信器４５を接続する。すると、送信器
４４から出力された信号は図上左回りの経路でサーキュ
レータ４６を通りアンテナ４７にのみ供給され、電波が
空中に放射されるが、信号は受信器４５には入力されな
い。一方、他の送信局からの電波がアンテナ４７に入射
されると、この受信電波の信号は第２のポート４２から
サーキュレータ４６により受信器４５のみに供給される
。すなわち、第２のポート４２には送信波と受信波の２
波が存在するが、これらの送信波と受信波がサーキュレ
ータ４６の動作でポート４１と４２に分離されている。

発明か解決すべき課題 近年、マイクロ波回路の集積回路（以下ＩＣという）化
が急速に進歩し、送信器４４や受信器４５は、他の半導
体装置と一体化してモノリシックに形成する方向にある
。ところが、従来のサーキュレータはフェライト等の磁
性体を用いて作られており、そのような半導体モノリシ
ックマイクロ波ＩＣ（ＭＭＩＣ）の製造プロセスには適
さず、この種のサーキュレータ等の非可逆回路が全ＩＣ
化の妨げになっていた。

本発明の目的は、これらの欠点を解決し、ＩＣ化に適し
た非可逆回路を提供することにある。

課題を解決する手段とその作用 本発明は、３個の端子のうち第１と第３の端子のアイソ
レーションを逆相分配と同相合成、または、同相分配と
逆相合成を組み合わせる事により行ったことを特徴とす
る非可逆回路を実現し、従来技術のような磁性体を必要
としない。

第１９図で用いられている様なサーキュレータの散乱行
列は と表される。すなわち、ポート１から入力された信号は
ポート２のみに出力され、ポート２から入力された信号
はポート３のみに出力され、ポート３から人力された信
号はポートｌのみに出力される。ところが、第１９図の
場合を含む大部分の用途において、ポート３から入力さ
れた信号は、ポートｌに出力する必要はないかもしくは
出力しない方か良い。また、各ポートでのインピーダン
ス整合がとれている時、各ポートでの反射波がないため
、逆方向伝送係数Ｓ　１２．Ｓ　１３．Ｓ２３は０であ
る必要はな（、ポートｌからポート３への伝送係数３３
１のみがＯであれば良い。また、他の順方向伝達係数８
２１．Ｓ３２は、必ずしも１である必要はない。よって
、この様な非可逆回路の散乱行列は と表される。

実施例 第１図は、本発明の第１の実施例であって、１は非可逆
回路の第１の端子、２．３はそれぞれ非可逆回路の第２
．第３の端子、４は単方向性を有する逆相分配回路、１
１は単方向性を有しない同相合成回路、１２は第２の端
子に接続される外部回路と等しいインピーダンスを持つ
負荷回路である。

単方向性を有する逆相分配回路４は入力端子ＩＮから入
力されるマイクロ波信号を同相端子○ＵＴ２と逆相端子
０ＵＴｌにそれぞれ逆相関係でかつ略等振幅で分配し出
力する。

逆相出力端子ＯＵＴ　ｌは単方向性を有しない同相合成
回路１１の入力端子ＩＮＩに接続され、正相出力端子０
ＵＴ２は入力端子ＩＮ２と負荷に接続される。

単方向性を有しない同相合成回路１１は入力端子ＩＮＩ
とＩＮ２とに入力される信号を同相関係で１つの信号に
合成する。ここで単方向性を有しないという技術的意味
は、入力端子ＩＮＩあるいはＩＮ２に入力された信号は
端子ＯＵＴへ出力できる一方、端子ＯＵＴに信号を入力
した場合にも、１Ｎ１またはＩＮ２へ出力することがで
き、さらにＩＮからＯＵＴへ信号が送られる場合の利得
とＯＵＴからＩＮへ信号が送られる場合の利得が等しく
てもあるいは必ずしも等しくなくてもよいことを示す。

通常双方向性という場合には双方向に対して利得が等し
いときのみを云うので、この明細書では上記した通常の
意味での双方向性のみには限らないという見地から単方
向性を有しないという語を用いた。

第１の端子ｌから逆相分配回路４に入力された信号は、
互いに逆相の２つの出力となり、同相合成回路１１の端
子ＩＮとＩＮへの２人力となるとともに、その１出力は
端子２から出力され、残る１出力は負荷１２に吸収され
る。ここで、同相合成回路１１は第１０図に示すように
１７４波長線路５１を用いる事等により、端子２のイン
ピーダンス整合を実現できる。又、端子２に接続される
外部回路と負荷１２が同じインピーダンスであるため、
同相合成回路１１のＩＮＩとＩＮ２に入力された信号は
逆位相同レベルとなり、端子３には出力されない。よっ
て、端子ｌから入力された信号は端子２のみに出力され
る。次に、端子２に入力された信号は逆相分配回路４が
単方向性であるので端子１には出力されず、端子３のみ
に出力される。さらに、端子３から入力された信号は、
逆相分配回路４が単方向性であるため、端子２のみに出
力されｌには出力されない。すなわち、この回路の散乱
行列は、 と表される。

ここで５ｉｊ（ｉ＝１．２．３；　　ｊ・１．２．３）
は端子ｉからｊへ信号か流れるときの利得であってＳ２
１≠Ｏ，Ｓ３２≠０．Ｓ２３≠０であり実用的にはＳｉ
ｊは絶対値が０，５以上であることが望ましい。

この様に、第１図の構成を用いる事により、磁性体を用
いない、ＭＭＩＣの製造プロセスに適した３端子非可逆
回路が構成できる。

なお単方向性逆相分配回路の一例を第１６図に示す。こ
の回路はλ／４スロットラインＴ分岐６０にソース（ま
たはドレイン）接地の電界効果トランジスタロ１を接続
したものである。第２図は、本発明の第２の実施例であ
って、１は非可逆回路の第１の端子、２３はそれぞれ非
可逆回路の第２、第３の端子、５は単方向性を有する同
相分配回路、１０は単方向性を有しない逆相合成回路、
１２は第２の端子に接続される外部回路と等しいインピ
ーダンスを持つ負荷回路であ る。同相分配回路５の出力端子０ＵＴ１，０ＵＴ２はそ
れぞれ逆相合成回路１０の入力端子ＩＮＩとＩＮ２とに
それぞれ接続される。

第１の端子ｌから同相分配回路５に入力された信号は、
同相の２出力となり、逆相合成回路１０の端子ＩＮＩと
ＩＮ２の２人力となるとともに、その１出力は端子２か
ら出力され、残る１出力は負荷１２．に吸収される。端
子２に接続される外部回路と負荷１２が同じインピーダ
ンスであるため、逆相合成回路ｌＯに入力された信号は
同位相同レベルとなり、端子３には出力されない。よっ
て、端子１から入力された信号は端子２のみに出力され
る。次に、端子２に入力された信号は回路５が単方向性
のため端子１には出力されず、端子３のみに出力される
。さらに、端子３から入力された信号は、端子２のみに
出力され１には出力されない。すなわち、この回路の散
乱行列は、と表される。

単方向性同相分配素子はたとえば第１４図に示すように
ソース（またはドレイン）接地の電界効果トランジスタ
６３．６５のゲートを並列接続したものである。

また単方向性なし逆相合成回路の一例は第１２図に示す
ようにλ／４スロットラインＴ分岐７０を用いたもので
具体的には第１５図に示すように誘７４体１’ｌＦｉ、
１１上にＴ型のスロ７）７２　７３　７４を隔てて、導
体７５．７６．７７を設けたものでスロット７３．７４
の電気長は使用波長をλとするとλ／４である。

この様に、第２図の構成を用いる事により、磁性体を用
いない、ＭＭＩＣの製造プロセスに適した３端子非可逆
回路か構成できる。

第３図は、本発明の第３の実施例であって、１は非可逆
回路の第１の端子、２，３はそれぞれ非可逆回路の第２
．第３の端子、６は単方向性を有しない逆相分配回路、
９は単方向性を有する同相合成回路、１２は第２の端子
に接続される外部回路と等しいインピーダンスを持つ負
荷回路である。

第１の端子１から逆相分配回路６に入力された信号は、
逆相の２出力となり、同相合成回路９の２人力となると
ともに、その１出力は端子２から出力され、残る１出力
は負荷１２に吸収される。端子２に接続される外部回路
と負荷１２が同じインピーダンスであるため、同相合成
回路９に入力された信号は逆位相同レベルとなり、端子
３には出力されない。よって、端子１から入力された信
号は端子２のみに出力される。次に、端子２に入力され
た信号は端子１，３双方に出力される。さらに、端子３
から入力された信号は、回路９が単方向性であるため、
どの端子にも出力されない。すなわち、この回路の散乱
行列は、 と表される。

単方向性なし逆相分配回路６の一例は第１２図と第１３
図に示すものと同じ構成であり入力端子と出力端子はカ
ッコ内に示すように逆転している。

また単方向性同相合成回路９の一例は第１５図に示すよ
うにソース（ドレイン）接地のドレイン（ソース）を並
列接続した電界効果トランジスタ８１゜８２の各ゲート
を入力端子ＩＮ１．ＩＮ２とするものである。

この様に、第３図の構成を用いる事により、磁性体を用
いない、ＭＭＩ　Ｃの製造プロセスに適した３端子非可
逆回路か構成できる。

第４図は、本発明の第４の実施例であって、１は非可逆
回路の第１の端子、２，３はそれぞれ非可逆回路の第２
．第３の端子、７は単方向性を有しない同相分配回路、
８は単方向性を有する逆相合成回路、１２は第２の端子
に接続される外部回路と等しいインピーダンスを持つ負
荷回路である。

第１の端子１から同相分配回路７に入力された信号は、
同相の２出力となり端子０ＵＴ１，０ＵＴ２に出力され
、逆相合成回路８の端子−ＩＮＩ、ＩＮ２への２人力と
なるとともに、そのｌ出力は端子２から出力され、残る
１出力は負荷１２に吸収される。端子２に接続される外
部回路と負荷１２が同じインピーダンスであるため、逆
相合成回路８に入力された信号は同位相同レベルとなり
、端子３には出力されない。よって、端子１から入力さ
れた信号は端子２のみに出力される。次に、端子２に入
力された信号は端子１．３双方に出力される。さらに、
端子３から入力された信号は、回路８が単方向性である
ため、どの端子にも出力されない。すなわち、この回路
の散乱行列は、と表される。

単方向性なし同相分配回路７の一例は第１０図に示すよ
うにλ／４マイクロストリップライン５１Ｔ分岐を用い
たもので、具体的には第１１図に示すように誘電体基板
５２の下方の面全体に接地導体５３を設ける一方、上方
にマイクロストリップ導体５４，５５．５６を設け、導
体５５．５６の電気長をλ／４としたものである。

単方向性逆相合成回路８の一例は第１７図に示すように
第１２図に示したスロットラインの入力ＩＮＩ、ＩＮ２
にそれぞれソース（またはドレイン）接地の電界効果ト
ランジスタ９１．９２のドレイン（またはソース）を接
続したものである。

この様に、第４図の構成を用いる事により、磁性体を用
いない、ＭＭＩＣの製造プロセスに適した３端子非可逆
回路か構成できる。

第５図は、本発明の第５の実施例であって、１は非可逆
回路の第１の端子、２，３はそれぞれ非可逆回路の第２
．第３の端子、４は単方向性を有する逆相分配回路、９
は単方向性を有する同相合成回路、１２は第２の端子に
接続される外部回路と等しいインピーダンスを持つ負荷
回路である。

第１の端子ｌから逆相分配回路４の端子ＩＮに入力され
た信号は、逆相の２出力となり端子σ■〒１．０ＵＴ２
に出力され、さらに同相合成回路９の端子ＩＮＩ、ＩＮ
２の２人力となるとともに、そのｌ出力は端子２から出
力され、残るｌ出力は負荷１２に吸収される。端子２に
接続される外部回路と負荷１２が同じインピーダンスで
あるため、同相合成回路９に入力された信号は逆位相同
レベルとなり、端子３には出力されない。よって、端子
１から入力された信号は端子２のみに出力される。次に
、入出力端子２に人力された信号は回路４が単方向性の
ため端子１には出力されず、端子３のみに出力される。

さらに、端子３から入力された信号は、回路９が単方向
性であるためどの端子にも出力されない。すなわち、こ
の回路の散乱行列は、 と表される。

この様に、第５図の構成を用いる事により、磁性体を用
いない、ＭＭＩＣの製造プロセスに適した３端子非可逆
回路が構成できる。

第６図は、本発明の第６の実施例であって、■は非可逆
回路の第１の端子、２，３はそれぞれ非可逆回路の第２
．第３の端子、５は単方向性を有する同相分配回路、８
は単方向性を有する逆相合成回路、１２は第２の端子に
接続される外部回路と等しいインピーダンスを持つ負荷
回路である。

第１の端子１から逆相分配回路５の端子ＩＮに入力され
た信号は、同相の２出力となり端子０ＵＴ１．０ＵＴ２
から出力され、逆相合成回路８の端子ＩＮ１．ＩＮ２へ
の２人力となるとともに、その１出力は端子２から出力
され、残るｌ出力は負荷１２に吸収される。端子２に接
続される外部回路と負荷１２が同じインピーダンスであ
るため、逆相合成回路８の端子ＩＮＩ、ＩＮ２に入力さ
れた信号は同位相同レベルとなり、端子３には出力され
ない。よって、端子１から人力された信号は端子２のみ
に出力される。次に、端子２に入力された信号は回路５
か単方向性のため端子ｌには出力されず、端子３のみに
出力される。さらに、端子３から人力された信号は、回
路８が単方向性であるため、どの端子にも出力されない
。すなわち、この回路の散乱行列は、 と表される。

この様に、第６図の構成を用いる事により、磁性体を用
いない、ＭＭＩＣの製造プロセスに適した３端子非可逆
回路が構成できる。

なお、第１図から第６図の回路において、端子２と負荷
回路１２のかわりに双方向性の合成回路を左側の回路の
２出力端に接続し、その合成回路の出力端を新たに第２
の端子とすることによっても同様な非可逆回路か構成で
きる。この時、合成回路は、左側の回路か同十目分配な
らば同相合成、逆相分配ならば逆相合成とすれば良い。

第７図は本発明の第７の実施例であって、この場合では
第５図に示した非可逆回路において負荷Ｉ２を除去し、
そこに端子を設けた４端子の非可逆回路である。端子１
から入力された信号は端子２、端子１３に逆相に分配さ
れる。端子３から入力された信号はどの端子にも出力さ
れない。又、端子２から入力された信号は端子１には出
力せず、端子３には出力する。ここで、逆相分配回路４
の２出力間および同相合成回路９の２人力間双方共に互
いにアイソレーションがあるか、もしくは双方共に互い
にアイソレーションがない場合には、端子３から入力さ
れた信号は端子１３に出力しない。どちらか一方のみが
互いにアイソレーションを持つ場合には端子３から入力
された信号は端子１３に出力する。この様に、第８図の
構成を用いる事により、磁性体を用いない、ＭＭＩ　Ｃ
のプロセスに適した４端子非可逆回路か構成できる。

第８図は本発明の第８の実施例であって、第６図に示し
た単位非可逆回路３個を縦続接続した５瑞子の非可逆回
路である。３０．３１，３２．３３３４はそれぞれ非可
逆回路の第１．第２．第３．第４、第５の入出力ポート
、３５．３６．３７は単位非可逆回路である。端子３０
から入力された信号は非可逆回路３５の動作により、端
子３１のみに出力される。端子３１から入力された信号
は非可逆回路３５の動作により端子３０には出力されず
、非可逆回路３６に入力される。非可逆回路３５から非
可逆回路３６に入力された信号は非可逆回路３６の動作
により、端子３２のみに出力される。

よって、端子３１から入力された信号は端子３２のみに
出力される。端子３２から入力された信号は非可逆回路
３６の動作により非可逆回路３５には入力されず、非可
逆回路３７に入力される。非可逆回路３６から非可逆回
路３７に入力された信号は非可逆回路３７の動作により
、端子３３のみに出力される。よって、端子３２から入
力された信号は端子３３のみに出力される。端子３３か
ら人力された信号は非可逆回路３７の動作により端子３
４のみに出力される。すなわち、この回路の散乱行列は
、 と表される。

この様に、第８図の構成を用いることにより、磁性体を
用いない、ＭＭＩＣの製造プロセスに適した多ボート非
可逆回路が構成できる。

第９図は本発明の第９の実施例であって、第８図の端子
３０と３４を互いに接続した構成になっており、端子３
１３２．３３を入出力ポートとする３端子のサーキュレ
ータとして動作する。すなわち、第１０図の回路の散乱
行列は、 となり、単位回路の利得を適当に設定することによりサ
ーキュレータとして動作する。

第１８図は第５図で説明した単位非可逆回路を伝送線路
を用いずに溝成し、小型化をはかった単位非可逆回路の
具体例であって、分配、合成をＦＥＴを用いて行ってい
る。この回路は比較的低い周波数で利用できる。１は単
位非可逆回路の第１の端子、２は単位非可逆回路の第２
の端子、３は単位非可逆回路の第３の端子、１０１は終
端抵抗、１０２は逆相分配用のＦＥＴ、１０３，１０４
はレベル調整用抵抗、１０５．１０６は同相合成用のゲ
ート接地ＦＥＴ、１０７は利得調整用の抵抗である。端
子１から人力された信号は、比較的低い周波数において
は、ＦＥＴ１０２の動作により逆相に分配される。逆相
に分配された２信号の一方は端子２から出力されると共
に、ゲート接地ＦＥＴ１０５に入力される。もう一方の
信号は終端抵抗１０１に吸収されると共にゲート接地Ｆ
ＥＴ１０６に入力される。ゲート接地ＦＥＴ１０５゜１
０６に入力された２信号が互いに同レベルとなるように
抵抗１０３，１０４を設定してやれば２信号は逆位相で
あるため互いに打ち消されて、出力されない。すなわち
、端子ｌから入力された信号は端子２のみに出力され、
端子３には出力されない。次に、端子２から入力された
信号は、ＦＥＴ１０２の単方向性により端子１には出力
されず、ゲート接地ＦＥＴ１０５を通して端子３にのみ
出力される。さらに、端子３に入力された信号は、ゲー
ト接地ＦＥＴ１０５．１０６の単方向性により端子Ｌ　
２どちらにも出力されない。本回路は１／４波長線路を
用いないので、低い周波数においても非常に小型にでき
るという特徴がある。

この様に、第１８図の回路を用いることにより、小型の
ＭＭＩＣサーキュレータが構成できる。

発明の詳細 な説明したように、本発明によれば、磁性体を用いない
非可逆回路が構成でき、モノリシックマイクロ波集積回
路への応用に有効である。

【図面の簡単な説明】 第１図ないし第９図はこの発明の非可逆回路の各実施例
を示すブロック回路′図、第１０図は各実施例に用いら
れる回路の具体例を示す回路図、第１１図は第１０図の
回路の具体例を示す斜視図、第１２図は各実施例に用い
られる回路の具体例を示す回路図、第１３図は第１２図
の具体例を示す斜視図、第１４図ないし第１８図は各実
施例に用いられる回路の具体例を示す回路図、第１９図
は従来のサーキュレータの一例を示す回路図である。 １．２．３・・・単位非可逆回路の入出力端子、４・・
・単方向性の逆相分配回路、 ５・・・単方向性の同相分配回路、 ６・・・単方向性でない逆相分配回路、７・・・単方向
性でない同相分配回路、８・・・単方向性の逆相合成回
路、 ９・・・単方向性の同相合成回路、 ＩＯ・・・単方向性でない逆相合成回路、１１・・・単
方向性でない同相合成回路、１２・・・負荷回路。 第１図 第２　図 第３図 特許出願人　株式会社エイ・ティ・アール光電波通信研
究所 代理　人弁理士青山葆はか１名 第 囚 第 図 第 図 第 図 第 図 第 図 第１３ 図 第１４ 図 第１５ 図 第 因 第 図 第 図 第１６ 図 第 図

Claims (9)

【特許請求の範囲】
1. （１）単方向性を有する逆相分配回路と、該逆相分配回
   路に縦続に接続された単方向性を有しない同相合成回路
   と、該逆相分配回路の一方の出力端に接続された負荷と
   からなる回路において、該逆相分配回路の入力端子を第
   １の端子、該逆相分配回路と該同相合成回路を接続して
   いる２線のうち負荷を接続していない方からとりだされ
   た端子を第２の端子、該同相合成回路の出力端子を第３
   の端子とすることを特徴とする３端子の非可逆回路。
2. （２）単方向性を有する同相分配回路と、該同相分配回
   路に縦続に接続された単方向性を有しない逆相合成回路
   と、該同相分配回路の一方の出力端に接続された負荷と
   からなる回路において、該同相分配回路の入力端子を第
   １の端子、該同相分配回路と該逆相合成回路を接続して
   いる２線のうち負荷を接続していない方からとりだされ
   た端子を第２の端子、該逆相合成回路の出力端子を第３
   の端子とすることを特徴とする３端子の非可逆回路。
3. （３）単方向性を有しない逆相分配回路と、該逆相分配
   回路に縦続に接続された単方向性を有する同相合成回路
   と、該逆相分配回路の一方の出力端に接続された負荷と
   からなる回路において、該逆相分配回路の入力端子を第
   １の端子、該逆相分配回路と該同相合成回路を接続して
   いる２線のうち負荷を接続していない方からとりだされ
   た端子を第２の端子、該同相合成回路の出力端子を第３
   の端子とすることを特徴とする３端子の非可逆回路。
4. （４）単方向性を有しない同相分配回路と、該同相分配
   回路に縦続に接続された単方向性を有する逆相合成回路
   と、該同相分配回路の一方の出力端に接続された負荷と
   からなる回路において、該同相分配回路の入力端子を第
   １の端子、該同相分配回路と該逆相合成回路を接続して
   いる２線のうち負荷を接続していない方からとりだされ
   た端子を第２の端子、該逆相合成回路の出力端子を第３
   の端子とすることを特徴とする３端子の非可逆回路。
5. （５）単方向性を有する逆相分配回路と、該逆相分配回
   路に縦続に接続された単方向性を有する同相合成回路と
   、該逆相分配回路の一方の出力端に接続された負荷とか
   らなる回路において、該逆相分配回路の入力端子を第１
   の端子、該逆相分配回路と該同相合成回路を接続してい
   る２線のうち負荷を接続していない方からとりだされた
   端子を第２の端子、該同相合成回路の出力端子を第３の
   端子とすることを特徴とする３端子の非可逆回路。
6. （６）単方向性を有する同相分配回路と、該同相分配回
   路に縦続に接続された単方向性を有する逆相合成回路と
   、該同相分配回路の一方の出力端に接続された負荷とか
   らなる回路において、該同相分配回路の入力端子を第１
   の端子、該同相分配回路と該逆相合成回路を接続してい
   る２線のうち負荷を接続していない方からとりだされた
   端子を第２の端子、該逆相合成回路の出力端子を第３の
   端子とすることを特徴とする３端子の非可逆回路。
7. （７）上記（１）−（６）の回路において負荷を接続す
   るかわりに端子をとりだし、第４の端子とすることを特
   徴とする４端子の非可逆回路。
8. （８）上記（１）−（６）の回路を単位非可逆回路とし
   、第１の端子と互いにアイソレートされた第３の端子を
   次段の単位非可逆回路の第１の端子に接続することによ
   り、複数の単位非可逆回路を縦続に接続したことを特徴
   とする多端子の非可逆回路。
9. （９）上記（８）の回路において、最終段の単位非可逆
   回路の第３の端子と初段の単位非可逆回路の第１の端子
   を接続したことを特徴とする非可逆回路。