JPH03211870A - モノリシックマイクロ波集積回路 - Google Patents
モノリシックマイクロ波集積回路Info
- Publication number
- JPH03211870A JPH03211870A JP2007724A JP772490A JPH03211870A JP H03211870 A JPH03211870 A JP H03211870A JP 2007724 A JP2007724 A JP 2007724A JP 772490 A JP772490 A JP 772490A JP H03211870 A JPH03211870 A JP H03211870A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductors
- signal
- metal film
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000005672 electromagnetic field Effects 0.000 abstract description 4
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半絶縁性半導体基板を用いたモノリシックマ
イクロ波集積回路の構造に関する。
イクロ波集積回路の構造に関する。
（従来の技術）
従来、例えば砒化ガリウム等の半絶縁性半導体基板を用
いたモノリシックマイクロ波集積回路において増幅器等
を実現する場合、電界効果トランジスタ（以下ＦＥＴと
略称）などの半導体素子部と、マイクロ波信号の入力端
子あるいは出力端子との間に整合回路を構成する。この
整合回路を構成する回路素子としては、半絶縁性半導体
基板の裏面全面に接地導体を形成し、基板表面にストリ
ップ導体を形成した構造を有するマイクロストリップ素
子が最も一般に使用されている。整合回路を構成するた
めに、基板表面には、多くのストリップ導体が形成され
るが、隣接するストリップ導体間には電磁界の結合が生
じてしまい、回路の設計性に著しい影響を及ぼす、第２
図に従来のモノリシックマイクロ波集積回路（以下ＭＭ
ＩＣと略称）で構成した増幅器の一例を示す。図中には
一部分を示したが、ＦＥ７１０２と入力端子１０１の間
には、マイクロストリップで構成した。伝送線路１１．
１２．１３と短絡スタブ用線路１４．１５．１６および
ＲＦバイパスキャパシタ２１．接地用のバイアホール２
２等による整合回路が設けられている。なお、２３．２
４はＦＥＴのソース電極を接地するためのバイアホール
、２５はゲートバイアス用端子を、また、１０３は半絶
縁性半導体基板を表わし、２０は基板裏面の接地導体を
示す。この様な構造において隣接して配置されるストリ
ップ導体１１と１３、あるいは１４と１６の間には、電
磁的な結合が生じ、例えば等価的にそれぞれの線路の長
さが短かくみえるという影響が生じる。
いたモノリシックマイクロ波集積回路において増幅器等
を実現する場合、電界効果トランジスタ（以下ＦＥＴと
略称）などの半導体素子部と、マイクロ波信号の入力端
子あるいは出力端子との間に整合回路を構成する。この
整合回路を構成する回路素子としては、半絶縁性半導体
基板の裏面全面に接地導体を形成し、基板表面にストリ
ップ導体を形成した構造を有するマイクロストリップ素
子が最も一般に使用されている。整合回路を構成するた
めに、基板表面には、多くのストリップ導体が形成され
るが、隣接するストリップ導体間には電磁界の結合が生
じてしまい、回路の設計性に著しい影響を及ぼす、第２
図に従来のモノリシックマイクロ波集積回路（以下ＭＭ
ＩＣと略称）で構成した増幅器の一例を示す。図中には
一部分を示したが、ＦＥ７１０２と入力端子１０１の間
には、マイクロストリップで構成した。伝送線路１１．
１２．１３と短絡スタブ用線路１４．１５．１６および
ＲＦバイパスキャパシタ２１．接地用のバイアホール２
２等による整合回路が設けられている。なお、２３．２
４はＦＥＴのソース電極を接地するためのバイアホール
、２５はゲートバイアス用端子を、また、１０３は半絶
縁性半導体基板を表わし、２０は基板裏面の接地導体を
示す。この様な構造において隣接して配置されるストリ
ップ導体１１と１３、あるいは１４と１６の間には、電
磁的な結合が生じ、例えば等価的にそれぞれの線路の長
さが短かくみえるという影響が生じる。
さらに、ストリップ導体１２と１４との間にも結合が生
じる等、より複雑に影響し合い、増幅器の設計性を著し
く低下させる。
じる等、より複雑に影響し合い、増幅器の設計性を著し
く低下させる。
これらのストリップ導体間の結合を小さくするためには
、ストリップ導体間の間隔を大きくすればよいが、この
場合ＭＭＩＣチップの寸法が大きくなり、集積度が低下
し、チップ価格の増加など不都合が生じてくる。
、ストリップ導体間の間隔を大きくすればよいが、この
場合ＭＭＩＣチップの寸法が大きくなり、集積度が低下
し、チップ価格の増加など不都合が生じてくる。
（発明が解決しようとする課題）
以上述べたように従来のマイクロストリップ構造では、
ストリップ導体間の１磁的な結合により、ＭＭＩＣの設
計性が低下したり、チップ寸法が大型化してしまう等の
不都合がある。
ストリップ導体間の１磁的な結合により、ＭＭＩＣの設
計性が低下したり、チップ寸法が大型化してしまう等の
不都合がある。
本発明は上記の欠点を除去すべくなされたちので、スト
リップ導体間の結合をなくすことにより、高集積で小型
なＭＮＩＣを提供することを目的とする。
リップ導体間の結合をなくすことにより、高集積で小型
なＭＮＩＣを提供することを目的とする。
（課題を解決するための手段）
本発明はＭＭＩＣに係り、半絶縁性半導体基板の表面上
に形成された第１の金属膜と、該第１の金属膜」二に順
次積層して形成された第１の絶縁膜。
に形成された第１の金属膜と、該第１の金属膜」二に順
次積層して形成された第１の絶縁膜。
第２の金属膜、および第２の絶縁膜と、該第２の絶縁膜
上に形成され前記第１の金属膜と電気的に導通した第３
の金属膜を具備し、前記第１および第３の金属膜を接地
導体、前記第２の金属膜を信号導体としたことを特徴と
する。
上に形成され前記第１の金属膜と電気的に導通した第３
の金属膜を具備し、前記第１および第３の金属膜を接地
導体、前記第２の金属膜を信号導体としたことを特徴と
する。
（作 用）
本発明のＭＭＩＣは、半絶縁性半導体基板上に接地導体
とストリップ導体を形成し、ストリップ導体の周囲を接
地導体により囲む構造とすることにより、マイクロ波帯
の高周波信号の電磁界が接地導体に囲まれた内部に閉じ
込められて外部に洩れないため、信号導体間の結合をな
くすことができる。
とストリップ導体を形成し、ストリップ導体の周囲を接
地導体により囲む構造とすることにより、マイクロ波帯
の高周波信号の電磁界が接地導体に囲まれた内部に閉じ
込められて外部に洩れないため、信号導体間の結合をな
くすことができる。
（実施例）
以下１本発明の一実施例につき第１図（ａ）〜（Ｃ）を
参照して説明する。
参照して説明する。
第１図（ａ）に一実施例のＭＭＩＣの一部を斜視図で、
この図（ａ）における１点鎖線ＡＡで示す部分の断面図
を図（ｂ）に示し、さらに上記図（ａ）における２点鎖
線ＢＢで示す部分の断面図を図（ｃ）に示す。図におい
て従来と変わらない部分については図面に従来と同じ符
号を付けて示し、説明を省略する。
この図（ａ）における１点鎖線ＡＡで示す部分の断面図
を図（ｂ）に示し、さらに上記図（ａ）における２点鎖
線ＢＢで示す部分の断面図を図（ｃ）に示す。図におい
て従来と変わらない部分については図面に従来と同じ符
号を付けて示し、説明を省略する。
第１図（ａ）および第１図（ｂ）に一部が示されるよう
に、信号用ストリップ導体（伝送線路）２は、半絶縁性
半導体基板１００上に形成された第１の接地導体３１上
に、第１の絶縁膜３３と第２の絶縁膜３４によって被覆
され、さらにこの第２の絶縁膜３３上は上記第１の接地
導体３１と電気的に接続された第２の接地導体３２によ
って被覆されている。
に、信号用ストリップ導体（伝送線路）２は、半絶縁性
半導体基板１００上に形成された第１の接地導体３１上
に、第１の絶縁膜３３と第２の絶縁膜３４によって被覆
され、さらにこの第２の絶縁膜３３上は上記第１の接地
導体３１と電気的に接続された第２の接地導体３２によ
って被覆されている。
上記構造によれば信号用ストリップ導体２の周囲に生じ
る電磁界は第１および第２の接地導体３１゜３２に囲ま
れた内部に閉じこめられ、同軸線路と同様なモードで伝
搬する。従って、この構造による回路素子を隣接して配
置しても信号用ストリップ導体間の結合は生じない。
る電磁界は第１および第２の接地導体３１゜３２に囲ま
れた内部に閉じこめられ、同軸線路と同様なモードで伝
搬する。従って、この構造による回路素子を隣接して配
置しても信号用ストリップ導体間の結合は生じない。
なお、第ｉｒＭの実施例では、第１の接地導体３１が、
半絶縁性半導体基板１００上に形成された場合で説明し
たが、これらの間に第３の絶縁膜（図示省略）が形成さ
れた構造としてもよい。
半絶縁性半導体基板１００上に形成された場合で説明し
たが、これらの間に第３の絶縁膜（図示省略）が形成さ
れた構造としてもよい。
さらに、信号用ストリップ導体２が一本の場合について
図示したがたとえば、２本として結合器を構成するなど
、複数本を形成したもよい。
図示したがたとえば、２本として結合器を構成するなど
、複数本を形成したもよい。
以上述べたように本発明によれば、ＭＭＩＣの整合回路
に用いる回路素子間の電磁的な結合をなくすことができ
１回路設計性を著しく向上させることができ、小型のＭ
ＭＩＣを提供できる。
に用いる回路素子間の電磁的な結合をなくすことができ
１回路設計性を著しく向上させることができ、小型のＭ
ＭＩＣを提供できる。
第１図（ａ）〜（ｃ）は本発明の一実施例のＭＭＩＣに
係り、（ａ）は一部を示す斜視図、（ｂ）は同図（ａ）
のＡＡ線に沿う断面図、（Ｃ）は同図（ａ）のＢＢ線に
沿う断面図、第２図は従来例のＭＭＩＣの一部を示す斜
視図である。 ２．３・・・伝送線路、 ５，６・・・短絡スタブ用線路、 ８・・・接地導体、３１．３２・・・接地導体、３４・
・・絶縁膜、１００・・・半絶縁性半導体基板。
係り、（ａ）は一部を示す斜視図、（ｂ）は同図（ａ）
のＡＡ線に沿う断面図、（Ｃ）は同図（ａ）のＢＢ線に
沿う断面図、第２図は従来例のＭＭＩＣの一部を示す斜
視図である。 ２．３・・・伝送線路、 ５，６・・・短絡スタブ用線路、 ８・・・接地導体、３１．３２・・・接地導体、３４・
・・絶縁膜、１００・・・半絶縁性半導体基板。
Claims (1)
- 半絶縁性半導体基板の表面上に形成された第１の金属
膜と、該第１の金属膜上に順次積層して形成された第１
の絶縁膜、第２の金属膜、および第２の絶縁膜と、該第
２の絶縁膜上に形成され前記第１の金属膜と電気的に導
通した第３の金属膜を具備し、前記第１および第３の金
属膜を接地導体、前記第２の金属膜を信号導体としたこ
とを特徴とするモノリシックマイクロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007724A JPH03211870A (ja) | 1990-01-17 | 1990-01-17 | モノリシックマイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007724A JPH03211870A (ja) | 1990-01-17 | 1990-01-17 | モノリシックマイクロ波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03211870A true JPH03211870A (ja) | 1991-09-17 |
Family
ID=11673663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007724A Pending JPH03211870A (ja) | 1990-01-17 | 1990-01-17 | モノリシックマイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03211870A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426399A (en) * | 1993-02-04 | 1995-06-20 | Mitsubishi Electric Corp | Film carrier signal transmission line having separating grooves |
| US5698462A (en) * | 1994-10-06 | 1997-12-16 | Mitsubishi Denki Kabushiki Kaisha | Method for fabricating microwave semiconductor integrated circuit |
| US7411279B2 (en) | 2004-06-30 | 2008-08-12 | Endwave Corporation | Component interconnect with substrate shielding |
| US7588966B2 (en) | 2004-06-30 | 2009-09-15 | Endwave Corporation | Chip mounting with flowable layer |
| WO2021038824A1 (ja) * | 2019-08-30 | 2021-03-04 | 三菱電機株式会社 | 半導体装置 |
-
1990
- 1990-01-17 JP JP2007724A patent/JPH03211870A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426399A (en) * | 1993-02-04 | 1995-06-20 | Mitsubishi Electric Corp | Film carrier signal transmission line having separating grooves |
| US5698462A (en) * | 1994-10-06 | 1997-12-16 | Mitsubishi Denki Kabushiki Kaisha | Method for fabricating microwave semiconductor integrated circuit |
| US7411279B2 (en) | 2004-06-30 | 2008-08-12 | Endwave Corporation | Component interconnect with substrate shielding |
| US7588966B2 (en) | 2004-06-30 | 2009-09-15 | Endwave Corporation | Chip mounting with flowable layer |
| WO2021038824A1 (ja) * | 2019-08-30 | 2021-03-04 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3487639B2 (ja) | 半導体装置 | |
| JP2605502B2 (ja) | パッケージ | |
| US6535090B1 (en) | Compact high-frequency circuit device | |
| JPS6349402B2 (ja) | ||
| EP0411919B1 (en) | Matching circuit for high frequency transistor | |
| US6717492B2 (en) | Planar dielectric integrated circuit with line conversion conductor patterns | |
| JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
| JP3175876B2 (ja) | インピーダンス変成器 | |
| US6169301B1 (en) | Planar dielectric integrated circuit | |
| US5889297A (en) | High frequency semiconductor device with slots | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JP3430060B2 (ja) | 高周波用半導体装置 | |
| JP2671423B2 (ja) | 超伝導分布型増幅器 | |
| JP3383203B2 (ja) | マイクロ波回路用パッケージ | |
| JP2534841B2 (ja) | マイクロ波集積回路用外囲器 | |
| JP2781557B2 (ja) | マイクロ波集積回路用受動回路装置 | |
| JPS61145850A (ja) | マイクロ波集積回路 | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JPS5811746B2 (ja) | 超高周波トランジスタ増幅器 | |
| JPS6349922B2 (ja) | ||
| JPH0271608A (ja) | 非可逆回路 | |
| JPH0155773B2 (ja) | ||
| JPS5815966B2 (ja) | マイクロ波集積回路化方向性結合器 | |
| JP3402795B2 (ja) | 半導体装置 | |
| JPH0817291B2 (ja) | マイクロ波回路 |