JPH0155773B2 - - Google Patents
Info
- Publication number
- JPH0155773B2 JPH0155773B2 JP13242383A JP13242383A JPH0155773B2 JP H0155773 B2 JPH0155773 B2 JP H0155773B2 JP 13242383 A JP13242383 A JP 13242383A JP 13242383 A JP13242383 A JP 13242383A JP H0155773 B2 JPH0155773 B2 JP H0155773B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- preamplifier
- wavelength
- strip line
- stage amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロ波通信機器やSHF受信機等
に利用され、特にSHF帯の衛星放送受信機の前
置増幅器に応用される前置増幅器に関するもので
ある。
に利用され、特にSHF帯の衛星放送受信機の前
置増幅器に応用される前置増幅器に関するもので
ある。
従来例の構成とその問題点
最近、GaAs FETは著しく低雑音化が進み、
12GHzでの雑音指数が1.5dBを割るものも開発さ
れるようになつた。このようなGaAs FETの雑
音化にともない、GaAs FETはSHF受信機の前
置増幅器として利用されるようになつてきてい
る。しかし、GaAs FETを前置増幅器の増幅素
子として用いるには解決しなければならない問題
点が多々あつた。その最大のものはGaAs FET
の雑音指数最小時の入力インピーダンスが整合状
態から大きくずれており、VSWRが３前後の時
に増幅器としての雑音指数が最小になることであ
る。（Revue Technique Thomson−CSF、
vol.10、No.４、Dec.1978）しかし雑音指数が小さ
いものであつても、入力VSWRの大きい前置増
幅器をSHF受信機に用いることは、SHF受信機
と、それに接続されるアンテナとの整合性に問題
が生じる。
12GHzでの雑音指数が1.5dBを割るものも開発さ
れるようになつた。このようなGaAs FETの雑
音化にともない、GaAs FETはSHF受信機の前
置増幅器として利用されるようになつてきてい
る。しかし、GaAs FETを前置増幅器の増幅素
子として用いるには解決しなければならない問題
点が多々あつた。その最大のものはGaAs FET
の雑音指数最小時の入力インピーダンスが整合状
態から大きくずれており、VSWRが３前後の時
に増幅器としての雑音指数が最小になることであ
る。（Revue Technique Thomson−CSF、
vol.10、No.４、Dec.1978）しかし雑音指数が小さ
いものであつても、入力VSWRの大きい前置増
幅器をSHF受信機に用いることは、SHF受信機
と、それに接続されるアンテナとの整合性に問題
が生じる。
従つて、従来は(1)雑音指数が最少になるように
設計した前置増幅器の入力側に挿入損失の小さい
アイソレータを付加してアンテナとの整合性を確
保するか、あるいは(2)前置増幅器の入力インピー
ダンスを利得整合に設計してアンテナとの整合性
を確保する方法が用いられていた。
設計した前置増幅器の入力側に挿入損失の小さい
アイソレータを付加してアンテナとの整合性を確
保するか、あるいは(2)前置増幅器の入力インピー
ダンスを利得整合に設計してアンテナとの整合性
を確保する方法が用いられていた。
しかし、(1)の方法では挿入損失の非常に少ない
アイソレータが必要になるためSHF受信機の構
成が複雑になると同時に価格も高くなる。更には
アイソレータの挿入損失だけSHF受信機の雑音
指数が劣化するという欠点を有している。(2)の方
法では前置増幅器を利得整合に設計しているた
め、前置増幅器の雑音指数は雑音整合時に比較し
て大きく劣化する。更には入力整合回路が複雑に
なるとともに入力整合回路での入力信号の損失が
増大することによる前置増幅器の雑音指数の劣化
が大きくなる等の欠点があつた。
アイソレータが必要になるためSHF受信機の構
成が複雑になると同時に価格も高くなる。更には
アイソレータの挿入損失だけSHF受信機の雑音
指数が劣化するという欠点を有している。(2)の方
法では前置増幅器を利得整合に設計しているた
め、前置増幅器の雑音指数は雑音整合時に比較し
て大きく劣化する。更には入力整合回路が複雑に
なるとともに入力整合回路での入力信号の損失が
増大することによる前置増幅器の雑音指数の劣化
が大きくなる等の欠点があつた。
発明の目的
本発明の目的はアイソレータを使用することな
く、しかもアンテナとの整合性を考慮した入力イ
ンピーダンスを有する雑音指数の劣化が少ない前
置増幅器を提供することを目的とするものであ
る。
く、しかもアンテナとの整合性を考慮した入力イ
ンピーダンスを有する雑音指数の劣化が少ない前
置増幅器を提供することを目的とするものであ
る。
発明の構成
本発明の前置増幅器は、この増幅器の段数が通
常２段ないし３段で構成されることに着目し、初
段増幅器の入力整合回路を増幅素子の入力端子の
ごく近傍に設けた容量性の先端開放スタブで構成
して入力整合回路を簡素化するとともに、初段増
幅器の入力インピーダンスが雑音整合に近い状態
になるように初段増幅器の入力インピーダンスを
設計し、次段増幅器の入力整合回路を増幅素子の
入力端子のごく近傍に設けた容量性の先端開放ス
タブと入力端子から約1/2波長離れた位置に設け
た容量性の先端開放スタブとで構成して、次段増
幅器の入力VSWRが周波数の高くなるに従つて
大きくなるように設計するとともに、初段増幅器
の増幅素子と次段増幅器の増幅素子間の距離を、
初段増幅器と次段増幅器とを接続した時の初段増
幅器の入力VSWRが初段増幅器単体で側定した
時の初段増幅器の入力VSWRに比べて小さくな
るように設定したものである。
常２段ないし３段で構成されることに着目し、初
段増幅器の入力整合回路を増幅素子の入力端子の
ごく近傍に設けた容量性の先端開放スタブで構成
して入力整合回路を簡素化するとともに、初段増
幅器の入力インピーダンスが雑音整合に近い状態
になるように初段増幅器の入力インピーダンスを
設計し、次段増幅器の入力整合回路を増幅素子の
入力端子のごく近傍に設けた容量性の先端開放ス
タブと入力端子から約1/2波長離れた位置に設け
た容量性の先端開放スタブとで構成して、次段増
幅器の入力VSWRが周波数の高くなるに従つて
大きくなるように設計するとともに、初段増幅器
の増幅素子と次段増幅器の増幅素子間の距離を、
初段増幅器と次段増幅器とを接続した時の初段増
幅器の入力VSWRが初段増幅器単体で側定した
時の初段増幅器の入力VSWRに比べて小さくな
るように設定したものである。
実施例の説明
以下に本発明の実施例を説明する。
第１図は本発明による前置増幅器の初段増幅器
のみを示す図である。図においてGaAs FET等
の半導体増幅素子１のゲート端子２には入力スト
リツプ線路３が接続され、ゲート端子２の近傍に
は、容量性の先端開放スタブ４，４′からなる入
力整合回路が設けられている。半導体増幅素子１
のドレイン端子５には出力ストリツプ線路６が接
続され、ドレイン端子５の近傍には、容量性の先
端開放スタブ７，７′からなる出力整合回路が設
けられている。ここで先端開放スタブ４，４′と
ゲート端子２間の線路長は、前置増幅器の入力信
号の中心周波数の1/8波長（＝λs／８）以下に選ばれ ている。また先端開放スタブ７，７′とドレイン
端子５間の線路長は1/2波長（＝λs／２）以下に選ば れている。
のみを示す図である。図においてGaAs FET等
の半導体増幅素子１のゲート端子２には入力スト
リツプ線路３が接続され、ゲート端子２の近傍に
は、容量性の先端開放スタブ４，４′からなる入
力整合回路が設けられている。半導体増幅素子１
のドレイン端子５には出力ストリツプ線路６が接
続され、ドレイン端子５の近傍には、容量性の先
端開放スタブ７，７′からなる出力整合回路が設
けられている。ここで先端開放スタブ４，４′と
ゲート端子２間の線路長は、前置増幅器の入力信
号の中心周波数の1/8波長（＝λs／８）以下に選ばれ ている。また先端開放スタブ７，７′とドレイン
端子５間の線路長は1/2波長（＝λs／２）以下に選ば れている。
第２図は第１図の初段増幅器単体の入力インピ
ーダンスの反射損失（return loss）を示す特性
図である。
ーダンスの反射損失（return loss）を示す特性
図である。
初段増幅器単体での入力インピーダンスの反射
損失は低域側周波数11.7GHzでは約8dB、高域側
周波数12.2GHzでは約6dBで、周波数が高くなる
に従つて反射損失は小さくなつている。つまり、
入力VSWRは周波数とともに大きくなつている。
この時の初段増幅器の入力インピーダンスは雑音
整合時の入力インピーダンスに近い状態に設定さ
れている。なお、初段増幅器単体の出力インピー
ダンスは終端開放スタブ７，７′によりほぼ整合
状態に設定されている。
損失は低域側周波数11.7GHzでは約8dB、高域側
周波数12.2GHzでは約6dBで、周波数が高くなる
に従つて反射損失は小さくなつている。つまり、
入力VSWRは周波数とともに大きくなつている。
この時の初段増幅器の入力インピーダンスは雑音
整合時の入力インピーダンスに近い状態に設定さ
れている。なお、初段増幅器単体の出力インピー
ダンスは終端開放スタブ７，７′によりほぼ整合
状態に設定されている。
第３図は本発明による前置増幅器の次段増幅器
のみを示す図である。図において、GaAs FET
等の半導体増幅素子１１のゲート端子１２には入
力ストリツプ線路１３が接続され、ゲート端子１
２の近傍に設けられた容量性の先端開放スタブ１
４とゲート端子１２から約1/2波長（＝λs／２）離れ た位置に設けられた容量性の先端開放スタブ１
４′からなる入力整合回路が入力ストリツプ線路
１３に設けられている。半導体増幅素子１１のド
レイン端子１５には出力ストリツプ線路１６が接
続され、ドレイン端子１５の近傍には、容量性の
先端開放スタブ１７，１７′からなる出力整合回
路が設けられている。ここで先端開放スタブ１４
とゲート端子１２間の線路長は入力信号の中心周
波数の1/8波長（λs／８）以下に選ばれている。また 先端開放スタブ１７，１７′とドレイン端子１５
間の線路長は1/2波長（＝λs／２）以下に選ばれてい る。
のみを示す図である。図において、GaAs FET
等の半導体増幅素子１１のゲート端子１２には入
力ストリツプ線路１３が接続され、ゲート端子１
２の近傍に設けられた容量性の先端開放スタブ１
４とゲート端子１２から約1/2波長（＝λs／２）離れ た位置に設けられた容量性の先端開放スタブ１
４′からなる入力整合回路が入力ストリツプ線路
１３に設けられている。半導体増幅素子１１のド
レイン端子１５には出力ストリツプ線路１６が接
続され、ドレイン端子１５の近傍には、容量性の
先端開放スタブ１７，１７′からなる出力整合回
路が設けられている。ここで先端開放スタブ１４
とゲート端子１２間の線路長は入力信号の中心周
波数の1/8波長（λs／８）以下に選ばれている。また 先端開放スタブ１７，１７′とドレイン端子１５
間の線路長は1/2波長（＝λs／２）以下に選ばれてい る。
第４図は第３図の次段増幅器の入力インピーダ
ンスの反射損失を示す特性図である。
ンスの反射損失を示す特性図である。
次段増幅器単体での入力インピーダンスの反射
損失は低域側周波数11.7GHzでは約20dB、高域周
波数12.2GHzでは7dBで、周波数が高くなるに従
つて反射損失は小さくなつている。つまり、入力
VSWRは周波数とともに大きくなつている。
損失は低域側周波数11.7GHzでは約20dB、高域周
波数12.2GHzでは7dBで、周波数が高くなるに従
つて反射損失は小さくなつている。つまり、入力
VSWRは周波数とともに大きくなつている。
なお、次段増幅器単体の出力インピーダンスは
先端開放スタブ１７，１７′により、ほほぼ整合
状態に設定されている。
先端開放スタブ１７，１７′により、ほほぼ整合
状態に設定されている。
第５図は第１図に示された初段増幅器と第３図
に示された次段増幅器を接続してなる本発明の一
実施例を示す２段増幅器による前置増幅器の平面
図である。図において８は直流阻止回路で、入力
信号の中心周波数のほぼ1/4波長（＝λs／４）の２本 の先端開放ストリツプ線路が平行結合してなるイ
ンタデイジタル結合線路から構成されている。そ
して初段増幅素子１と次段増幅素子１１間の線路
長ｌは（１＋５／16）λh≦ｌ≦（１＋９／16）λh（こ
こで λhはSHF前置増幅器の入力信号の高域側周波数
での波長）の条件が満足されるように設定されて
いる。
に示された次段増幅器を接続してなる本発明の一
実施例を示す２段増幅器による前置増幅器の平面
図である。図において８は直流阻止回路で、入力
信号の中心周波数のほぼ1/4波長（＝λs／４）の２本 の先端開放ストリツプ線路が平行結合してなるイ
ンタデイジタル結合線路から構成されている。そ
して初段増幅素子１と次段増幅素子１１間の線路
長ｌは（１＋５／16）λh≦ｌ≦（１＋９／16）λh（こ
こで λhはSHF前置増幅器の入力信号の高域側周波数
での波長）の条件が満足されるように設定されて
いる。
第６図は第５図に示す実施例の入力インピーダ
ンスの反射損失を示す特性図である。入力インピ
ーダンスの反射損失は、11.7GHzでは約11dB、
12.0GHzでは約8dB、12.2GHzでは約9dBである。
この特性を、初段増幅器単体の入力インピーダン
スの反射損失を示す第２図と比較すると、第２図
では反射損失の最大値は12.2GHzの6dBであるの
に対して、第６図では反射損失の最大値は12.0G
Hzでの8dBである。
ンスの反射損失を示す特性図である。入力インピ
ーダンスの反射損失は、11.7GHzでは約11dB、
12.0GHzでは約8dB、12.2GHzでは約9dBである。
この特性を、初段増幅器単体の入力インピーダン
スの反射損失を示す第２図と比較すると、第２図
では反射損失の最大値は12.2GHzの6dBであるの
に対して、第６図では反射損失の最大値は12.0G
Hzでの8dBである。
本実施例では、前置増幅器の入力整合回路は簡
単な先端開放スタブ４，４′のみで構成されてお
り、しかも次段増幅器の入力整合回路を簡単な先
端開放スタブ１４，１４′のみで構成すると同時
に、前置増幅器を構成する初段増幅素子１と次段
増幅素子１１間を結ぶストリツプ線路の線路長ｌ
を（１＋５／16）λh≦ｌ≦（１＋９／16）λhの条件を
満 足するように設定することにより、前置増幅器の
入力VSWRは、初段増幅器単体の入力VSWRよ
りも小さくなるように改善される。しかも、この
時の前置増幅器の入力VSWRの改善による雑音
指数の劣化は、初段増幅器単体の入力VSWRの
改善に伴なう雑音指数の劣化に比較して少なくて
済む。なお、ｌの値が上記の範囲を超えると、
VSWRの改善はあまりみられず反射損失は第２
図に示すように大きいままとなる。更にｌの値が
上記の範囲内であると、前置増幅器の入力整合回
路は構成が簡単で、初段増幅素子１の入力端子２
から約1/8波長以下の短い位置に形成されている
ため、入力整合回路の挿入損失による前置増幅器
の雑音指数の劣化を極めて少なく押えられる。
単な先端開放スタブ４，４′のみで構成されてお
り、しかも次段増幅器の入力整合回路を簡単な先
端開放スタブ１４，１４′のみで構成すると同時
に、前置増幅器を構成する初段増幅素子１と次段
増幅素子１１間を結ぶストリツプ線路の線路長ｌ
を（１＋５／16）λh≦ｌ≦（１＋９／16）λhの条件を
満 足するように設定することにより、前置増幅器の
入力VSWRは、初段増幅器単体の入力VSWRよ
りも小さくなるように改善される。しかも、この
時の前置増幅器の入力VSWRの改善による雑音
指数の劣化は、初段増幅器単体の入力VSWRの
改善に伴なう雑音指数の劣化に比較して少なくて
済む。なお、ｌの値が上記の範囲を超えると、
VSWRの改善はあまりみられず反射損失は第２
図に示すように大きいままとなる。更にｌの値が
上記の範囲内であると、前置増幅器の入力整合回
路は構成が簡単で、初段増幅素子１の入力端子２
から約1/8波長以下の短い位置に形成されている
ため、入力整合回路の挿入損失による前置増幅器
の雑音指数の劣化を極めて少なく押えられる。
第７図ａ，ｂは本発明の別の実施例を示す構造
図である。図において９は金属導体で、その一端
は入力ストリツプ線路３に接続され、その他端は
導波管１０内に突出している。そして、初段増幅
素子１のゲート端子２から金属導体９までの距離
は入力信号の中心周波数の半波長以下に設定して
いる。１８は誘電体基板で、該誘電体基板１８上
にストリツプ線路で形成された入力整合回路や出
力整合回路が構成されている。それ以外の構成は
第５図と全く同じである。
図である。図において９は金属導体で、その一端
は入力ストリツプ線路３に接続され、その他端は
導波管１０内に突出している。そして、初段増幅
素子１のゲート端子２から金属導体９までの距離
は入力信号の中心周波数の半波長以下に設定して
いる。１８は誘電体基板で、該誘電体基板１８上
にストリツプ線路で形成された入力整合回路や出
力整合回路が構成されている。それ以外の構成は
第５図と全く同じである。
本実施例では、前置増幅器の入力端子であるゲ
ート端子２に接続されるストリツプ線路３の線路
長を入力信号の半波長以下と短かく選ぶと同時
に、前置増幅器の入力線路を導波管構成にするこ
とにより、伝播損失の大きなストリツプ線路３に
よる前置増幅器の雑音指数の劣化を非常に少なく
できるものである。
ート端子２に接続されるストリツプ線路３の線路
長を入力信号の半波長以下と短かく選ぶと同時
に、前置増幅器の入力線路を導波管構成にするこ
とにより、伝播損失の大きなストリツプ線路３に
よる前置増幅器の雑音指数の劣化を非常に少なく
できるものである。
発明の効果
以上説明したように本発明によれば、初段増幅
器の入力整合回路が極めて簡素化されているた
め、入力整合回路による入力信号の損失が少な
い。従つて前置増幅器の雑音指数の劣化が少ない
と同時に、前置増幅器の回路寸法が小さくでき
る。さらに、前置増幅器の入力VSWRを、初段
増幅器単体時の入力VSWRよりも小さくできる
と同時に、前置増幅器の入力VSWRの改善によ
る雑音指数の劣化が小なくて済む。
器の入力整合回路が極めて簡素化されているた
め、入力整合回路による入力信号の損失が少な
い。従つて前置増幅器の雑音指数の劣化が少ない
と同時に、前置増幅器の回路寸法が小さくでき
る。さらに、前置増幅器の入力VSWRを、初段
増幅器単体時の入力VSWRよりも小さくできる
と同時に、前置増幅器の入力VSWRの改善によ
る雑音指数の劣化が小なくて済む。
第１図は本発明による前置増幅器の初段増幅器
の一実施例を示す平面図、第２図は第１図に示し
た実施例の初段増幅器単体の入力インピーダンス
の反射損失の周波数特性図、第３図は本発明によ
る前置増幅器の次段増幅器の一実施例を示す平面
図、第４図は第３図に示した実施例の次段増幅器
単体の入力インピーダンスの反射損失の周波数特
性図、第５図は本発明による前置増幅器の一実施
例を示す概略平面図、第６図は第５図に示した実
施例の前置増幅器の入力インピーダンスの反射損
失の周波数特性図、第７図ａ，ｂは本発明による
前置増幅器の別の実施例を示す断平面図及び断側
面図である。 １，１１……増幅素子、３，１３……入力スト
リツプ線路、４，４′，１４，１４′……入力整合
回路、６，１６……出力ストリツプ線路、７，
７′，１７，１７′……出力整合回路、８……直流
阻止回路、９……金属導体、１０……導波管。
の一実施例を示す平面図、第２図は第１図に示し
た実施例の初段増幅器単体の入力インピーダンス
の反射損失の周波数特性図、第３図は本発明によ
る前置増幅器の次段増幅器の一実施例を示す平面
図、第４図は第３図に示した実施例の次段増幅器
単体の入力インピーダンスの反射損失の周波数特
性図、第５図は本発明による前置増幅器の一実施
例を示す概略平面図、第６図は第５図に示した実
施例の前置増幅器の入力インピーダンスの反射損
失の周波数特性図、第７図ａ，ｂは本発明による
前置増幅器の別の実施例を示す断平面図及び断側
面図である。 １，１１……増幅素子、３，１３……入力スト
リツプ線路、４，４′，１４，１４′……入力整合
回路、６，１６……出力ストリツプ線路、７，
７′，１７，１７′……出力整合回路、８……直流
阻止回路、９……金属導体、１０……導波管。
Claims (1)
- 【特許請求の範囲】 １ 入力端子に入力ストリツプ線路が接続される
とともに、前記入力端子より1/8波長以内の距離
に容量性の先端開放スタブで構成された入力整合
回路が設けられ、出力端子に出力ストリツプ線路
が接続されるとともに、前記出力端子より1/2波
長以内の距離に容量性の先端開放スタブで構成さ
れた出力整合回路が設けられた初段増幅素子と、
入力端子に入力ストリツプ線路が接続されるとと
もに、前記入力端子より1/8波長以内の距離に設
けられた容量性の先端開放スタブ、および前記入
力端子より略1/2波長離れた位置に設けられた容
量性の先端開放スタブで構成された入力整合回路
を有する次段増幅素子とを備え、前記初段増幅素
子と前記次段増幅素子間の距離ｌを（１＋５／16） λh≦ｌ≦（１＋９／16）λh（ここでλhは入力信号の
高 域側周波数での波長）に設定したことを特徴とす
る前置増幅器。 ２ 初段増幅素子の入力ストリツプ線路が、導波
管・ストリツプ線路変換器に接続され、前記入力
ストリツプ線路の線路長が入力信号の中心周波数
の半波長以下に設定されたことを特徴とする特許
請求の範囲第１項記載の前置増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13242383A JPS6024713A (ja) | 1983-07-19 | 1983-07-19 | 前置増幅器 |
| US06/631,468 US4623848A (en) | 1983-07-19 | 1984-07-16 | Microwave preamplifier |
| CA000459128A CA1221748A (en) | 1983-07-19 | 1984-07-18 | Microwave preamplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13242383A JPS6024713A (ja) | 1983-07-19 | 1983-07-19 | 前置増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6024713A JPS6024713A (ja) | 1985-02-07 |
| JPH0155773B2 true JPH0155773B2 (ja) | 1989-11-27 |
Family
ID=15081025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13242383A Granted JPS6024713A (ja) | 1983-07-19 | 1983-07-19 | 前置増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024713A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637781A (ja) * | 1986-06-26 | 1988-01-13 | Agency Of Ind Science & Technol | セルラ−ゼ類の回収方法 |
| JP2009021747A (ja) * | 2007-07-11 | 2009-01-29 | Oki Electric Ind Co Ltd | バンドパス・フィルタ |
| JP2014203846A (ja) * | 2013-04-01 | 2014-10-27 | 株式会社東芝 | 高周波半導体モジュール |
-
1983
- 1983-07-19 JP JP13242383A patent/JPS6024713A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6024713A (ja) | 1985-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4679249A (en) | Waveguide-to-microstrip line coupling arrangement and a frequency converter having the coupling arrangement | |
| US7173502B2 (en) | Reflection loss suppression circuit | |
| JP3515811B2 (ja) | インピーダンス整合回路 | |
| CN111327277A (zh) | S波段GaN MMIC低噪声放大器 | |
| CN113612456A (zh) | 一种宽带微波功率放大器 | |
| US4623848A (en) | Microwave preamplifier | |
| US6104259A (en) | Harmonic suppression circuit | |
| JPH0155773B2 (ja) | ||
| JPS6315761B2 (ja) | ||
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| US6670865B2 (en) | Method and apparatus for low loss high frequency transmission | |
| JP2555726B2 (ja) | 帰還形電界効果トランジスタ増幅器 | |
| JPS5847081B2 (ja) | 導波管形トランジスタ増幅器 | |
| JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
| US3150325A (en) | Wide band traveling wave parametric amplifier | |
| JP2003174338A (ja) | 分布増幅器および分布差動増幅器 | |
| JP3479625B2 (ja) | 多段形低雑音増幅器 | |
| JPS63283202A (ja) | マイクロ波線路装置 | |
| JP3015774B2 (ja) | 非可逆回路素子 | |
| KR900001069B1 (ko) | 55°k의 잡음온도를 갖는 저잡음 증폭기 | |
| JPH0731619Y2 (ja) | マイクロ波増幅器 | |
| JPS6110338Y2 (ja) | ||
| D'Agostino et al. | Innovative power distributed amplifier using the Wilkinson combiner | |
| JPH08139501A (ja) | 伝送線路スイッチ | |
| JPS6112128A (ja) | 不要波抑圧コンバ−タ |