JPH08139501A - 伝送線路スイッチ - Google Patents
伝送線路スイッチInfo
- Publication number
- JPH08139501A JPH08139501A JP6270844A JP27084494A JPH08139501A JP H08139501 A JPH08139501 A JP H08139501A JP 6270844 A JP6270844 A JP 6270844A JP 27084494 A JP27084494 A JP 27084494A JP H08139501 A JPH08139501 A JP H08139501A
- Authority
- JP
- Japan
- Prior art keywords
- line
- transmission line
- transmission
- input
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/165—Auxiliary devices for rotating the plane of polarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/10—Auxiliary devices for switching or interrupting
- H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
Landscapes
- Microwave Amplifiers (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Waveguide Connection Structure (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 例えば衛星放送受信用のブロックダウンコン
バータに用いられる伝送線路スイッチにおいて、回路の
簡素化をはかることで、不要な定在波の発生を招くこと
のないようにする。 【構成】 それぞれオン状態およびオフ状態が択一的に
切り替え可能に成された第１および第２の増幅器１ａ，
２ａが第１および第２の入力線路１，２中に配置され、
また、第１および第２の入力線路１，２と共通出力線路
４とを結合する結合線路３が備えられている。そして、
結合線路３は、第１の入力線路１の端部に接続された第
１の伝送線路１ａと、第２の入力線路の端部に接続され
た第２の伝送線路１ｂと、共通出力線路の端部に接続さ
れた第３の伝送線路１ｃより構成されている。前記結合
線路３を構成する第１乃至第３の伝送線路３ａ乃至３ｃ
は、それぞれ互いに平行状態に配置されて信号を伝達さ
せると共に、増幅器１ａ，２ａを駆動する直流バイアス
が互いに遮断されるように成されたＤＣブロック回路を
構成している。
バータに用いられる伝送線路スイッチにおいて、回路の
簡素化をはかることで、不要な定在波の発生を招くこと
のないようにする。 【構成】 それぞれオン状態およびオフ状態が択一的に
切り替え可能に成された第１および第２の増幅器１ａ，
２ａが第１および第２の入力線路１，２中に配置され、
また、第１および第２の入力線路１，２と共通出力線路
４とを結合する結合線路３が備えられている。そして、
結合線路３は、第１の入力線路１の端部に接続された第
１の伝送線路１ａと、第２の入力線路の端部に接続され
た第２の伝送線路１ｂと、共通出力線路の端部に接続さ
れた第３の伝送線路１ｃより構成されている。前記結合
線路３を構成する第１乃至第３の伝送線路３ａ乃至３ｃ
は、それぞれ互いに平行状態に配置されて信号を伝達さ
せると共に、増幅器１ａ，２ａを駆動する直流バイアス
が互いに遮断されるように成されたＤＣブロック回路を
構成している。
Description
【０００１】
【産業上の利用分野】本発明は、例えば衛星放送受信用
のローノイズブロックダウンコンバータに用いて好適な
送線路スイッチに関する。
のローノイズブロックダウンコンバータに用いて好適な
送線路スイッチに関する。
【０００２】
【従来の技術】現状の衛星放送においては、衛星より垂
直偏波および水平偏波の搬送波により互いに異なった番
組を送信している場合がある。従って、このように直交
する二つの偏波信号を選択的に受信できるようにする場
合には、マイクロ波アンテナの受信ホーンからの二つの
直交偏波信号の一つを選択するための伝送線路スイッチ
が必要となる。
直偏波および水平偏波の搬送波により互いに異なった番
組を送信している場合がある。従って、このように直交
する二つの偏波信号を選択的に受信できるようにする場
合には、マイクロ波アンテナの受信ホーンからの二つの
直交偏波信号の一つを選択するための伝送線路スイッチ
が必要となる。
【０００３】従って、衛星放送受信用のローノイズブロ
ックダウンコンバータ（ＬＮＢ）には、二つの入力線路
からの入力信号の一方のみを増幅して出力線路に伝送
し、他方の入力信号を出力線路に伝送しないように抑圧
する伝送線路スイッチが備えられる。
ックダウンコンバータ（ＬＮＢ）には、二つの入力線路
からの入力信号の一方のみを増幅して出力線路に伝送
し、他方の入力信号を出力線路に伝送しないように抑圧
する伝送線路スイッチが備えられる。
【０００４】図２は、前記した要求に供される例えば特
開平２−６３２１０号公報に開示された伝送線路スイッ
チの一例を示している。すなわち、マイクロ波アンテナ
の受信ホーンからの二つの直交関係にある偏波信号は、
それぞれ入力線路１および２を介して供給され、その内
の一方が接続点１０において共通出力線路４に供給され
るように構成されている。
開平２−６３２１０号公報に開示された伝送線路スイッ
チの一例を示している。すなわち、マイクロ波アンテナ
の受信ホーンからの二つの直交関係にある偏波信号は、
それぞれ入力線路１および２を介して供給され、その内
の一方が接続点１０において共通出力線路４に供給され
るように構成されている。
【０００５】前記入力線路１には、増幅器１ａが介在さ
れており、この増幅器１ａは、好ましくは、高電子移動
度トランジスタ（ＨＥＭＴ）による増幅素子Ｑ１と、こ
の増幅素子Ｑ１の前段および後段に配置された整合回路
Ｍ１およびＭ１′より構成されている。また同様に、前
記入力線路２には、増幅器２ａが介在されており、この
増幅器２ａも同様に、高電子移動度トランジスタによる
増幅素子Ｑ２と、この増幅素子Ｑ２の前段および後段に
配置された整合回路Ｍ２およびＭ２′より構成されてい
る。
れており、この増幅器１ａは、好ましくは、高電子移動
度トランジスタ（ＨＥＭＴ）による増幅素子Ｑ１と、こ
の増幅素子Ｑ１の前段および後段に配置された整合回路
Ｍ１およびＭ１′より構成されている。また同様に、前
記入力線路２には、増幅器２ａが介在されており、この
増幅器２ａも同様に、高電子移動度トランジスタによる
増幅素子Ｑ２と、この増幅素子Ｑ２の前段および後段に
配置された整合回路Ｍ２およびＭ２′より構成されてい
る。
【０００６】また、各増幅器１ａおよび２ａの出力端側
には、増幅器１ａおよび２ａに対してそれぞれバイアス
を供給するためのバイアス線路１ｂおよび２ｂが接続さ
れている。そして、入力線路１のバイアス線路１ｂとの
接続点と、前記共通出力線路４との接続点１０との間に
は、直流電位（バイアス）を否伝達状態に成すためのＤ
Ｃブロック回路１１ａが配置されている。また同様に、
入力線路２のバイアス線路２ｂとの接続点と、前記共通
出力線路４との接続点１０との間には、直流電位（バイ
アス）を否伝達状態に成すためのＤＣブロック回路１１
ｂが配置されている。これらのＤＣブロック回路１１ａ
および１１ｂは、通常容量素子あるいは結合線路で構成
される。
には、増幅器１ａおよび２ａに対してそれぞれバイアス
を供給するためのバイアス線路１ｂおよび２ｂが接続さ
れている。そして、入力線路１のバイアス線路１ｂとの
接続点と、前記共通出力線路４との接続点１０との間に
は、直流電位（バイアス）を否伝達状態に成すためのＤ
Ｃブロック回路１１ａが配置されている。また同様に、
入力線路２のバイアス線路２ｂとの接続点と、前記共通
出力線路４との接続点１０との間には、直流電位（バイ
アス）を否伝達状態に成すためのＤＣブロック回路１１
ｂが配置されている。これらのＤＣブロック回路１１ａ
および１１ｂは、通常容量素子あるいは結合線路で構成
される。
【０００７】この図２に示す構成において、いずれかの
バイアス線路１ｂまたは２ｂから与えられる直流バイア
スによって、前記増幅器１ａまたは１ｂのうちのいずれ
かが択一的にオン状態と成される。この増幅器１ａまた
は１ｂは、これがオン状態においては１を越える利得で
信号を伝達する。
バイアス線路１ｂまたは２ｂから与えられる直流バイア
スによって、前記増幅器１ａまたは１ｂのうちのいずれ
かが択一的にオン状態と成される。この増幅器１ａまた
は１ｂは、これがオン状態においては１を越える利得で
信号を伝達する。
【０００８】一方、増幅器１ａまたは１ｂがオフ状態と
成された場合には、接続点１０からオフ状態の増幅器側
を見たときのインピーダンスが高くなるように、増幅器
１ａと接続点１０との間の線路の長さＬ、および増幅器
２ａと接続点１０との間の線路の長さＬが選定されてい
る。従って、オン状態の増幅器のみを介して一方の信号
が共通出力線４側に伝達されると共に、オフ状態の増幅
器における入力信号は出力線路４に伝送されないように
抑圧される。
成された場合には、接続点１０からオフ状態の増幅器側
を見たときのインピーダンスが高くなるように、増幅器
１ａと接続点１０との間の線路の長さＬ、および増幅器
２ａと接続点１０との間の線路の長さＬが選定されてい
る。従って、オン状態の増幅器のみを介して一方の信号
が共通出力線４側に伝達されると共に、オフ状態の増幅
器における入力信号は出力線路４に伝送されないように
抑圧される。
【０００９】
【発明が解決しようとする課題】ところで、前記した伝
送線路スイッチによると、増幅器１ａまたは２ａに与え
るバイアスを各々独立させるために、各バイアス線路１
ｂ，２ｂと共通出力線４の接続点１０との間に、ＤＣブ
ロック回路１１ａおよび１１ｂをそれぞれ挿入しなけれ
ばならない。この各ＤＣブロック回路１１ａおよび１１
ｂは、容量素子あるいは結合線路で構成されるため、そ
れぞれ独立したＤＣブロック回路１１ａおよび１１ｂを
具備することは、回路を複雑にし、予想できない定在波
の発生を招く恐れがあり、これがブロックダウンコンバ
ータの性能向上の阻害要因の一つとなっている。
送線路スイッチによると、増幅器１ａまたは２ａに与え
るバイアスを各々独立させるために、各バイアス線路１
ｂ，２ｂと共通出力線４の接続点１０との間に、ＤＣブ
ロック回路１１ａおよび１１ｂをそれぞれ挿入しなけれ
ばならない。この各ＤＣブロック回路１１ａおよび１１
ｂは、容量素子あるいは結合線路で構成されるため、そ
れぞれ独立したＤＣブロック回路１１ａおよび１１ｂを
具備することは、回路を複雑にし、予想できない定在波
の発生を招く恐れがあり、これがブロックダウンコンバ
ータの性能向上の阻害要因の一つとなっている。
【００１０】この発明はこのような問題点に鑑みて成さ
れたものであり、各増幅器に独立にバイアスを与えるた
めに必要なＤＣブロック回路をそれぞれに持たせる必要
性をなくし、回路の簡素化をはかることで、不要な定在
波の発生を招くことのない伝送線路スイッチを提供する
ことを目的とするものである。
れたものであり、各増幅器に独立にバイアスを与えるた
めに必要なＤＣブロック回路をそれぞれに持たせる必要
性をなくし、回路の簡素化をはかることで、不要な定在
波の発生を招くことのない伝送線路スイッチを提供する
ことを目的とするものである。
【００１１】
【課題を解決するための手段】前記課題を達成するため
に成された本発明の請求項１に記載の伝送線路スイッチ
は、それぞれオン状態およびオフ状態が択一的に切り替
え可能に成された第１および第２の増幅器（例えば図１
の増幅器１ａ，２ａ）を経路中に配置した第１および第
２の入力線路（例えば図１の入力線路１，２）と、第１
および第２の入力線路１，２と共通出力線路（例えば図
１の共通出力線路４）とを結合する結合線路（例えば図
１の結合線路３）を備えたものであって、結合線路３
は、第１の入力線路１の端部に接続された第１の伝送線
路（例えば図１の伝送線路３ａ）と、第２の入力線路２
の端部に接続された第２の伝送線路（例えば図１の伝送
線路３ｂ）と、共通出力線路４の端部に接続された第３
の伝送線路（例えば図１の伝送線路３ｃ）より構成さ
れ、第１乃至第３の伝送線路３ａ乃至３ｃは、それぞれ
互いに平行状態に配置されて直流電位が否伝達状態に成
されていることを特徴とする。
に成された本発明の請求項１に記載の伝送線路スイッチ
は、それぞれオン状態およびオフ状態が択一的に切り替
え可能に成された第１および第２の増幅器（例えば図１
の増幅器１ａ，２ａ）を経路中に配置した第１および第
２の入力線路（例えば図１の入力線路１，２）と、第１
および第２の入力線路１，２と共通出力線路（例えば図
１の共通出力線路４）とを結合する結合線路（例えば図
１の結合線路３）を備えたものであって、結合線路３
は、第１の入力線路１の端部に接続された第１の伝送線
路（例えば図１の伝送線路３ａ）と、第２の入力線路２
の端部に接続された第２の伝送線路（例えば図１の伝送
線路３ｂ）と、共通出力線路４の端部に接続された第３
の伝送線路（例えば図１の伝送線路３ｃ）より構成さ
れ、第１乃至第３の伝送線路３ａ乃至３ｃは、それぞれ
互いに平行状態に配置されて直流電位が否伝達状態に成
されていることを特徴とする。
【００１２】また、本発明の請求項２に記載の伝送線路
スイッチは、第１の伝送線路３ａにおける入力線路１が
接続された端部に対向する他端部、第２の伝送線路３ｂ
における入力線路２が接続された端部に対向する他端
部、および前記第３の伝送線路３ｃにおける共通出力線
路４が接続された端部に対向する他端部が、それぞれ解
放端（例えば図１の解放端Ｂ，Ｆ，Ｃ）に成されている
ことを特徴とする。
スイッチは、第１の伝送線路３ａにおける入力線路１が
接続された端部に対向する他端部、第２の伝送線路３ｂ
における入力線路２が接続された端部に対向する他端
部、および前記第３の伝送線路３ｃにおける共通出力線
路４が接続された端部に対向する他端部が、それぞれ解
放端（例えば図１の解放端Ｂ，Ｆ，Ｃ）に成されている
ことを特徴とする。
【００１３】また、本発明の請求項３に記載の伝送線路
スイッチは、結合線路３を構成する互いに平行状態に配
置された第１乃至第３の伝送線路３ａ乃至３ｃの長さが
１／４波長に成されていることを特徴とする。
スイッチは、結合線路３を構成する互いに平行状態に配
置された第１乃至第３の伝送線路３ａ乃至３ｃの長さが
１／４波長に成されていることを特徴とする。
【００１４】さらに、本発明の請求項４に記載の伝送線
路スイッチは、各増幅器１ａ，２ａと、結合線路３との
間の各入力線路１，２には、各増幅器１ａ，２ａに対し
てバイアスを供給するためのバイアス線路（例えば図１
の１ｂ，２ｂ）が接続され、各バイアス線路１ｂ，２ｂ
には、それぞれ帯域阻止フィルタ（例えば図１の１ｃお
よび２ｃ）と終端回路（例えば図１の１ｄおよび２ｄ）
とが挿入されていることを特徴とする。
路スイッチは、各増幅器１ａ，２ａと、結合線路３との
間の各入力線路１，２には、各増幅器１ａ，２ａに対し
てバイアスを供給するためのバイアス線路（例えば図１
の１ｂ，２ｂ）が接続され、各バイアス線路１ｂ，２ｂ
には、それぞれ帯域阻止フィルタ（例えば図１の１ｃお
よび２ｃ）と終端回路（例えば図１の１ｄおよび２ｄ）
とが挿入されていることを特徴とする。
【００１５】
【作用】請求項１における伝送線路スイッチにおいて
は、第１の入力線路１と、第２の入力線路２と、共通出
力線路４との間を結合線路３で結合し、この結合線路３
を構成する各伝送線路３ａ乃至３ｃがそれぞれ互いに平
行状態に配置されて直流電位が否伝達（ＤＣブロック）
状態と成されているので、第１と第２の入力線路１，２
中に格別にＤＣブロック回路を具備させる必要性がなく
なる。
は、第１の入力線路１と、第２の入力線路２と、共通出
力線路４との間を結合線路３で結合し、この結合線路３
を構成する各伝送線路３ａ乃至３ｃがそれぞれ互いに平
行状態に配置されて直流電位が否伝達（ＤＣブロック）
状態と成されているので、第１と第２の入力線路１，２
中に格別にＤＣブロック回路を具備させる必要性がなく
なる。
【００１６】また、請求項２における伝送線路スイッチ
においては、第１の入力線路１と、第２の入力線路２
と、共通出力線路４とのそれぞれに接続された各伝送線
路３ａ乃至３ｃの他端部をそれぞれ解放端（Ｂ，Ｆ，
Ｃ）としており、これにより各伝送線路３ａ乃至３ｃは
希望周波数で両端解放の１／４波長線路と等価となる。
においては、第１の入力線路１と、第２の入力線路２
と、共通出力線路４とのそれぞれに接続された各伝送線
路３ａ乃至３ｃの他端部をそれぞれ解放端（Ｂ，Ｆ，
Ｃ）としており、これにより各伝送線路３ａ乃至３ｃは
希望周波数で両端解放の１／４波長線路と等価となる。
【００１７】また、請求項３における伝送線路スイッチ
においては、結合線路３を構成する互いに平行状態に配
置された第１乃至第３の伝送線路３ａ乃至３ｃの長さが
１／４波長に成されているので、オン状態の増幅器側に
おける伝送線路間において良好な１／４波長結合器が形
成される。
においては、結合線路３を構成する互いに平行状態に配
置された第１乃至第３の伝送線路３ａ乃至３ｃの長さが
１／４波長に成されているので、オン状態の増幅器側に
おける伝送線路間において良好な１／４波長結合器が形
成される。
【００１８】さらに、請求項４における伝送線路スイッ
チにおいては、各増幅器１ａ，２ａに対してバイアスを
供給するためのバイアス線路１ｂ，２ｂを備え、バイア
ス線路１ｂ，２ｂにそれぞれ帯域阻止フィルタ１ｃ，２
ｃと、終端回路１ｄ，２ｄとを挿入したので、帯域阻止
フィルタ１ｃ，２ｃのフィルタ特性を適切に選択するこ
とで、オン状態の増幅器側の広帯域化をはかることがで
きる。
チにおいては、各増幅器１ａ，２ａに対してバイアスを
供給するためのバイアス線路１ｂ，２ｂを備え、バイア
ス線路１ｂ，２ｂにそれぞれ帯域阻止フィルタ１ｃ，２
ｃと、終端回路１ｄ，２ｄとを挿入したので、帯域阻止
フィルタ１ｃ，２ｃのフィルタ特性を適切に選択するこ
とで、オン状態の増幅器側の広帯域化をはかることがで
きる。
【００１９】
【実施例】以下、この発明に係る伝送線路スイッチを図
に示す実施例に基づいて説明する。
に示す実施例に基づいて説明する。
【００２０】まず、図１は、本発明を衛星放送受信用の
ブロックダウンコンバータにおける伝送線路スイッチに
適用した場合の第１の実施例をブロック図で示したもの
である。
ブロックダウンコンバータにおける伝送線路スイッチに
適用した場合の第１の実施例をブロック図で示したもの
である。
【００２１】第１の入力線路１の増幅器１ａの出力側
は、結合線路３を構成する第１の伝送線路３ａに対し接
続点Ａにおいて接続されている。また同様に、第２の入
力線路２の増幅器１ｂの出力側は、結合線路３を構成す
る第１の伝送線路３ｂに対し接続点Ｅにおいて接続され
ている。さらに、共通出力線路４は、結合線路３を構成
する第３の伝送線路３ｃに対し接続点Ｄにおいて接続さ
れている。前記結合線路３は、第３の伝送線路３ｃを中
央に配置し、第１の伝送線路３ａおよび第２の伝送線路
３ｂを、その両外側に平行状態に配置して、互いに直流
電位が否伝達状態（ＤＣブロック状態）に成されてい
る。
は、結合線路３を構成する第１の伝送線路３ａに対し接
続点Ａにおいて接続されている。また同様に、第２の入
力線路２の増幅器１ｂの出力側は、結合線路３を構成す
る第１の伝送線路３ｂに対し接続点Ｅにおいて接続され
ている。さらに、共通出力線路４は、結合線路３を構成
する第３の伝送線路３ｃに対し接続点Ｄにおいて接続さ
れている。前記結合線路３は、第３の伝送線路３ｃを中
央に配置し、第１の伝送線路３ａおよび第２の伝送線路
３ｂを、その両外側に平行状態に配置して、互いに直流
電位が否伝達状態（ＤＣブロック状態）に成されてい
る。
【００２２】そして、第１乃至第３の各伝送線路３ａ乃
至３ｃの長さは、希望周波数の１／４波長となるように
寸法決めされており、さらに、第１の伝送線路３ａにお
ける入力線路１が接続された端部に対向する他端部は、
解放端Ｂに成され、第２の伝送線路３ｂにおける入力線
路２が接続された端部に対向する他端部は、解放端Ｆに
成され、第３の伝送線路３ｃにおける共通出力線路４が
接続された端部に対向する他端部は、解放端Ｃに成され
ている。
至３ｃの長さは、希望周波数の１／４波長となるように
寸法決めされており、さらに、第１の伝送線路３ａにお
ける入力線路１が接続された端部に対向する他端部は、
解放端Ｂに成され、第２の伝送線路３ｂにおける入力線
路２が接続された端部に対向する他端部は、解放端Ｆに
成され、第３の伝送線路３ｃにおける共通出力線路４が
接続された端部に対向する他端部は、解放端Ｃに成され
ている。
【００２３】一方、第１の入力線路１の増幅器１ａの出
力側と結合線路３との間には、バイアス線路１ｂが接続
され、このバイアス線路１ｂには、帯域阻止フィルタ１
ｃと終端回路１ｄとが挿入されて、その他端部は、基準
電位点にショートされている。同様に、第２の入力線路
２の増幅器２ａの出力側と結合線路３との間には、バイ
アス線路２ｂが接続され、このバイアス線路２ｂには、
帯域阻止フィルタ２ｃと終端回路２ｄとが挿入されて、
その他端部は、基準電位点にショートされている。
力側と結合線路３との間には、バイアス線路１ｂが接続
され、このバイアス線路１ｂには、帯域阻止フィルタ１
ｃと終端回路１ｄとが挿入されて、その他端部は、基準
電位点にショートされている。同様に、第２の入力線路
２の増幅器２ａの出力側と結合線路３との間には、バイ
アス線路２ｂが接続され、このバイアス線路２ｂには、
帯域阻止フィルタ２ｃと終端回路２ｄとが挿入されて、
その他端部は、基準電位点にショートされている。
【００２４】前記帯域阻止フィルタ１ｃ，２ｃは、希望
周波数の信号がバイアス線路に伝送するのを防止するも
のであり、一方、前記終端回路１ｄ，２ｄは、抵抗素子
と直流電圧をブロックするための容量素子で構成されて
いる。
周波数の信号がバイアス線路に伝送するのを防止するも
のであり、一方、前記終端回路１ｄ，２ｄは、抵抗素子
と直流電圧をブロックするための容量素子で構成されて
いる。
【００２５】以上の図１に示す構成において、伝送線路
スイッチに対してスイッチ作用を成させるために、バイ
アス線路１ａおよび１ｂを介して入力線路１または２に
対して択一的に直流バイアスが加えられる。例えば、バ
イアス線路１ａを介して入力線路１に対してバイアスを
加えたとすると、入力線路１を介して第１の増幅器１ａ
に対してバイアスが加えられ、増幅器１ａはオン状態に
成される。そして、増幅器１ａは、導波管を経由して到
来する１０ＧＨｚ帯の搬送波を１を越える利得で結合線
路３側に信号を伝達する。
スイッチに対してスイッチ作用を成させるために、バイ
アス線路１ａおよび１ｂを介して入力線路１または２に
対して択一的に直流バイアスが加えられる。例えば、バ
イアス線路１ａを介して入力線路１に対してバイアスを
加えたとすると、入力線路１を介して第１の増幅器１ａ
に対してバイアスが加えられ、増幅器１ａはオン状態に
成される。そして、増幅器１ａは、導波管を経由して到
来する１０ＧＨｚ帯の搬送波を１を越える利得で結合線
路３側に信号を伝達する。
【００２６】一方、結合線路３においては、第１乃至第
３の伝送路３ａ乃至３ｃが互いに平行状態に配置されて
ＤＣブロック状態を保つため、他の増幅器２ａに対する
バイアスの供給は遮断され、第２の増幅器２ａはオフ状
態が保持される。
３の伝送路３ａ乃至３ｃが互いに平行状態に配置されて
ＤＣブロック状態を保つため、他の増幅器２ａに対する
バイアスの供給は遮断され、第２の増幅器２ａはオフ状
態が保持される。
【００２７】ここで、オフ状態の増幅器２ａを出力側か
ら見たときの反射係数の振幅は１に近い。従って、増幅
器２ａと結合線路３との間の入力線路２の長さＬを適切
に選ぶことにより、接続点Ｅからオフ状態の増幅器２ａ
側をみたインピーダンスを高くすることができる。
ら見たときの反射係数の振幅は１に近い。従って、増幅
器２ａと結合線路３との間の入力線路２の長さＬを適切
に選ぶことにより、接続点Ｅからオフ状態の増幅器２ａ
側をみたインピーダンスを高くすることができる。
【００２８】結合線路３を構成する第２の伝送線路３ｂ
の長さは、希望周波数の約１／４波長であり、他端は解
放端Ｆに成されているので、伝送線路３ｂは、希望周波
数では両端開放の１／４波長線路とほぼ等価となる。そ
して、第３の伝送線路３ｃの他端は、解放端Ｃに成され
ているので、第２の伝送線路３ｂと第３の伝送線路３ｃ
は、希望周波数では結合しない。すなわち、共通出力線
路４からオフ状態の入力線路２ａは、希望周波数では見
えない。従って、オフ状態の入力線路２上の信号は、共
通出力線路４に伝送されない。
の長さは、希望周波数の約１／４波長であり、他端は解
放端Ｆに成されているので、伝送線路３ｂは、希望周波
数では両端開放の１／４波長線路とほぼ等価となる。そ
して、第３の伝送線路３ｃの他端は、解放端Ｃに成され
ているので、第２の伝送線路３ｂと第３の伝送線路３ｃ
は、希望周波数では結合しない。すなわち、共通出力線
路４からオフ状態の入力線路２ａは、希望周波数では見
えない。従って、オフ状態の入力線路２上の信号は、共
通出力線路４に伝送されない。
【００２９】一方、オン状態の増幅器１ａを出力側から
見たときの反射係数の振幅は一般に小さいため、第１の
伝送線路３ａと第３の伝送線路３ｃとは良好な１／４波
長結合器として希望周波数で動作する。従って、オン状
態の入力線路１上の信号は、共通出力線路４に伝送され
る。
見たときの反射係数の振幅は一般に小さいため、第１の
伝送線路３ａと第３の伝送線路３ｃとは良好な１／４波
長結合器として希望周波数で動作する。従って、オン状
態の入力線路１上の信号は、共通出力線路４に伝送され
る。
【００３０】この構成の伝送線路スイッチは、希望周波
数では前記のように良好にスイッチ動作するが、希望周
波数外ではオフ状態の増幅器２ａと第２の伝送線路３ｂ
の開放端Ｆとの間の定在波の影響により、オン側の増幅
器１ａから結合線路３をみた時、反射係数の振幅が大き
くなる周波数が存在する。
数では前記のように良好にスイッチ動作するが、希望周
波数外ではオフ状態の増幅器２ａと第２の伝送線路３ｂ
の開放端Ｆとの間の定在波の影響により、オン側の増幅
器１ａから結合線路３をみた時、反射係数の振幅が大き
くなる周波数が存在する。
【００３１】これら反射係数が大きくなる周波数では、
増幅素子の安定度が劣化するため、広帯域の増幅器を構
成するのが困難になる。そこで、希望周波数の信号がバ
イアス線路１ｂに伝送されないためのバイアス線路上の
帯域阻止フィルタ１ｃの帯域を必要以上広くとらないよ
うに選択されている。これにより、オン状態の増幅器１
ａから結合線路３側を見たとき、希望周波数帯域外では
バイアス線路１ｂの先にある終端回路１ｄができるだけ
良く見えるようにすることにより、オン状態の増幅器１
ａの出力側の負荷条件を改善し、増幅器の広帯域化をは
かっている。
増幅素子の安定度が劣化するため、広帯域の増幅器を構
成するのが困難になる。そこで、希望周波数の信号がバ
イアス線路１ｂに伝送されないためのバイアス線路上の
帯域阻止フィルタ１ｃの帯域を必要以上広くとらないよ
うに選択されている。これにより、オン状態の増幅器１
ａから結合線路３側を見たとき、希望周波数帯域外では
バイアス線路１ｂの先にある終端回路１ｄができるだけ
良く見えるようにすることにより、オン状態の増幅器１
ａの出力側の負荷条件を改善し、増幅器の広帯域化をは
かっている。
【００３２】以上は、第１の増幅器１ａがオン状態で、
第２の増幅器２ａがオフ状態の場合についての作用を説
明したが、第２の増幅器２ａがオン状態で、第１の増幅
器１ａがオフ状態となれば、入力ポートが切り替わり、
前記と同様な作用が得られることは容易に理解される。
第２の増幅器２ａがオフ状態の場合についての作用を説
明したが、第２の増幅器２ａがオン状態で、第１の増幅
器１ａがオフ状態となれば、入力ポートが切り替わり、
前記と同様な作用が得られることは容易に理解される。
【００３３】
【発明の効果】以上の説明で明らかなように、請求項１
に記載の伝送線路スイッチによれば、第１の入力線路
と、第２の入力線路と、共通出力線路との間を結合線路
で結合し、この結合線路を構成する各伝送線路がそれぞ
れ互いに平行状態に配置されて直流電位が否伝達（ＤＣ
ブロック）状態と成されているので、従来のもののよう
に、第１と第２の入力線路中に格別にＤＣブロック回路
を具備させる必要性がなくなる。従って、回路構成が簡
素化され、不要な定在波の発生を招くことのない伝送線
路スイッチを提供することが可能となる。
に記載の伝送線路スイッチによれば、第１の入力線路
と、第２の入力線路と、共通出力線路との間を結合線路
で結合し、この結合線路を構成する各伝送線路がそれぞ
れ互いに平行状態に配置されて直流電位が否伝達（ＤＣ
ブロック）状態と成されているので、従来のもののよう
に、第１と第２の入力線路中に格別にＤＣブロック回路
を具備させる必要性がなくなる。従って、回路構成が簡
素化され、不要な定在波の発生を招くことのない伝送線
路スイッチを提供することが可能となる。
【００３４】また、請求項２に記載の伝送線路スイッチ
によれば、第１の入力線路と、第２の入力線路と、共通
出力線路のそれぞれに接続された各伝送線路の他端部を
それぞれ解放端としているので、これにより、結合線路
を構成する各伝送線路は、希望周波数では両端解放の１
／４波長線路と等価となる。そして、第１の入力線路
と、第２の入力線路に介在する増幅器のオン、オフ動作
に基づいて伝送線路間の結合および否結合が制御される
ので、伝送線路スイッチの損失を少なくさせることがで
きる。
によれば、第１の入力線路と、第２の入力線路と、共通
出力線路のそれぞれに接続された各伝送線路の他端部を
それぞれ解放端としているので、これにより、結合線路
を構成する各伝送線路は、希望周波数では両端解放の１
／４波長線路と等価となる。そして、第１の入力線路
と、第２の入力線路に介在する増幅器のオン、オフ動作
に基づいて伝送線路間の結合および否結合が制御される
ので、伝送線路スイッチの損失を少なくさせることがで
きる。
【００３５】請求項３に記載の伝送線路スイッチによれ
ば、結合線路を構成する互いに平行状態に配置された第
１乃至第３の伝送線路の長さが１／４波長に成されてい
るので、オン状態の増幅器側における伝送線路間におい
て良好な１／４波長結合器を形成することができ、また
この場合、結合線路そのものが帯域通過型のフィルタ特
性を持つため、不要な信号を抑圧することができる。
ば、結合線路を構成する互いに平行状態に配置された第
１乃至第３の伝送線路の長さが１／４波長に成されてい
るので、オン状態の増幅器側における伝送線路間におい
て良好な１／４波長結合器を形成することができ、また
この場合、結合線路そのものが帯域通過型のフィルタ特
性を持つため、不要な信号を抑圧することができる。
【００３６】また、請求項４に記載の伝送線路スイッチ
によれば、各増幅器に対してバイアスを供給するための
バイアス線路に、それぞれ帯域阻止フィルタと、終端回
路とを挿入したので、特に帯域阻止フィルタのフィルタ
特性を適切に選択することで、オン状態の増幅器の出力
側の負荷条件を制御することが可能となり、この結果、
増幅器の広帯域化をはかることができる。
によれば、各増幅器に対してバイアスを供給するための
バイアス線路に、それぞれ帯域阻止フィルタと、終端回
路とを挿入したので、特に帯域阻止フィルタのフィルタ
特性を適切に選択することで、オン状態の増幅器の出力
側の負荷条件を制御することが可能となり、この結果、
増幅器の広帯域化をはかることができる。
【図１】本発明の伝送線路スイッチの一実施例の構成を
示すブロック図である。
示すブロック図である。
【図２】従来の伝送線路スイッチの一例を示すブロック
図である。
図である。
【符号の説明】 １ 入力線路 １ａ 増幅器 １ｂ バイアス線路 １ｃ 帯域阻止フィルタ １ｄ 終端回路 ２ 入力線路 ２ａ 増幅器 ２ｂ バイアス線路 ２ｃ 帯域阻止フィルタ ２ｄ 終端回路 ３ 結合線路 ３ａ，３ｂ，３ｃ 伝送線路 ３ｄ，３ｅ，３ｆ １／４波長線路 ４ 共通出力線路 Ａ，Ｄ，Ｅ 接続点 Ｂ，Ｃ，Ｆ 開放端 Ｍ１，Ｍ２ 整合回路 Ｍ１′，Ｍ２′ 整合回路
Claims (4)
- 【請求項１】 それぞれオン状態およびオフ状態が択一
的に切り替え可能に成された第１および第２の増幅器を
経路中に配置した第１および第２の入力線路と、前記第
１および第２の入力線路と共通出力線路とを結合する結
合線路を備えたものであって、 前記結合線路は、第１の入力線路の端部に接続された第
１の伝送線路と、第２の入力線路の端部に接続された第
２の伝送線路と、共通出力線路の端部に接続された第３
の伝送線路より構成され、 前記第１乃至第３の伝送線路はそれぞれ互いに平行状態
に配置されて直流電位が否伝達状態に成されていること
を特徴とする伝送線路スイッチ。 - 【請求項２】 前記第１の伝送線路における入力線路が
接続された端部に対向する他端部、前記第２の伝送線路
における入力線路が接続された端部に対向する他端部、
および前記第３の伝送線路における共通出力線路が接続
された端部に対向する他端部は、それぞれ解放端に成さ
れていることを特徴とする請求項１記載の伝送線路スイ
ッチ。 - 【請求項３】 前記結合線路を構成する互いに平行状態
に配置された第１乃至第３の伝送線路の長さは、それぞ
れ１／４波長に成されていることを特徴とする請求項２
記載の伝送線路スイッチ。 - 【請求項４】 前記各増幅器と結合線路との間の各入力
線路には、各増幅器に対してバイアスを供給するための
バイアス線路が接続され、各バイアス線路には、それぞ
れ帯域阻止フィルタと終端回路とが挿入されていること
を特徴とする請求項１記載の伝送線路スイッチ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6270844A JPH08139501A (ja) | 1994-11-04 | 1994-11-04 | 伝送線路スイッチ |
| US08/546,954 US5646582A (en) | 1994-11-04 | 1995-10-23 | Transmission line switch |
| DE69524923T DE69524923T2 (de) | 1994-11-04 | 1995-10-27 | Übertragungsleitungsschalter |
| EP95307659A EP0710997B1 (en) | 1994-11-04 | 1995-10-27 | Transmission line switch |
| KR1019950039571A KR100384429B1 (ko) | 1994-11-04 | 1995-11-03 | 전송선로스위치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6270844A JPH08139501A (ja) | 1994-11-04 | 1994-11-04 | 伝送線路スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139501A true JPH08139501A (ja) | 1996-05-31 |
Family
ID=17491790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6270844A Pending JPH08139501A (ja) | 1994-11-04 | 1994-11-04 | 伝送線路スイッチ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5646582A (ja) |
| EP (1) | EP0710997B1 (ja) |
| JP (1) | JPH08139501A (ja) |
| KR (1) | KR100384429B1 (ja) |
| DE (1) | DE69524923T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPO546797A0 (en) * | 1997-03-05 | 1997-03-27 | Commonwealth Scientific And Industrial Research Organisation | A high frequency multi-port switching circuit |
| US6225874B1 (en) | 1998-05-29 | 2001-05-01 | Agilent Technologies Inc. | Coupling structure as a signal switch |
| SG11201509224SA (en) | 2013-05-10 | 2015-12-30 | Univ Nanyang Tech | Switching circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS619902A (ja) * | 1984-06-26 | 1986-01-17 | Nippon Steel Corp | 湿式調質圧延による表面品質のすぐれた表面処理用原板の製造方法 |
| JPS62263701A (ja) * | 1986-05-09 | 1987-11-16 | Murata Mfg Co Ltd | Ｄｃカツト回路 |
| US4959873A (en) * | 1988-07-08 | 1990-09-25 | The Marconi Company Limited | Transmission line switch |
| JPH0263210A (ja) | 1988-08-29 | 1990-03-02 | Matsushita Electric Ind Co Ltd | アンダーシュート防止回路 |
| US5023935A (en) * | 1989-11-17 | 1991-06-11 | Nynex Corporation | Combined multi-port transmit/receive switch and filter |
-
1994
- 1994-11-04 JP JP6270844A patent/JPH08139501A/ja active Pending
-
1995
- 1995-10-23 US US08/546,954 patent/US5646582A/en not_active Expired - Lifetime
- 1995-10-27 DE DE69524923T patent/DE69524923T2/de not_active Expired - Lifetime
- 1995-10-27 EP EP95307659A patent/EP0710997B1/en not_active Expired - Lifetime
- 1995-11-03 KR KR1019950039571A patent/KR100384429B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69524923T2 (de) | 2002-08-22 |
| KR960019844A (ko) | 1996-06-17 |
| KR100384429B1 (ko) | 2003-08-06 |
| DE69524923D1 (de) | 2002-02-14 |
| EP0710997A1 (en) | 1996-05-08 |
| US5646582A (en) | 1997-07-08 |
| EP0710997B1 (en) | 2002-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959873A (en) | Transmission line switch | |
| US7173502B2 (en) | Reflection loss suppression circuit | |
| US6259312B1 (en) | Circuit arrangement for adjusting the impedance of a differential active component | |
| WO2000028673A1 (fr) | Circuit radioelectrique haute frequence | |
| JPH1056340A (ja) | 高周波増幅器 | |
| US20030169128A1 (en) | Frequency-tunable notch filter | |
| CN113612456A (zh) | 一种宽带微波功率放大器 | |
| JPH0452642B2 (ja) | ||
| US5821815A (en) | Miniature active conversion between slotline and coplanar waveguide | |
| JPH08139501A (ja) | 伝送線路スイッチ | |
| US5053719A (en) | Wide-band push-pull amplifier | |
| JPH07283615A (ja) | 非可逆回路装置 | |
| JP3263919B2 (ja) | 衛星放送用コンバータ | |
| JP2508353B2 (ja) | 高周波増幅回路 | |
| GB2220538A (en) | Transmission line switch | |
| JP2835150B2 (ja) | マイクロ波帯用増幅器 | |
| JP2001168758A (ja) | 低ノイズ増幅器を有する信号同時送受信装置 | |
| JP2002164701A (ja) | 高周波回路 | |
| JPH08288876A (ja) | 第１・第２高周波信号処理回路装置 | |
| JPH06216670A (ja) | 高出力増幅器 | |
| KR19980026768A (ko) | 고주파 전력 증폭기 | |
| US20240048107A1 (en) | Output matching network with improved wide band characteristics and power amplifier network including the same | |
| JP3476663B2 (ja) | 信号選択回路 | |
| JPS63283202A (ja) | マイクロ波線路装置 | |
| JPH09294031A (ja) | 高周波切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |