JP2508353B2 - 高周波増幅回路 - Google Patents
高周波増幅回路Info
- Publication number
- JP2508353B2 JP2508353B2 JP7805990A JP7805990A JP2508353B2 JP 2508353 B2 JP2508353 B2 JP 2508353B2 JP 7805990 A JP7805990 A JP 7805990A JP 7805990 A JP7805990 A JP 7805990A JP 2508353 B2 JP2508353 B2 JP 2508353B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- frequency amplifier
- high frequency
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高周波増幅回路に関し、特にインピーダンス
整合回路を備え、VHF帯以上の高周波信号を増幅する高
周波増幅回路に関するものである。
整合回路を備え、VHF帯以上の高周波信号を増幅する高
周波増幅回路に関するものである。
従来、この種の高周波増幅回路としては、「イコライ
ジング アンプリファイヤ インテグレーテド サーキ
ット フォ ア ギガビット オプティカル レピータ
（Equalizing amplifier Integrated Circuits for a G
igabit optical repeater）」（ヨーロピアン ソリッ
ド ステート サーキッツ コンファレンス（European
SolidState Circuits Conference）1984年,226〜229
頁）に掲載の第４図に示された第１の例、及び「ブロー
ドバンド ローノイズ モノリシック ジーエーエーエ
ス マイクロウェーブ アンプリファイヤーズ ウイズ
ヴェリ ロー パワー コンサンプション（Broadban
d Low−Noise Monolithic GaAs Microwave Amplifiers
With Very Low Power Consumption）」（ヨーロピアン
マイクロウェーブ コンファレンス（European Micro
wave Conference）1988年,555〜561頁）に掲載の第５図
に示された第２の例などがある。
ジング アンプリファイヤ インテグレーテド サーキ
ット フォ ア ギガビット オプティカル レピータ
（Equalizing amplifier Integrated Circuits for a G
igabit optical repeater）」（ヨーロピアン ソリッ
ド ステート サーキッツ コンファレンス（European
SolidState Circuits Conference）1984年,226〜229
頁）に掲載の第４図に示された第１の例、及び「ブロー
ドバンド ローノイズ モノリシック ジーエーエーエ
ス マイクロウェーブ アンプリファイヤーズ ウイズ
ヴェリ ロー パワー コンサンプション（Broadban
d Low−Noise Monolithic GaAs Microwave Amplifiers
With Very Low Power Consumption）」（ヨーロピアン
マイクロウェーブ コンファレンス（European Micro
wave Conference）1988年,555〜561頁）に掲載の第５図
に示された第２の例などがある。
まず、第１の例は、高周波の入力信号VIを増幅するた
めのトランジスタQ41と、このトランジスタQ41の負荷と
なる抵抗R41と、レベルシフトを行うトランジスタQ42〜
Q44及び抵抗R42,R44と、広帯域で入力，出力の整合をと
るための帰還用の抵抗R43とを備えた構成となってい
る。
めのトランジスタQ41と、このトランジスタQ41の負荷と
なる抵抗R41と、レベルシフトを行うトランジスタQ42〜
Q44及び抵抗R42,R44と、広帯域で入力，出力の整合をと
るための帰還用の抵抗R43とを備えた構成となってい
る。
また、第２の例は、入力信号VIを増幅するためのGaAs
電界効果型のトランジスタQ51と、このトランジスタQ51
の負荷回路50と、広帯域で入力，出力の整合をとるため
の帰還用の抵抗R51及び直流カット用のコンデンサC51と
を備えた構成となっている。なお、負荷回路50は、抵抗
やコイル（Ｌ負荷）であってもよく、λ/4ストリップラ
インによるショートスタブ回路であってもよい。何れも
外付け部品として対応できる。
電界効果型のトランジスタQ51と、このトランジスタQ51
の負荷回路50と、広帯域で入力，出力の整合をとるため
の帰還用の抵抗R51及び直流カット用のコンデンサC51と
を備えた構成となっている。なお、負荷回路50は、抵抗
やコイル（Ｌ負荷）であってもよく、λ/4ストリップラ
インによるショートスタブ回路であってもよい。何れも
外付け部品として対応できる。
上述した従来の高周波増幅回路は、第１の例において
は、増幅用のトランジスタQ41の負荷が抵抗R41であり、
また、抵抗R43により帰還しているためにレベルシフト
回路（トランジスタQ42〜44,抵抗R44等）に電流を多く
流す必要があるので、電力効率が悪くかつ消費電流が大
きいという欠点があり、また第２の例においては、やは
り抵抗帰還型となっているので、消費電力が大きく、電
力効率を上げるようにするとＬ負荷，ストップライン等
の外付け部品が必要になるという欠点がある。また、第
1,第２の例とを帰還用の抵抗R43,R51が固定であるため
整合をとるための調整が困難であるという欠点がある。
は、増幅用のトランジスタQ41の負荷が抵抗R41であり、
また、抵抗R43により帰還しているためにレベルシフト
回路（トランジスタQ42〜44,抵抗R44等）に電流を多く
流す必要があるので、電力効率が悪くかつ消費電流が大
きいという欠点があり、また第２の例においては、やは
り抵抗帰還型となっているので、消費電力が大きく、電
力効率を上げるようにするとＬ負荷，ストップライン等
の外付け部品が必要になるという欠点がある。また、第
1,第２の例とを帰還用の抵抗R43,R51が固定であるため
整合をとるための調整が困難であるという欠点がある。
本発明の目的は、外付け部品を必要としないで整合の
ための調整が容易となり、しかも消費電流を少なくしか
つ電力効率を上げることができる高周波増幅回路を提供
することにある。
ための調整が容易となり、しかも消費電流を少なくしか
つ電力効率を上げることができる高周波増幅回路を提供
することにある。
本発明の高周波増幅回路は、高周波信号を増幅するた
めの増幅用のトランジスタと、このトランジスタの入力
端及び出力端の少なくとも何れか一方に設けられた、一
端を前記トランジスタの対応する入力端又は出力端と接
続するショートスタブ型のマイクロストリップライン、
及びこのマイクロストリップラインの前記トランジスタ
の接続点からの距離が異なる点にそれぞれ一端を接続し
他端を接地して制御信号によりオン・オフする複数のス
イッチ回路を備えた整合調整回路と、前記制御信号を発
生する制御信号発生回路とを有している。
めの増幅用のトランジスタと、このトランジスタの入力
端及び出力端の少なくとも何れか一方に設けられた、一
端を前記トランジスタの対応する入力端又は出力端と接
続するショートスタブ型のマイクロストリップライン、
及びこのマイクロストリップラインの前記トランジスタ
の接続点からの距離が異なる点にそれぞれ一端を接続し
他端を接地して制御信号によりオン・オフする複数のス
イッチ回路を備えた整合調整回路と、前記制御信号を発
生する制御信号発生回路とを有している。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第１の実施例を示す回路図である。
この実施例は、一端を共に高周波の入力信号VIを入力
するための入力端子TIと接続する整合用のコンデンサC
1,C2と、コンデンサC2からの入力信号VIを増幅するため
の増幅用のトランジスタQ1と、このトランジスタQ1の入
力端及び出力端の両方に設けられた、一端をトランジス
タQ1の対応する入力端又は出力端と接続するショートス
タブ型のマイクロストリップライン11A,11B、及びこれ
らマイクロストリップライン11A,11BのトランジスタQ1
の接続点からの距離が異なる点にそれぞれ一端を接続し
他端をコンデンサC11,C12を介して交流的に接地して制
御信号SS1,SS2によりオン・オフする複数のスイッチ回
路のトランジスタQ11,Q12,Q13,Q14を備えた整合調整回
路1A,1Bと、制御信号SS1,SS2を発生する制御信号発生回
路のデコーダ２と、トランジスタQ1の出力端と出力端子
T0との間、及び出力端子T0と接地点との間に接続された
整合用のコンデンサC3,C4とを有する構成となってい
る。
するための入力端子TIと接続する整合用のコンデンサC
1,C2と、コンデンサC2からの入力信号VIを増幅するため
の増幅用のトランジスタQ1と、このトランジスタQ1の入
力端及び出力端の両方に設けられた、一端をトランジス
タQ1の対応する入力端又は出力端と接続するショートス
タブ型のマイクロストリップライン11A,11B、及びこれ
らマイクロストリップライン11A,11BのトランジスタQ1
の接続点からの距離が異なる点にそれぞれ一端を接続し
他端をコンデンサC11,C12を介して交流的に接地して制
御信号SS1,SS2によりオン・オフする複数のスイッチ回
路のトランジスタQ11,Q12,Q13,Q14を備えた整合調整回
路1A,1Bと、制御信号SS1,SS2を発生する制御信号発生回
路のデコーダ２と、トランジスタQ1の出力端と出力端子
T0との間、及び出力端子T0と接地点との間に接続された
整合用のコンデンサC3,C4とを有する構成となってい
る。
次に、この実施例の動作について説明する。
コンデンサC1,C2と整合調整回路1A、及びコンデンサC
3,C4と整合調整回路1Bはそれぞれ、入力側及び出力側の
インピーダンス整合回路を形成する。ここで、コンデン
サC2,C3は直流カットの役目もはたす。端子T11,T12はト
ランジスタQ1に直流バイアスを与えるための端子であ
る。
3,C4と整合調整回路1Bはそれぞれ、入力側及び出力側の
インピーダンス整合回路を形成する。ここで、コンデン
サC2,C3は直流カットの役目もはたす。端子T11,T12はト
ランジスタQ1に直流バイアスを与えるための端子であ
る。
制御信号SS1,SS2により、トランジスタQ11,Q12,Q13,Q
14の何れのトランジスタをオンさせるかにより整合させ
るインピーダンスを切換え調整することができる。
14の何れのトランジスタをオンさせるかにより整合させ
るインピーダンスを切換え調整することができる。
トランジスタQ1の出力インピーダンスを出力端子T0の
50Ω系に整合させるときの様子を第２図のスミスチャー
トに示す。このスミスチャートにおいて、曲線CC4,CC3
はコンデンサC4,C3による軌跡、曲線C11Bは整合調整回
路1Bによる軌跡である。
50Ω系に整合させるときの様子を第２図のスミスチャー
トに示す。このスミスチャートにおいて、曲線CC4,CC3
はコンデンサC4,C3による軌跡、曲線C11Bは整合調整回
路1Bによる軌跡である。
トランジスタQ13,Q14のオン・オフを切換えることに
より、点P1,P2のインピーダンスに切換え調整すること
ができる。
より、点P1,P2のインピーダンスに切換え調整すること
ができる。
このように、トランジスタQ1の負荷やインピーダンス
整合回路に抵抗を含まないので、消費電流の低減、電力
効率の向上をはかることができ、しかも整合調整を制御
信号SS1,SS2により容易に行うことができる。
整合回路に抵抗を含まないので、消費電流の低減、電力
効率の向上をはかることができ、しかも整合調整を制御
信号SS1,SS2により容易に行うことができる。
第３図は本発明の第２の実施例の整合調整回路を示す
回路図である。
回路図である。
この回路は、スイッチ回路S1,S2の他端を直接接地点
に接続し、直流的に接地したものである。なお、スイッ
チ回路S1,S2は一般的なスイッチの記号を用いて表示し
てある。
に接続し、直流的に接地したものである。なお、スイッ
チ回路S1,S2は一般的なスイッチの記号を用いて表示し
てある。
これら実施例において、マイクロストリップライン11
A〜11Cに一端を接続するスイッチ回路（S1,S2,Q11〜Q1
4）の数を増せば増すほど、細かく調整することができ
る。
A〜11Cに一端を接続するスイッチ回路（S1,S2,Q11〜Q1
4）の数を増せば増すほど、細かく調整することができ
る。
以上説明したように本発明は、高周波信号増幅用のト
ランジスタの入力端及び出力端の少なくとも一方に一端
をこれら入力端又は出力端と接続するマイクロストリッ
プラインと、一端をこのマイクロストリップラインのト
ランジスタとの接続点からの距離がそれぞれ異なる点と
接続する複数のスイッチ回路とを備えた整合調整回路を
設け、制御信号によりこれら複数のスイッチ回路のうち
の所定のものをオンさせる構成とすることにより、増幅
用のトランジスタの負荷及び整合回路に抵抗を含まない
ので、外付け部品を必要としないで整合調整が容易とな
り、かつ消費電流の低減及び電力効率の向上をはかるこ
とができる効果がある。
ランジスタの入力端及び出力端の少なくとも一方に一端
をこれら入力端又は出力端と接続するマイクロストリッ
プラインと、一端をこのマイクロストリップラインのト
ランジスタとの接続点からの距離がそれぞれ異なる点と
接続する複数のスイッチ回路とを備えた整合調整回路を
設け、制御信号によりこれら複数のスイッチ回路のうち
の所定のものをオンさせる構成とすることにより、増幅
用のトランジスタの負荷及び整合回路に抵抗を含まない
ので、外付け部品を必要としないで整合調整が容易とな
り、かつ消費電流の低減及び電力効率の向上をはかるこ
とができる効果がある。
第１図は本発明の第１の実施例を示す回路図、第２図は
第１図に示された実施例の動作を説明するためのスミス
チャート、第３図は本発明の第２の実施例の整合調整回
路を示す回路図、第４図及び第５図はそれぞれ従来の高
周波増幅回路の第１及び第２の例を示す回路図である。 1A〜1C……整合調整回路、2,2A……デコーダ、11A〜11C
……マイクロストリップライン、50……負荷回路、C1…
C4,C11,C12,C51……コンデンサ、Q1,Q11〜Q14,Q41〜Q4
4,Q51……トランジスタ、R41〜R44,R51……抵抗、S1,S2
……スイッチ回路。
第１図に示された実施例の動作を説明するためのスミス
チャート、第３図は本発明の第２の実施例の整合調整回
路を示す回路図、第４図及び第５図はそれぞれ従来の高
周波増幅回路の第１及び第２の例を示す回路図である。 1A〜1C……整合調整回路、2,2A……デコーダ、11A〜11C
……マイクロストリップライン、50……負荷回路、C1…
C4,C11,C12,C51……コンデンサ、Q1,Q11〜Q14,Q41〜Q4
4,Q51……トランジスタ、R41〜R44,R51……抵抗、S1,S2
……スイッチ回路。
Claims (2)
- 【請求項１】高周波信号を増幅するための増幅用のトラ
ンジスタと、このトランジスタの入力端及び出力端の少
なくとも何れか一方に設けられた、一端を前記トランジ
スタの対応する入力端又は出力端と接続するショートス
タブ型のマイクロストリップライン、及びこのマイクロ
ストリップラインの前記トランジスタの接続点からの距
離が異なる点にそれぞれ一端を接続し他端を接地して制
御信号によりオン・オフする複数のスイッチ回路を備え
た整合調整回路と、前記制御信号を発生する制御信号発
生回路とを有することを特徴とする高周波増幅回路。 - 【請求項２】スイッチ回路がトランジスタにより形成さ
れ、前記スイッチ回路の他端が直流的接地及び交流的接
地の何れか一方により接地された請求項１記載の高周波
増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7805990A JP2508353B2 (ja) | 1990-03-27 | 1990-03-27 | 高周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7805990A JP2508353B2 (ja) | 1990-03-27 | 1990-03-27 | 高周波増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03277001A JPH03277001A (ja) | 1991-12-09 |
| JP2508353B2 true JP2508353B2 (ja) | 1996-06-19 |
Family
ID=13651283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7805990A Expired - Fee Related JP2508353B2 (ja) | 1990-03-27 | 1990-03-27 | 高周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508353B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766609A (ja) * | 1993-08-25 | 1995-03-10 | Nec Corp | インピーダンス整合回路 |
| GB2351193A (en) * | 1999-06-17 | 2000-12-20 | Marconi Electronic Syst Ltd | AM receiver |
| US8098114B2 (en) | 2003-03-14 | 2012-01-17 | Ntt Docomo, Inc. | Matching circuit |
| EP1914886A1 (en) * | 2006-10-19 | 2008-04-23 | Alcatel Lucent | Multi-band power amplifier |
-
1990
- 1990-03-27 JP JP7805990A patent/JP2508353B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03277001A (ja) | 1991-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4959873A (en) | Transmission line switch | |
| US7705681B2 (en) | Apparatus for coupling at least one of a plurality of amplified input signals to an output terminal using a directional coupler | |
| US6259312B1 (en) | Circuit arrangement for adjusting the impedance of a differential active component | |
| JP4405113B2 (ja) | 利得可変増幅回路 | |
| JPH0452642B2 (ja) | ||
| US4406990A (en) | Direct coupled DC amplification circuit | |
| JPS62159502A (ja) | 方向性結合器 | |
| JPH0376609B2 (ja) | ||
| JP2508353B2 (ja) | 高周波増幅回路 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| US4897615A (en) | High efficiency amplifier | |
| US5053719A (en) | Wide-band push-pull amplifier | |
| JPH07106907A (ja) | 高周波帯域増幅器 | |
| US4879525A (en) | High gain RF amplifier with directional coupler feedback | |
| GB2220538A (en) | Transmission line switch | |
| JPH0983268A (ja) | 高周波増幅器 | |
| JPS63185211A (ja) | モノリシツクマイクロ波増幅器 | |
| JPH10126215A (ja) | 可変減衰装置 | |
| WO2023068266A1 (ja) | 電力増幅回路及び電力増幅装置 | |
| JPH09294031A (ja) | 高周波切替回路 | |
| JPH06216670A (ja) | 高出力増幅器 | |
| JP2579307Y2 (ja) | Ｂｓコンバータ | |
| JPH0145768B2 (ja) | ||
| JPH05291842A (ja) | 電力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |