JPH0766609A

JPH0766609A - インピーダンス整合回路

Info

Publication number: JPH0766609A
Application number: JP23228193A
Authority: JP
Inventors: Yuji Tsunoda; 雄二角田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-08-25
Filing date: 1993-08-25
Publication date: 1995-03-10

Abstract

(57)【要約】【目的】特性インピーダンスを自在かつ可逆変化でき
るようにする。【構成】伝送線路２１，２３の線路途中にＦＥＴ３１
〜３４を設け、伝送線路を部分的に短絡できるようにす
る。伝送線路２２及び２３の両端は可変容量ダイオード
４１及び４２を介して接地し、接地レベルとの間の静電
容量を変化できるようにする。制御電圧Ｖcont１〜６を
適当に調整すれば回路の特性インピーダンスを自在かつ
可逆変化でき、常に整合状態を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインピーダンス整合回路
に関し、特に回路を整合状態にするためのインピーダン
ス整合回路に関する。

【０００２】

【従来の技術】一般に、高周波回路においては、回路を
整合状態にするためのインピーダンス整合回路が設けら
れている。その一例として無線通信装置用の高効率電力
増幅回路に整合回路を設けた場合について説明する。

【０００３】図３は従来のインピーダンス整合回路を有
するマイクロ波増幅器の主要部の構成を示す回路図であ
る。図において、従来のマイクロ波増幅器は、増幅素子
であるＦＥＴ１と、そのドレイン端子７に接続され、多
数のループ長を有する伝送線路（マイクロストリップラ
イン）２１，２２及び２３と、平行平板コンデンサや積
層コンデンサ等のキャパシタ９１及び９２とを含んで構
成されている。そして、増幅器の動作状態において最適
な出力電力，効率が得られるように、マイクロストリッ
プライン長とキャパシタの容量とを調整して、出力整合
回路の最適整合状態を得ている。例えば、伝送線路２１
及び２２は、特開昭６３−６５７０２号公報に開示され
ているディレイラインと同様な構成とし、その一部を切
断することにより、マイクロストリップライン長を物理
的に変化させている。

【０００４】

【発明が解決しようとする課題】上述したマイクロ波増
幅器では、出力電力Ｐ0 を低下させるため、ＦＥＴ１の
ドレイン電圧ＶDDを下げて、ドレイン電流ＩDDを減少さ
せたときに、負荷効率が劣化するという問題があった。
負荷効率は（高周波出力電力−高周波入力電力）÷（Ｖ
DD×ＩDD）で求められ、一般に動作中のＦＥＴ１のＶDD
あるいはＩDDが変化すると、最適整合状態を得る負荷イ
ンピーダンスは変化する。従って、出力電力Ｐ0 を低下
させるためにドレイン電圧ＶDDを制御した場合は、伝送
線路２１，２２，２３の長さやキャパシタ９１，９２の
容量を変えて、再び最適出力電力、負荷効率を得るよう
に整合状態を変えなければならない。しかし、従来の整
合回路では一度切断してパタン化したマイクロストリッ
プライン長は可逆的に変えることができず、あらゆる出
力電力Ｐ0 に対して整合させることができないという欠
点があった。

【０００５】つまり、従来の整合回路では一旦整合状態
に設定すると、他の整合状態を得ることができないとい
う欠点があった。

【０００６】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的は特性インピーダン
スを自在かつ可逆変化させることのできるインピーダン
ス整合回路を提供することである。

【０００７】

【課題を解決するための手段】本発明によるインピーダ
ンス整合回路は、回路を整合状態にするためのインピー
ダンス整合回路であって、所定の特性インピーダンスを
有する伝送線路と、外部制御入力に応じて前記伝送線路
の特性インピーダンスを変化せしめる制御素子とを有
し、前記制御素子は、前記制御入力に応じて前記伝送線
路の一部を短絡せしめる短絡素子であることを特徴とす
る。

【０００８】

【実施例】次に、本発明について図面を参照して説明す
る。

【０００９】図１は本発明によるインピーダンス整合回
路の一実施例を含むマイクロ波増幅器の主要部の構成を
示す回路図であり、図３と同等部分は同一符号により示
されている。図において、本実施例のインピーダンス整
合回路は、伝送線路を部分的に短絡するためのＦＥＴ３
１〜３４と、伝送線路と接地レベルとの間の静電容量を
変化させるための可変容量ダイオード４１及び４２とを
含んで構成されている。以下、このマイクロ波増幅器に
ついて詳細に説明する。

【００１０】増幅素子であるＦＥＴ１はソース接地され
ていて、そのドレイン端子７には伝送線路２１，２２，
２３及び２４が直列に接続されている。入力端子５に入
った高周波電力は出力端子６から高周波出力として導出
される。伝送線路２１及び２３の線路途中には線路の一
部を短絡せしめる短絡素子であるＦＥＴ３１，３２，３
３，３４のドレイン端子、ソース端子が夫々接続されて
いて、各ＦＥＴのゲート端子には夫々制御電圧Ｖcont
１，Ｖcont２，Ｖcont３，Ｖcont４が印加される。

【００１１】さらに、伝送線路２２〜２３の両端は可変
容量素子である可変容量ダイオード４１，４２を介して
接地されている。そして、各ダイオードは、制御電圧Ｖ
cont５，Ｖcont６によって容量を変えることができ、キ
ャパシタＣ1 ，Ｃ2 によって直流を阻止している。

【００１２】ここで、９００ＭＨZ 帯高周波増幅器に本
例の回路を用いるとすれば、ＦＥＴ１のドレイン電圧Ｖ
DDが５．８Ｖ，ドレイン電流ＩDDが５００ｍＡの時、効
率４５％を実現するためには、比誘電率９．８，厚さ
０．８ｍｍのアルミナ基板上に回路を構成した場合、伝
送線路２１，２２，２３，２４は夫々８ｍｍ，０．２ｍ
ｍ，１０ｍｍ，１ｍｍとし、可変容量ダイオード４１，
４２は夫々４ｐＦ，７ｐＦに電圧設定すれば良い。

【００１３】ＦＥＴ３１，３２，３３，３４については
ピンチオフ電圧−２ＶのＦＥＴを用いればＶcont１，
２，３，４は夫々０Ｖのときオン状態，−２Ｖのときオ
フ状態が得られる。

【００１４】次に出力電力を低下させるためドレイン電
圧ＶDD，ドレイン電流ＩDDを減少させたとき、効率４５
％を維持する整合状態を得るには、ＦＥＴ３１〜３４を
適当にオンオフさせて伝送線路長を変え、また可変容量
ダイオードの制御電圧Ｖcont５，６の値を変えて接地レ
ベルとの間の容量を調整すれば良い。

【００１５】図２は本発明によるインピーダンス整合回
路の他の実施例を含むマイクロ波増幅器の構成を示す回
路図であり、図１及び図３と同等部分は同一符号により
示されている。本例では、マイクロ波増幅器の入力側に
整合回路を設け、能動素子をすべて集積化した場合が示
されている。本例では制御電圧Ｖcont１により伝送線路
長を、制御電圧Ｖcont２により接地容量を夫々調整する
ことができる。従って、ＩＣ回路８の利得最適値への整
合状態や雑音最適値への整合状態を用意に得ることがで
きるのである。

【００１６】なお、以上はマイクロ波増幅器に本発明を
適用した場合について説明したが、それに限らず、イン
ピーダンス整合が必要な回路について本発明が広く適用
できることは明白である。また、可変容量素子を設けず
に伝送線路を短絡するためのトランジスタのみを設けて
も、整合状態を得ることができることも明白である。

【００１７】

【発明の効果】以上説明したように本発明は、伝送線路
を部分的に短絡することで電気配線長を変化させたり、
可変容量素子への制御電圧を加減することで接地レベル
との静電容量を可変変化させることにより、特性インピ
ーダンスを自在かつ可逆変化させることができ、総合的
に整合状態を電気的に変化させることができるという効
果がある。

【図面の簡単な説明】

【図１】本発明の実施例によるインピーダンス整合回路
を含むマイクロ波増幅器の主要部の構成を示す回路図で
ある。

【図２】本発明の他の実施例によるインピーダンス整合
回路を含むマイクロ波増幅器の主要部の構成を示す回路
図である。

【図３】従来のインピーダンス整合回路を含むマイクロ
波増幅器の構成を示す回路図である。

【符号の説明】

１，３１〜３４ＦＥＴ２１〜２４伝送線路４１，４２可変容量ダイオード

Claims

【特許請求の範囲】

【請求項１】回路を整合状態にするためのインピーダ
ンス整合回路であって、所定の特性インピーダンスを有
する伝送線路と、外部制御入力に応じて前記伝送線路の
特性インピーダンスを変化せしめる制御素子とを有し、
前記制御素子は、前記制御入力に応じて前記伝送線路の
一部を短絡せしめる短絡素子であることを特徴とするイ
ンピーダンス整合回路。
【請求項２】前記制御素子は、更に前記制御入力に応
じて前記伝送線路と接地レベルとの間の静電容量を変化
せしめる可変容量素子であることを特徴とする請求項１
記載のインピーダンス整合回路。