WO2023068266A1 - 電力増幅回路及び電力増幅装置 - Google Patents

電力増幅回路及び電力増幅装置 Download PDF

Info

Publication number
WO2023068266A1
WO2023068266A1 PCT/JP2022/038755 JP2022038755W WO2023068266A1 WO 2023068266 A1 WO2023068266 A1 WO 2023068266A1 JP 2022038755 W JP2022038755 W JP 2022038755W WO 2023068266 A1 WO2023068266 A1 WO 2023068266A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
circuit
amplifier
power
wiring
Prior art date
Application number
PCT/JP2022/038755
Other languages
English (en)
French (fr)
Inventor
翔平 今井
聡 田中
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202280048667.1A priority Critical patent/CN117616688A/zh
Publication of WO2023068266A1 publication Critical patent/WO2023068266A1/ja
Priority to US18/417,311 priority patent/US20240162869A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Definitions

  • the present invention relates to a power amplifier circuit and a power amplifier device.
  • the base current of the peak amplifier is increased and the gain of the peak amplifier is controlled to increase.
  • the peak amplifier is inactive when saturation of the carrier amplifier is not detected, but when saturation of the carrier amplifier is detected, the gain of the peak amplifier is increased and the peak amplifier is activated. is controlled to be In this way, in these Doherty amplifiers, when saturation of the carrier amplifier is detected, the pass characteristic of the peak amplifier is controlled to increase.
  • a closed circuit is formed by the carrier amplifier, output coupler, peak amplifier and input coupler. Therefore, when the pass characteristic of the peak amplifier becomes large, part of the output of the carrier amplifier may go around the closed circuit and enter the carrier amplifier. That is, the Doherty amplifier becomes an oscillation circuit. Also, even if the Doherty amplifier does not function as an oscillation circuit, part of the output of the carrier amplifier that has made a circuit around the closed circuit overlaps with the input signal to the carrier amplifier, which may cause the Doherty amplifier to malfunction. be.
  • the present invention has been made in view of such circumstances, and provides a power amplifier circuit and a power amplifier device capable of obtaining linear input/output characteristics while suppressing an increase in pass characteristics of a peak amplifier. intended to
  • a power amplifier circuit divides a first signal into a second signal and a third signal having a phase different from that of the second signal, and divides the third signal into a third signal based on a control signal.
  • a variable power distribution circuit capable of increasing or decreasing one power, a carrier circuit including one or more carrier amplifiers, amplifying the second signal and outputting the amplified second signal, one or more A peak circuit that includes a peak amplifier, amplifies the third signal, and outputs the amplified third signal; and a carrier amplifier closest to the output side among the one or more carrier amplifiers in the carrier circuit. and a control circuit that outputs the control signal to the variable power distribution circuit based on the degree of saturation of the carrier amplifier.
  • the present invention it is possible to provide a power amplifier circuit capable of obtaining linear input/output characteristics while suppressing an increase in the pass characteristics of the peak amplifier.
  • FIG. 1 is a circuit diagram of the power amplifier circuit 101.
  • FIG. FIG. 2 is a circuit diagram of the canceller amplifier 501.
  • FIG. FIG. 3 is a circuit diagram of the gain control circuit 604.
  • FIG. 4 is a diagram showing an example of changes in the amount of heat generated by each amplifier with respect to output power.
  • FIG. 5 is a diagram showing an example of temperature change of a controlled object with respect to output power.
  • FIG. 6 is a circuit diagram of the variable power distribution circuit 302.
  • FIG. FIG. 7 is a circuit diagram of the power amplifier circuit 103.
  • FIG. 8 is a circuit diagram of the variable power distribution circuit 303.
  • FIG. FIG. 9 is a circuit diagram of the canceller amplifier 511.
  • FIG. 10 is a circuit diagram of the power amplifier circuit 104.
  • FIG. 11 is a circuit diagram of the power amplifier circuit 105.
  • FIG. 12 is a circuit diagram of the power amplifier circuit 106.
  • FIG. 13 is a circuit diagram of the power amplifier circuit 107.
  • FIG. 14 is a circuit diagram of the power amplifier circuit 108. As shown in FIG.
  • FIG. 1 is a circuit diagram of the power amplifier circuit 101. As shown in FIG. In each drawing, phase angles enclosed in parentheses may be indicated. The phase indicates the relative phase between the terminals of each component.
  • the power amplifier device includes a compound semiconductor 1.
  • the compound semiconductor 1 is manufactured, for example, by an integrated circuit process using a semiconductor whose main component is a compound of a group III element and a group V element.
  • the semiconductor is, for example, a semiconductor containing GaAs (gallium arsenide) as a main component.
  • a power amplifier circuit 101 is formed in the compound semiconductor 1 .
  • the power amplifier circuit 101 is a Doherty amplifier circuit that amplifies a signal RF1 (first signal), which is an RF (Radio Frequency) signal, and outputs an amplified signal RF6.
  • the power amplifier circuit 101 includes a variable power distribution circuit 301 , a carrier circuit 561 , a peak circuit 562 , a gain control circuit 604 and a combining circuit 711 .
  • a variable power distribution circuit 301 in the power amplifier circuit 101 distributes a signal RF1 supplied through an input terminal 31 into a signal RF2c (second signal) and a signal RF3a (third signal) having a phase different from that of the signal RF2c. .
  • the carrier circuit 561 includes one or more carrier amplifiers.
  • the carrier circuit 561 amplifies the signal RF2c supplied from the variable power distribution circuit 301 and outputs an amplified signal RF2d, which is the amplified signal RF2c.
  • the peak circuit 562 includes one or more peak amplifiers.
  • the peak circuit 562 amplifies the signal RF3a supplied from the variable power distribution circuit 301 and outputs an amplified signal RF3b, which is the amplified signal RF3a.
  • the synthesizing circuit 711 synthesizes the amplified signal RF2d from the carrier circuit 561 and the amplified signal RF3b from the peak circuit 562, and outputs the amplified signal RF6, which is the amplified signal of the signal RF1, to the output terminal 32.
  • the gain control circuit 604 outputs the control signal S1 to the variable power distribution circuit 301 based on the degree of saturation of the carrier amplifier closest to the output side among the one or more carrier amplifiers in the carrier circuit 561 .
  • the variable power distribution circuit 301 can increase or decrease the power (first power) of the signal RF3a based on the control signal S1 from the gain control circuit 604.
  • the variable power distribution circuit 301 includes a first wiring 321, a second wiring 322, a third wiring 323, a distribution circuit 331, a pass characteristic changing circuit 341, a synthesizing circuit 371, and buffer amplifiers 402 and 403. include.
  • the distribution circuit 331 divides the signal RF1 supplied through the input terminal 31 into a signal RF2b (second signal), a signal RF4a (fourth signal) having a phase different from that of the signal RF2b by approximately 90 degrees, and a signal RF4a having a phase substantially opposite to that of the signal RF4a.
  • signal RF5a (fifth signal).
  • the distribution circuit 331 includes 90 degree couplers 351 and 352 .
  • the 90-degree coupler 351 includes wires 351a and 351b and a resistive element 351c.
  • the 90 degree coupler 352 includes wires 352a and 352b and a resistive element 352c.
  • the wirings 351a and 351b and the wirings 352a and 352b are, for example, 1/4 wavelength lines.
  • Synthesis circuit 371 includes node 371a.
  • the first wiring 321 connects the 90-degree coupler 351 and the node 371 a in the combining circuit 371 .
  • a second wiring 322 connects the 90-degree coupler 352 and the node 371a.
  • a third wiring 323 connects the 90-degree coupler 352 and the carrier circuit 561 .
  • a wiring 351a in the 90-degree coupler 351 has a first end connected to the input terminal 31 and a second end.
  • the wiring 351b has a first end connected to the node 371a through the first wiring 321 and a second end connected to ground through the resistive element 351c, and is electromagnetically coupled to the wiring 351a.
  • the signal RF1 When the signal RF1 is supplied to the first end of the wiring 351a, the signal RF2a whose phase is delayed by approximately 90° with respect to the signal RF1 is output from the second end of the wiring 351a, and a signal having substantially the same phase as the signal RF1 is output from the second end of the wiring 351a.
  • RF4a is output from the first end of the wiring 351b.
  • a second end of the wiring 351b serves as an isolation port with respect to a first end of the wiring 351a.
  • the wiring 352a in the 90-degree coupler 352 has a first end connected to the second end of the wiring 351a and a second end connected to the node 371a through the second wiring 322.
  • Wire 352b has a first end connected to carrier circuit 561 through third wire 323 and a second end connected to ground through resistive element 352c, and is electromagnetically coupled to wire 352a.
  • the signal RF5a whose phase is delayed by approximately 90° with respect to the signal RF2a is output from the second end of the wiring 352a, and the signal substantially in phase with the signal RF2a is output from the second end of the wiring 352a.
  • RF2b is output from the first end of line 352b.
  • a second end of the wiring 352b is an isolation port with respect to a first end of the wiring 352a.
  • the phases of the signals RF2b and RF5a lag the phase of the signal RF4a by approximately 90 degrees and approximately 180 degrees, respectively.
  • the phase of the signal RF4a differs from the phase of the signal RF2b by approximately 90 degrees
  • the phase of the signal RF5a is approximately opposite to the phase of the signal RF4a.
  • approximately X degrees means an angle included between an angle obtained by adding 45 degrees to X degrees and an angle obtained by subtracting 45 degrees from X degrees.
  • the signals RF4a, RF5a and RF2b from the distribution circuit 331 are transmitted by the first wiring 321, the second wiring 322 and the third wiring 323, respectively.
  • the pass characteristic changing circuit 341 is provided on the first wiring 321 .
  • the pass characteristic changing circuit 341 changes the pass characteristic of the signal RF4a passing through the first wiring 321 based on the control signal S1 from the gain control circuit 604.
  • the pass characteristic changing circuit 341 includes a canceller amplifier 501 (variable gain amplifier) whose gain is variable based on the control signal S1.
  • FIG. 2 is a circuit diagram of the canceller amplifier 501.
  • canceller amplifier 501 includes transistors 201 and 209 , capacitor 202 , resistive elements 203 and 208 , inductor 204 , diode 205 and voltage source 207 .
  • the transistors such as the transistors 201 and 209 are composed of bipolar transistors such as heterojunction bipolar transistors (HBTs).
  • Transistors such as the transistors 201 and 209 may be configured by other transistors such as a field-effect transistor (MOSFET: Metal-oxide-semiconductor Field-Effect Transistor).
  • MOSFET Metal-oxide-semiconductor Field-Effect Transistor
  • the capacitor 202 has a first end connected to the first end of the wiring 351b in the 90-degree coupler 351, and a second end.
  • Resistive element 203 has a first end connected to bias supply terminal 206 and a second end. A bias current or bias voltage of the transistor 201 is supplied to the bias supply terminal 206 .
  • Transistor 201 has a base connected to the second end of capacitor 202 and the second end of resistive element 203, a collector connected to node 371a, and an emitter connected to ground.
  • Inductor 204 has a first end connected to the collector of transistor 201 and a second end connected to the positive terminal of voltage source 207 . Note that the negative electrode of the voltage source 207 is connected to ground.
  • a bias current or bias voltage is supplied to the base of the transistor 201 from the bias supply terminal 206 through the resistor element 203 .
  • a voltage is applied to the collector of transistor 201 from voltage source 207 through inductor 204 .
  • Transistor 201 amplifies signal RF4a input to its base, and outputs signal RF4b, which is the amplified signal RF4a, from its collector to node 371a.
  • Diode 205 has an anode connected to the collector of transistor 201 and a cathode connected to the first end of capacitor 202 through resistive element 208 . Note that a diode-connected transistor may be provided instead of the diode 205 .
  • Transistor 209 has a collector connected to the first end of capacitor 202, a base connected to gain control circuit 604, and an emitter connected to ground.
  • Transistor 201 operates as a common-emitter circuit with a collector output. Therefore, transistor 201 inverts and amplifies signal RF4a to output signal RF4b to node 371a.
  • the signal RF4b fed back to the base of the transistor 201 weakens the power of the signal RF4a. That is, the gain of transistor 201 can be reduced by feedback of signal RF4b from the collector to the base of transistor 201.
  • the diode 205 has the property that the equivalent resistance value changes depending on the flowing current.
  • the collector current of transistor 209 is adjusted by control signal S 1 supplied to the base of transistor 209 from gain control circuit 604 . By increasing or decreasing the collector current of the transistor 209, the current flowing through the diode 205 can be increased or decreased.
  • the equivalent resistance value of the diode 205 can be adjusted, so the amount of feedback of the signal RF4b from the collector to the base of the transistor 201 can be adjusted. . Thereby, the gain of the transistor 201 can be adjusted.
  • the buffer amplifiers 402 and 403 are provided on the third wiring 323 and the second wiring 322, respectively.
  • the buffer amplifier 402 has an input terminal connected to the first end of the wiring 352 b in the 90-degree coupler 352 and supplied with the signal RF2 b and an output terminal connected to the carrier circuit 561 .
  • a signal RF2c obtained by amplifying the signal RF2b is output from the output terminal of the buffer amplifier 402 .
  • the signal RF2b is inverted and amplified by, for example, a transistor that operates as a collector-output emitter-grounded circuit, and is output from the output terminal as the signal RF2c.
  • the buffer amplifier 403 has an input terminal connected to the second end of the wiring 352a in the 90-degree coupler 352 and supplied with the signal RF5a, and an output terminal connected to the node 371a.
  • a signal RF5b obtained by amplifying the signal RF5a is output from the output terminal of the buffer amplifier 403 .
  • the signal RF5a is inverted and amplified by, for example, a transistor that operates as a collector-output emitter-grounded circuit, and is output from the output terminal as the signal RF5b.
  • the signal RF4b passing through the first wiring 321 and the signal RF5b passing through the second wiring 322 are synthesized to generate the signal RF3a.
  • the signal RF3a has power corresponding to the gain of the canceller amplifier 501. Specifically, since the phase of signal RF5b lags signal RF4b by approximately 180 degrees, signal RF4b reduces the amplitude of signal RF5b in combining signal RF4b and signal RF5b at node 371a.
  • the gain of the canceller amplifier 501 increases, the amplitude of the signal RF4b increases and the power of the signal RF3a decreases. Conversely, when the gain of the canceller amplifier 501 is reduced, the amplitude of the signal RF4b is reduced and the power of the signal RF3a is increased.
  • Carrier circuit 561 includes a driver stage carrier amplifier 561a and a power stage carrier amplifier 561b cascaded to driver stage carrier amplifier 561a.
  • Driver stage carrier amplifier 561a has an input terminal connected to the output terminal of buffer amplifier 402 in variable power distribution circuit 301, and an output terminal.
  • Power stage carrier amplifier 561b has an input terminal connected to the output terminal of driver stage carrier amplifier 561a, and an output terminal.
  • a signal RF2c is supplied from the buffer amplifier 402 to the input terminal of the driver stage carrier amplifier 561a.
  • An amplified signal RF2d which is the signal RF2c amplified by the driver stage carrier amplifier 561a and the power stage carrier amplifier 561b, is output from the output terminal of the power stage carrier amplifier 561b.
  • the peaking circuit 562 includes a driver stage peaking amplifier 562a and a power stage peaking amplifier 562b cascaded with the driver stage peaking amplifier 562a.
  • Driver stage peaking amplifier 562a has an input terminal connected to node 371a in variable power distribution circuit 301, and an output terminal.
  • Power stage peaking amplifier 562 b has an input terminal connected to the output terminal of driver stage peaking amplifier 562 a , and an output terminal connected to output terminal 32 through node 711 b in combining circuit 711 .
  • a signal RF3a is supplied to the input terminal of the driver stage peak amplifier 562a through a node 371a.
  • An amplified signal RF3b which is the signal RF3a amplified by the driver stage peak amplifier 562a and the power stage peak amplifier 562b, is output from the output terminal of the power stage peak amplifier 562b.
  • the combining circuit 711 includes a quarter-wave line 711a and a node 711b.
  • Quarter wave line 711a has a first end connected to the output terminal of power stage carrier amplifier 561b and a second end connected to node 711b.
  • the quarter-wave line 711a delays the phase of the amplified signal RF2d supplied from the power stage carrier amplifier 561b by approximately 90 degrees.
  • the amplified signal RF2d Since the phase of the amplified signal RF2d is delayed by approximately 90 degrees due to the 1/4 wavelength line 711a, the amplified signal RF2d and the amplified signal RF3b are synthesized at the node 711b while the phases are substantially aligned to generate the amplified signal RF6. It should be noted that, in this specification, two signals that are "substantially in phase” means that the magnitude of the phase difference between the two signals is less than 45 degrees.
  • the gain control circuit 604 includes a bias supply circuit 602 and a VGA (Variable-Gain Amplifier) control circuit 603 .
  • Bias supply circuit 602 includes transistors 611 and 612 and resistive elements 613 and 614 .
  • VGA control circuit 603 includes transistors 621 , 622 and 623 and resistive elements 625 and 626 .
  • the gain control circuit 604 Control signal S1 for reducing the gain of canceller amplifier 501 in variable power distribution circuit 301 is output to canceller amplifier 501 .
  • "when the target carrier amplifier saturates” means a period from when the target carrier amplifier starts to saturate until the target carrier amplifier is completely saturated.
  • the bias supply terminal 616 is connected to, for example, the base of an amplification transistor (not shown) included in the target carrier amplifier 561b.
  • the bias supply circuit 602 supplies a base potential suitable for the target carrier amplifier 561b through the bias supply terminal 616 to the target carrier amplifier 561b.
  • the bias control signal input terminal 615 is externally supplied with, for example, a control current for controlling the bias of the target carrier amplifier 561b.
  • Power supply voltage VCC1 is externally supplied to power supply voltage supply node N1.
  • the transistor 611 has a collector connected to the power supply voltage node N1, a base connected to the bias control signal input terminal 615 through the resistance element 613, and an emitter connected to the bias supply terminal 616.
  • Transistor 612 has a collector connected to the base of transistor 611, a base connected to the emitter of transistor 611 through resistive element 614, and an emitter connected to ground.
  • a bias voltage obtained by adding the base-emitter voltage Vbe of the transistor 612 and the voltage across the terminals of the resistance element 614 is supplied through the bias supply terminal 616 to the target carrier amplifier 561b.
  • the base current flowing from the bias supply terminal 616 to the target carrier amplifier 561b increases.
  • the bias voltage at bias supply terminal 616 decreases. That is, the drop in the bias voltage of the bias supply terminal 616 serves as a detection signal for detecting saturation of the target carrier amplifier 561b.
  • the VGA control circuit 603 generates a control signal S1 for controlling the gain of the canceller amplifier 501 based on the detection signal and supplies it to the transistor 209 in the canceller amplifier 501 .
  • the transistor 621 is diode-connected and has a collector connected to the VGA control voltage input terminal 628 through a resistive element 625, and an emitter.
  • Transistor 622 is diode-connected and has a collector connected to the emitter of transistor 621 and an emitter connected to ground.
  • the resistive element 626 has a first end connected to the collector of the transistor 621 and a second end.
  • the transistor 623 has a collector connected to the second end of the resistance element 626 and the base of the transistor 209 (see FIG. 2) in the canceller amplifier 501, a base connected to the emitter of the transistor 611, and an emitter connected to ground. , has
  • a voltage for generating a reference voltage is externally supplied to the VGA control voltage input terminal 628 . Since each of transistors 621 and 622 functions as a diode, two diode voltage drops occur in the path between the collector and emitter of transistor 621 and the path between the collector and emitter of transistor 622 . That is, the voltage of the collector of the transistor 621 with respect to ground, that is, the reference voltage, is a voltage level corresponding to the voltage drop of two diodes.
  • the collector voltage of the transistor 623 is the voltage obtained by subtracting the voltage across the terminals of the resistance element 626 from the reference voltage. A current corresponding to the detection signal supplied to the base of the transistor 623 flows through the resistance element 626 .
  • the target carrier amplifier 561b when the target carrier amplifier 561b is saturated, the voltage value of the detection signal decreases, so the current flowing through the collectors of the resistive element 626 and the transistor 623 decreases. As a result, the voltage across the terminals of the resistance element 626 decreases, and the collector voltage of the transistor 623, that is, the control signal S1 increases. That is, when the target carrier amplifier 561b is saturated, the voltage of the control signal S1 output by the VGA control circuit 603 to the transistor 209 (see FIG. 2) in the canceller amplifier 501 increases.
  • VGA control circuit 603 by adding an inverting amplifier circuit connected between the transistor 623 and the canceller amplifier 501, even if the control signal S1 is lowered when the target carrier amplifier 561b is saturated, good.
  • the canceller amplifier 501 when the voltage of the control signal S1 increases, the collector current of the transistor 209 and the current flowing through the diode 205 increase, and the gain of the transistor 201 decreases. Therefore, the power of the signal RF4b output from the canceller amplifier 501 is reduced.
  • the phase of the signal RF5b lags the signal RF4b by approximately 180 degrees. Therefore, when the power of the signal RF4b decreases, the cancellation of the signal RF5b by the signal RF4b is suppressed and the power of the signal RF3a increases. That is, when the target carrier amplifier 561b is saturated, the power of the signal RF3a supplied to the peak circuit 562 increases.
  • FIG. 4 is a diagram showing an example of changes in the amount of heat generated by each amplifier with respect to output power.
  • the horizontal axis indicates the output power of the power amplifier circuit 101 or the output power of the Doherty amplifier described in Patent Document 1 (hereinafter sometimes referred to as a comparative amplifier), and the vertical axis indicates each amplifier. Shows the calorific value from
  • the amount of heat generated by the target carrier amplifier 561b in the power amplifier circuit 101 significantly increases as the output power of the power amplifier circuit 101 increases, as indicated by the curve C1.
  • the amount of heat generated by the target carrier amplifier 561b increases according to the degree of saturation of the target carrier amplifier 561b. The same applies to the amount of heat generated by the carrier amplifier in the comparative amplifier.
  • the power amplifier circuit 101 when the output power of the power amplifier circuit 101 increases and the target carrier amplifier 561b is saturated, control is performed to reduce the gain of the canceller amplifier 501. That is, in the power amplifier circuit 101, the canceller amplifier 501 is controlled. Then, when saturation of the target carrier amplifier 561b is detected, the power consumption of the control target is reduced.
  • the amount of heat to be controlled in the power amplifier circuit 101 decreases according to the degree of saturation of the power stage carrier amplifier 561b, as indicated by the curve C2.
  • This temperature rise largely contributes to the increase in power consumption in the target carrier amplifier 561b. That is, the heat generated in the target carrier amplifier 561b is conducted to the entire circuit, and the temperature of the power amplifier circuit 101 rises.
  • FIG. 5 is a diagram showing an example of temperature change of a controlled object with respect to output power.
  • the horizontal axis indicates the output power of the power amplifier circuit 101 or the output power of the comparison target amplifier
  • the vertical axis indicates the temperature of the control target.
  • the power amplifier circuit 101 when the output power of the power amplifier circuit 101 increases, the amount of heat generated by the target carrier amplifier 561b increases, but the amount of heat generated by the canceller amplifier 501 to be controlled decreases.
  • the temperature of the controlled object rises according to the degree of saturation of the target carrier amplifier 561b as shown by the curve C5, it can be suppressed compared to the temperature rise of the controlled object in the comparative amplifier. That is, the power amplifier circuit 101 can suppress the temperature rise of the controlled object even when the output power of the power amplifier circuit 101 increases.
  • the amount of heat generated and the temperature in the carrier amplifier increase with the output power before the carrier amplifier saturates. Then, the amount of heat generated when the carrier amplifier saturates rapidly increases immediately after the carrier amplifier saturates. Therefore, the temperature of the carrier amplifier also rises sharply immediately after the carrier amplifier is saturated. Here, the temperature rise of the carrier amplifier is greater than that of the peak amplifier.
  • the temperature of the peak amplifier rises immediately after the carrier amplifier saturates, and then rises further due to the heat transferred from the carrier amplifier.
  • step St1 At the timing when the carrier amplifier starts to saturate, the bias point is raised so that the amount of control, that is, the amount of gain increase is sufficient for the peak amplifier, and the saturation of the carrier amplifier is eliminated (step St1).
  • step St2 the control amount of the peak amplifier becomes insufficient
  • step St3 When the control amount for the peak amplifier becomes insufficient, the carrier amplifier saturates again (step St3), so the bias point of the peak amplifier is raised (step St1).
  • steps St1 to St3 are repeated because the control amount becomes insufficient due to the temperature fluctuation of the peak amplifier, and it takes time until the saturation of the carrier amplifier is stably eliminated.
  • steps St1 to St3 increases the power consumption of the comparison target amplifier, which may cause thermal runaway of the comparison target amplifier. This may destroy the comparison amplifier.
  • control is performed to lower the gain of the canceller amplifier 501, for example, from the timing when the target carrier amplifier 561b starts to saturate.
  • the output power from the driver stage peak amplifier 562a and the power stage peak amplifier 562b is increased, and saturation in the target carrier amplifier 561b is eliminated.
  • the temperature rise further reduces the gain of the canceller amplifier 501. This further increases the output power from driver stage peaking amplifier 562a and power stage peaking amplifier 562b.
  • the temperature rise of the canceller amplifier 501 due to the heat transferred from the target carrier amplifier 561b further alleviates the saturation of the target carrier amplifier 561b.
  • restaturation of the target carrier amplifier 561b can be suppressed.
  • the control to reduce the gain of the canceller amplifier 501 suppresses an increase in power consumption in the power amplifier circuit 101, which in turn suppresses thermal runaway of the power amplifier circuit 101, thereby preventing destruction of the power amplifier circuit 101. can do.
  • FIG. 6 is a circuit diagram of the variable power distribution circuit 302.
  • the variable power distribution circuit 302 according to the second embodiment differs from the variable power distribution circuit 301 according to the first embodiment in that the signal RF2a is distributed by a balun.
  • the variable power distribution circuit 302 includes a distribution circuit 332 instead of the distribution circuit 331 compared to the variable power distribution circuit 301 shown in FIG.
  • Distribution circuit 332 includes balun 353 instead of 90 degree coupler 352 as compared to distribution circuit 331 shown in FIG.
  • Balun 353 includes inductors 353a and 353b and capacitors 353c and 353d.
  • the distribution circuit 332 divides the signal RF1 supplied through the input terminal 31 into a signal RF2b having substantially the same phase as the signal RF1, a signal RF4a having a phase delayed by about 270 degrees with respect to the phase of the signal RF2b, and a phase of the signal RF2b. and a signal RF5a having a phase delayed by approximately 90 degrees with respect to the signal RF5a.
  • the first end of the wiring 351 b in the 90-degree coupler 351 is connected to the third wiring 323 .
  • the signals RF2a and RF2b are output from the second end of the wiring 351a and the first end of the wiring 351b, respectively.
  • the balun 353 divides the signal RF2a supplied from the 90-degree coupler 351 into the signal RF5a and the signal RF4a.
  • the inductor 353a in the balun 353 has a first end connected to the second end of the wire 351a in the 90-degree coupler 351 and a second end connected to ground.
  • the inductor 353b has a first end connected to the second wiring 322 and a second end connected to the first wiring 321, and is electromagnetically coupled with the inductor 353a.
  • the capacitor 353c is provided between the first end of the inductor 353a and the second end of the inductor 353a.
  • a capacitor 353d is provided between the first end of the inductor 353b and the second end of the inductor 353b.
  • the signals RF5a and RF4a are output from the first and second ends of the inductor 353b, respectively.
  • FIG. 7 is a circuit diagram of the power amplifier circuit 103. As shown in FIG. As shown in FIG. 7, the power amplifier circuit 103 according to the third embodiment differs from the power amplifier circuit 101 according to the first embodiment in that each of the carrier circuit 561 and the peak circuit 562 amplifies the balanced signal.
  • the power amplifier circuit 103 includes a variable power distribution circuit 303, a carrier circuit 561, a peak circuit 562, a gain control circuit 604, and a combining circuit 713.
  • Carrier circuit 561 includes a driver stage carrier differential amplifier 561c (carrier amplifier) and a power stage carrier differential amplifier 561d (carrier amplifier) cascaded to driver stage carrier differential amplifier 561c.
  • the peaking circuit 562 includes a driver stage peaking differential amplifier 562c (peaking amplifier) and a power stage peaking differential amplifier 562d (peaking amplifier) cascaded with the driver stage peaking differential amplifier 562c.
  • the variable power distribution circuit 303 divides the unbalanced signal RF1 (first signal) into the balanced signals RF2cp (second signal) and RF2cm (second signal), and the balanced signals The signal is divided into a signal RF3ap (third signal) and a signal RF3am (third signal) that are out of phase with RF2cp (second signal) and signal RF2cm.
  • the carrier circuit 561 amplifies the balanced signal, that is, the signals RF2cp and RF2cm supplied from the variable power distribution circuit 303, by a driver stage carrier differential amplifier 561c and a power stage carrier differential amplifier 561d, and amplifies the amplified balanced signal. It outputs signals RF2dp and RF2dm to combining circuit 713 .
  • Peaking circuit 562 amplifies the balanced signal, i.e., signals RF3ap and RF3am, supplied from variable power distribution circuit 303 by driver stage peaking differential amplifier 562c and power stage peaking differential amplifier 562d, and amplifies the amplified balanced signal. It outputs signals RF3bp and RF3bm to combining circuit 713 .
  • the synthesizing circuit 713 synthesizes the amplified signals RF2dp and RF2dm supplied from the carrier circuit 561 and the amplified signals RF3bp and RF3bm supplied from the peak circuit 562 to generate the amplified signal RF6.
  • the synthesizing circuit 713 synthesizes, for example, the amplified signal RF2dp and the amplified signal RF3bp, the phases of which are different from each other by approximately 90 degrees, to generate one of the balanced signals, and the phases of which are different from each other by approximately 90 degrees.
  • the amplified signal RF2dm and the amplified signal RF3bm are combined to generate the other of the balanced signals.
  • the synthesis circuit 713 converts the balanced signal into an amplified single-ended signal RF6 by using, for example, a balun.
  • FIG. 8 is a circuit diagram of the variable power distribution circuit 303.
  • the variable power distribution circuit 303 includes a distribution circuit 333 , a pass characteristic changing circuit 343 , a synthesis circuit 373 , and buffer amplifiers 412 and 413 .
  • Pass characteristic changing circuit 343 includes a canceller amplifier 511 .
  • Combining circuit 373 includes nodes 373ap and 373am.
  • the distribution circuit 333 includes a 90-degree coupler 351 and baluns 353 and 354.
  • the 90-degree coupler 351 and balun 353 in the distribution circuit 333 are similar to the 90-degree coupler 351 and balun 353 in the distribution circuit 332 shown in FIG. 6, respectively.
  • Balun 354 includes inductors 354a and 354b and capacitors 354c and 354d.
  • the distribution circuit 333 converts the signal RF1 supplied through the input terminal 31 into a balanced signal, which is a signal RF2bp (second signal) and a signal RF2bm (second signal), and a balanced signal having a phase difference of approximately 90 degrees from the signals RF2bp and RF2bm.
  • inductor 354a in balun 354 has a first end connected to a first end of wire 351b in 90-degree coupler 351 and a second end connected to ground.
  • the inductor 354b has a first end connected to the third wiring 323p and a second end connected to the third wiring 323m, and is electromagnetically coupled with the inductor 354a.
  • a capacitor 354c is provided between the first end of the inductor 354a and the second end of the inductor 354a.
  • a capacitor 354d is provided between the first end of the inductor 354b and the second end of the inductor 354b.
  • the signals RF2bp and RF2bm are output from the first and second ends of the inductor 354b, respectively.
  • the third wirings 323p and 323m are balanced lines and transmit signals RF2bp and RF2bm, respectively.
  • the buffer amplifier 412 is a differential amplifier and differentially amplifies the signals RF2bp and RF2bm supplied from the balun 354 .
  • the buffer amplifier 412 differentially outputs signals RF2cp and RF2cm, which are balanced signals obtained by differentially amplifying the signals RF2bp and RF2bm, to the carrier circuit 561 .
  • the second wirings 322p and 322m are balanced lines and are connected to the first and second ends of the inductor 353b in the balun 353, respectively.
  • the first wirings 321m and 321p are balanced lines and are connected to a node 355p on the second wiring 322p and a node 355m on the second wiring 322m, respectively.
  • the balun 353 converts the signal RF2a supplied from the 90-degree coupler 351 into a balanced signal.
  • the signal output from the first end of the inductor 353b has a phase delayed by approximately 90 degrees with respect to the signal RF2bp, and is supplied to the buffer amplifier 413 and the canceller amplifier 511 as the signal RF5ap and the signal RF4ap, respectively.
  • the signal output from the second end of the inductor 353b has a phase delayed by approximately 90 degrees with respect to the signal RF2bm, and is supplied to the buffer amplifier 413 and the canceller amplifier 511 as the signal RF5am and the signal RF4am, respectively.
  • the buffer amplifier 413 is a differential amplifier and differentially amplifies the balanced signals supplied from the balun 353, that is, the signals RF5ap and RF5am.
  • the buffer amplifier 413 outputs signals RF5bp and RF5bm, which are differentially amplified balanced signals, to nodes 373ap and 373am in the combining circuit 373 .
  • FIG. 9 is a circuit diagram of the canceller amplifier 511.
  • the canceller amplifier 511 differentially amplifies the signals RF4am and RF4ap and outputs signals RF4bm and RF4bp which are differentially amplified balanced signals.
  • the canceller amplifier 511 is a variable gain differential amplifier circuit with a variable gain.
  • Canceller amplifier 511 includes current control circuit 12, transistors 201 and 251, capacitors 202 and 252, resistive elements 203 and 253, inductors 204 and 254, diodes 205 and 255, and resistive elements 208 and 258. , voltage supply 207 .
  • Transistor 201, capacitor 202, resistive elements 203 and 208, inductor 204, diode 205, bias supply terminal 206 and voltage source 207 in canceller amplifier 511 are similar to transistor 201, capacitor 202, resistive element 203 and 208, inductor 204, diode 205, bias supply terminal 206 and voltage source 207 respectively.
  • the current control circuit 12 includes a transistor 261 and a transformer 271.
  • Transformer 271 includes a primary inductor 272 and a secondary inductor 273 .
  • the secondary inductor 273 includes an inductor 273a and an inductor 273b.
  • a primary inductor 272 has a first end connected to node 355m and a second end connected to node 355p.
  • Inductor 273a in secondary inductor 273 is electromagnetically coupled to primary inductor 272 and has a first end connected to the first end of capacitor 202 and a second end at node 273c. .
  • the inductor 273b is electromagnetically coupled to the primary inductor 272 and has a first end connected to the second end of the inductor 273a, namely the node 273c, and a second end.
  • Inductor 273b has an inductance substantially the same as that of inductor 273a.
  • Transistor 261 has a collector connected to node 273c, a base connected to gain control circuit 604, and an emitter connected to ground.
  • the signals RF4am and RF4ap are supplied to the first end and the second end of the primary side inductor 272, respectively, the signals RF4cm and RF4cp are output from the first end of the inductor 273a and the second end of the inductor 273b.
  • the phase of the signal RF4cm differs from the phase of the signal RF4cp by approximately 180°.
  • the capacitor 252 has a first end connected to the second end of the inductor 273b and a second end.
  • Resistive element 253 has a first end connected to bias supply terminal 256 and a second end. A bias current or bias voltage of the transistor 251 is supplied to the bias supply terminal 256 .
  • Transistor 251 has a base connected to the second end of capacitor 252 and the second end of resistive element 253, a collector connected to the positive terminal of voltage source 207 through inductor 254, and an emitter connected to ground. .
  • a bias current or bias voltage is supplied to the base of the transistor 251 from a bias supply terminal 256 through a resistance element 253 .
  • a voltage is applied to the collector of transistor 251 from voltage source 207 through inductor 254 .
  • Diode 255 has an anode connected to the collector of transistor 251 and a cathode connected to the first end of capacitor 252 through resistive element 258 . Note that the diode 255 may be formed by a diode-connected transistor.
  • the collector of transistor 201 and the collector of transistor 251 are connected to nodes 373ap and 373am in combining circuit 373, respectively.
  • Transistors 201 and 251 amplify signals RF4cm and RF4cp, respectively.
  • the gains of transistors 201 and 251 are adjusted by control signal S 1 applied to the base of transistor 261 .
  • control signal S 1 applied to the base of transistor 261 .
  • power stage carrier differential amplifier 561d see FIG. 7 in carrier circuit 561 saturates, the voltage of control signal S1 increases and the gain of transistors 201 and 251 decreases.
  • a signal RF4bm which is the amplified signal RF4cm, is output from the collector of the transistor 201 to the node 373ap. From the collector of transistor 251, signal RF4bp, which is amplified signal RF4cp, is output to node 373ap.
  • the signal RF5bp from the buffer amplifier 413 and the signal RF4bm from the canceller amplifier 511 are combined. Since the phase of the signal RF5bp and the phase of the signal RF4bm differ by approximately 180 degrees, when the gain of the canceller amplifier 511 becomes small, the cancellation of the signal RF5bp by the signal RF4bm is suppressed, and the signal transmitted from the node 373ap to the peak circuit 562. The power of RF3ap is increased.
  • the signal RF5bm from the buffer amplifier 413 and the signal RF4bp from the canceller amplifier 511 are synthesized. Since the phase of the signal RF5bm and the phase of the signal RF4bp differ by approximately 180 degrees, when the gain of the canceller amplifier 511 becomes small, the cancellation of the signal RF5bm by the signal RF4bp is suppressed, and the signal transmitted from the node 373am to the peak circuit 562 RF3am power increases.
  • the peak circuit 562 can be operated to alleviate the saturation of the power stage carrier differential amplifier 561d. can be obtained.
  • FIG. 10 is a circuit diagram of the power amplifier circuit 104. As shown in FIG. As shown in FIG. 10, the power amplifier circuit 104 according to the fourth embodiment is similar to the power amplifier circuit 104 according to the first embodiment in that the input power to the carrier amplifier is also adjusted according to the saturation of the carrier amplifier. different from
  • the power amplifier circuit 104 includes a variable power distribution circuit 304, a carrier circuit 561, a peak circuit 562, a gain control circuit 604, and a combining circuit 711.
  • Carrier circuit 561 includes a carrier amplifier 561e (target carrier amplifier).
  • the peak circuit 562 includes a peak amplifier 562e.
  • the gain control circuit 604 and the combining circuit 711 in the power amplifier circuit 104 are the same as the gain control circuit 604 and the combining circuit 711 in the power amplifier circuit 101 shown in FIG. 1, respectively.
  • the variable power distribution circuit 304 increases the power (first power) of the signal RF3a (third signal) and decreases the power (second power) of the signal RF2c (second signal) based on the control signal S1. Also, the variable power distribution circuit 304 decreases the power of the signal RF3a and increases the power of the signal RF2a based on the control signal S1.
  • the variable power distribution circuit 304 includes a first wiring 321, a second wiring 322, a pass characteristic changing circuit 341, a 90-degree coupler 351 (distribution circuit), a 90-degree coupler 356 (generation circuit), and a buffer amplifier 402. ,including.
  • the 90-degree coupler 356 includes wires 356a and 356b.
  • the wirings 356a and 356b are, for example, quarter-wave lines.
  • the 90 degree coupler 351, the pass characteristic changing circuit 341 and the buffer amplifier 402 are the same as the 90 degree coupler 351, the pass characteristic changing circuit 341 and the buffer amplifier 402 in the variable power distribution circuit 301 shown in FIG.
  • the 90-degree coupler 351 divides the signal RF1 (first signal) into a signal RF4a (fourth signal) and a signal RF5a (fifth signal) having a phase different from that of the signal RF4a by approximately 90 degrees.
  • the wiring 351 a in the 90-degree coupler 351 has a first end connected to the input terminal 31 and a second end connected to the second wiring 322 .
  • the wiring 351b has a first end connected to the first wiring 321 and a second end connected to ground through the resistive element 351c, and is electromagnetically coupled to the wiring 351a.
  • the signal RF5a whose phase is delayed by approximately 90° with respect to the signal RF1 is output from the second end of the wiring 351a, and the signal substantially in phase with the signal RF1 is output from the second end of the wiring 351a.
  • RF4a is output from the first end of the wiring 351b.
  • the second wiring 322 connects the first end of the wiring 351a and the 90-degree coupler 356, and transmits the signals RF5a and RF5b.
  • the buffer amplifier 402 is provided on the second wiring 322 and has an input terminal connected to the second end of the wiring 351a in the 90-degree coupler 351, and an output terminal.
  • a signal RF5b (fifth signal) obtained by amplifying the signal RF5a supplied to the input terminal is output from the output terminal of the buffer amplifier 402 .
  • the first wiring 321 connects the first end of the wiring 351b and the 90-degree coupler 356, and transmits signals RF4a and RF4b.
  • the canceller amplifier 501 in the pass characteristic changing circuit 341 is provided on the first wiring 321 and has an input terminal connected to the first end of the wiring 351b in the 90-degree coupler 351, and an output terminal.
  • a signal RF4b (fourth signal) obtained by amplifying the signal RF4a supplied to the input terminal is output from the output terminal of the canceller amplifier 501 .
  • the 90-degree coupler 356 combines the signal RF4b that has passed through the first wiring 321 and the signal RF5b that has passed through the second wiring 322 in substantially the same phase to generate the signal RF2c, which has passed through the first wiring 321.
  • the signal RF4b and the signal RF5b that has passed through the second wiring 322 are combined in substantially opposite phases to generate the signal RF3a.
  • the wiring 356a in the 90-degree coupler 356 has a first end connected to the output terminal of the canceller amplifier 501 and a second end connected to the input terminal of the carrier amplifier 561e.
  • Line 356b has a first end connected to the input terminal of peak amplifier 562e and a second end connected to the output terminal of buffer amplifier 402, and is electromagnetically coupled to line 356a.
  • the phase of the signal RF5b lags the phase of the signal RF4b by approximately 90 degrees. Therefore, at the second end of the wiring 356a, the signal based on the signal RF4b whose phase is delayed by about 90 degrees due to the wiring 356a and the signal based on the signal RF5b are combined in substantially the same phase to generate the signal RF2c. generated.
  • the carrier amplifier 561e When the saturation of the carrier amplifier 561e is eliminated, the gain of the canceller amplifier 501 increases, and the power of the signal RF4b increases, the power of the signal RF2c, that is, the input power of the carrier amplifier 561e increases. Thereby, the carrier amplifier 561e can be operated while suppressing saturation.
  • a signal based on the signal RF4b and a signal based on the signal RF5b whose phase is delayed by about 90 degrees due to the wiring 356b are combined in substantially opposite phases to generate the signal RF3a. be done.
  • the peak amplifier 562e can be operated so that saturation of the carrier amplifier 561e is suppressed.
  • the second end of the wiring 356b is an isolation port with respect to the input of the signal RF4b to the first end of the wiring 356a in the 90-degree coupler 356. Therefore, the load of the buffer amplifier 402 does not fluctuate depending on the output power of the signal RF4b from the canceller amplifier 501. FIG. As a result, fluctuations in the gain and pass characteristics of the buffer amplifier 402 can be suppressed, thereby suppressing distortion of the signal RF5b and improving the quality of the amplified signal RF6.
  • FIG. 11 is a circuit diagram of the power amplifier circuit 105. As shown in FIG. As shown in FIG. 11, the power amplifier circuit 105 differs from the power amplifier circuit 104 according to the fourth embodiment in that the circuit for distributing the signal RF1 is simplified.
  • the power amplifier circuit 105 includes a variable power distribution circuit 305 instead of the variable power distribution circuit 304, unlike the power amplifier circuit 104 shown in FIG.
  • Variable power distribution circuit 305 includes distribution circuit 357 instead of 90-degree coupler 351 compared to variable power distribution circuit 304 shown in FIG.
  • Distribution circuit 357 includes a quarter-wave line 357a and a node 357b.
  • the input terminal of the canceller amplifier 501 in the pass characteristic changing circuit 341 is connected through the first wiring 321 to the node 357b.
  • a quarter-wave line 357 a in the distribution circuit 357 has a first end connected to the input terminal 31 through a node 357 b and a second end connected to the input terminal of the buffer amplifier 402 .
  • a signal RF1 supplied to the input terminal 31 is divided into a signal RF4a and a signal RF5a at a node 357b.
  • Signal RF4a is input to canceller amplifier 501 through first wiring 321 .
  • the signal RF5a is input to the buffer amplifier 402 through the quarter-wave line 357a and the second wiring 322.
  • the phase of the signal RF5a is delayed by approximately 90 degrees due to the 1/4 wavelength line 357a, so it is delayed by approximately 90 degrees from the phase of the signal RF4a.
  • FIG. 12 is a circuit diagram of the power amplifier circuit 106. As shown in FIG. As shown in FIG. 12, the power amplifier circuit 106 according to the sixth embodiment differs from the power amplifier circuit 104 according to the fourth embodiment in that a 90-degree branch line coupler is used as a circuit for distributing the signal RF1. .
  • the power amplifier circuit 106 includes a variable power distribution circuit 306 instead of the variable power distribution circuit 304 compared to the power amplifier circuit 104 shown in FIG.
  • Variable power distribution circuit 306 includes a 90 degree branch line coupler 358 (distribution circuit) instead of 90 degree coupler 351 compared to variable power distribution circuit 304 shown in FIG.
  • the 90 degree branch line coupler 358 includes quarter wave lines 358a, 358b, 358c and 358d and a resistive element 358e.
  • a quarter-wave line 358a in the 90-degree branch line coupler 358 has a first end connected to the input terminal 31 and a second end connected to ground through a resistive element 358e.
  • the quarter-wave line 358 b has a first end connected to the second end of the quarter-wave line 358 a and a second end connected to the input terminal of the buffer amplifier 402 .
  • the quarter-wave line 358 d has a first end connected to the first end of the quarter-wave line 358 a and a second end connected to the input terminal of the canceller amplifier 501 .
  • the quarter-wavelength line 358c has a first end connected to the second end of the quarter-wavelength line 358d and a second end connected to the second end of the quarter-wavelength line 358b.
  • the signal RF4a is output from the second end of the quarter-wavelength line 358d, and the signal A signal RF5a whose phase is delayed by approximately 90° with respect to RF4a is output from the second end of the quarter-wave line 358b.
  • FIG. 13 is a circuit diagram of the power amplifier circuit 107. As shown in FIG. As shown in FIG. 13, the power amplifier circuit 107 according to the seventh embodiment differs from the power amplifier circuit according to the sixth embodiment in that a 90-degree branch line coupler is used as a circuit for generating the signal RF2c and the signal RF3a. 106 different.
  • the power amplifier circuit 107 includes a variable power distribution circuit 307 instead of the variable power distribution circuit 306 compared to the power amplifier circuit 106 shown in FIG.
  • the variable power distribution circuit 307 includes a 90 degree branch line coupler 359 (generating circuit) instead of the 90 degree coupler 356 compared to the variable power distribution circuit 306 shown in FIG.
  • a 90 degree branch line coupler 359 includes quarter wave lines 359a, 359b, 359c and 359d.
  • a quarter-wave line 359 a in the 90-degree branch line coupler 359 has a first end connected to the output terminal of the canceller amplifier 501 and a second end connected to the output terminal of the buffer amplifier 402 .
  • the quarter-wavelength line 359b has a first end connected to the second end of the quarter-wavelength line 359a and a second end connected to the input terminal of the carrier amplifier 561e.
  • the quarter-wave line 359d has a first end connected to the first end of the quarter-wave line 359a and a second end connected to the input terminal of the peak amplifier 562e.
  • the quarter-wavelength line 359c has a first end connected to the second end of the quarter-wavelength line 359d and a second end connected to the second end of the quarter-wavelength line 359b.
  • the signal RF4b When the signal RF4b is supplied from the canceller amplifier 501 to the first end of the quarter-wavelength line 359a and the first end of the quarter-wavelength line 359d, the signal RF3a is output from the second end of the quarter-wavelength line 359d. At the same time, a signal RF2c whose phase is delayed by approximately 90° with respect to the signal RF3a is output from the second end of the quarter-wavelength line 359b.
  • the phase of the signal RF5b lags the phase of the signal RF4b by approximately 90 degrees. Therefore, at the second end of the quarter-wave transmission line 359b, a signal based on the signal RF4b whose phase is delayed by approximately 180 degrees due to the quarter-wave transmission lines 359a and 359b or the quarter-wave transmission lines 359d and 359c. , and a signal based on the signal RF5b whose phase is delayed by approximately 90 degrees by the 1/4 wavelength line 359b are combined in approximately the same phase to generate the signal RF2c.
  • a signal based on the signal RF4b whose phase is delayed by approximately 90 degrees due to the quarter-wavelength line 359d and a signal based on the signal RF5b that is 1/4 Signals whose phases are delayed by approximately 180 degrees by the wavelength lines 359a and 359d or the quarter-wave lines 359b and 359c are synthesized in substantially opposite phases to generate the signal RF3a.
  • FIG. 14 is a circuit diagram of the power amplifier circuit 108. As shown in FIG. As shown in FIG. 14, the power amplifier circuit 108 according to the eighth embodiment differs from the power amplifier circuit according to the fifth embodiment in that the pass characteristic changing circuit for changing the pass characteristic of the first wiring 321 is simplified. 105 different.
  • the power amplifier circuit 108 includes a variable power distribution circuit 308 instead of the variable power distribution circuit 305, unlike the power amplifier circuit 105 shown in FIG.
  • Variable power distribution circuit 308 includes a pass characteristic change circuit 348 instead of pass characteristic change circuit 341 and buffer amplifier 402, unlike variable power distribution circuit 305 shown in FIG.
  • Pass characteristic changing circuit 348 includes a transistor 521 (variable resistance element).
  • a diode or a varicap variable capacitance
  • the input terminal 31 is connected to the first end of the quarter-wave line 357a in the distribution circuit 357 through the node 357b.
  • the second end of the wiring 356b in the 90 degree coupler 356 is connected through the second wiring 322 to the second end of the quarter wavelength line 357a.
  • a first end of wiring 356 a in 90-degree coupler 356 is connected to node 357 b in distribution circuit 357 through first wiring 321 .
  • the transistor 521 in the pass characteristic changing circuit 348 is provided between the first wiring 321 and the ground.
  • the equivalent resistance value of the transistor 521 is variable based on the control signal S1.
  • the transistor 521 has a collector connected to the first end of the quarter-wave line 357a and the first end of the wiring 356a, a base connected to the gain control circuit 604, and an emitter connected to ground. , has
  • the equivalent resistance value between the collector and emitter of the transistor 521 is large because the voltage of the control signal S1 is low.
  • the voltage of the control signal S1 increases and the equivalent resistance value between the collector and emitter of the transistor 521 decreases.
  • the power of the signal RF4a input to the first end of the wiring 356a is small when the carrier amplifier 561e is saturated, and is large when the saturation of the carrier amplifier 561e is eliminated.
  • the signal based on the signal RF4a and the signal based on the signal RF5a are synthesized substantially in phase.
  • the signal based on the signal RF4a and the signal based on the signal RF5a are combined with substantially opposite phases.
  • the carrier amplifier 561e saturates, the input power to the carrier amplifier 561e decreases and the input power to the peak amplifier 562e increases. Then, when the saturation of the carrier amplifier 561e is eliminated, the input power to the carrier amplifier 561e increases and the input power to the peak amplifier 562e decreases.
  • the pass characteristic changing circuit 341 changes the pass characteristic of the signal RF4a passing through the first wiring 321 by changing the gain of the canceller amplifier 501.
  • the configuration is not limited to this.
  • a switch or an attenuator may be provided in the first wiring 321 to change the pass characteristic of the signal RF4a passing through the first wiring 321.
  • FIG. The same applies to the variable power distribution circuit 303 as well.
  • the variable power distribution circuit 301 divides the signal RF1 into the signal RF2c and the signal RF3a having a different phase from the signal RF2c, and can increase or decrease the power of the signal RF3a based on the control signal S1. It is possible.
  • Carrier circuit 561 includes one or more carrier amplifiers, amplifies signal RF2c, and outputs amplified signal RF2c, ie, amplified signal RF2d.
  • Peaking circuit 562 includes one or more peaking amplifiers, amplifies signal RF3a, and outputs amplified signal RF3a, ie, amplified signal RF3b.
  • the gain control circuit 604 outputs the control signal S1 to the variable power distribution circuit 301 based on the degree of saturation of the target carrier amplifier 561b, which is the carrier amplifier closest to the output side among the one or more carrier amplifiers in the carrier circuit 561. do.
  • the amplification operation of the peak amplifier is controlled without increasing the pass characteristic of the peak amplifier. be able to.
  • the amplified signal RF2d from the carrier circuit 561 goes around the closed circuit including the peak amplifier and is re-input to the carrier circuit 561, thereby suppressing the power amplifier circuit 101 from becoming an oscillation circuit.
  • the power amplifier circuit 101 can operate satisfactorily by overlapping a part of the amplified signal RF2d that has made a circuit around the closed circuit and the input signal to the target carrier amplifier 561b. It can be suppressed that it will not be done. Therefore, it is possible to provide a power amplifier circuit capable of obtaining linear input/output characteristics while suppressing an increase in pass characteristics of the peak amplifier.
  • variable power distribution circuit 304 increases the power of the signal RF3a based on the control signal S1, decreases the power of the signal RF2c, and decreases the power of the signal RF3a based on the control signal S1. and increase the power of the signal RF2c.
  • the target carrier amplifier 561e when the target carrier amplifier 561e is saturated, the input power to the target carrier amplifier 561e is immediately reduced, so the saturation of the target carrier amplifier 561e can be quickly alleviated.
  • the target carrier amplifier 561e When the target carrier amplifier 561e is no longer saturated, the input power to the target carrier amplifier 561e is immediately increased, so that the target carrier amplifier 561e can quickly return to normal amplification operation.
  • distortion due to saturation of the target carrier amplifier 561e can be suppressed in the amplified signal RF6 output from the power amplifier circuit 104, so that the quality of the amplified signal RF6 can be improved.
  • the variable power distribution circuit 303 converts the signal RF1, which is an unbalanced signal, to the signals RF2cp and RF2cm, which are balanced signals, and is a balanced signal and has different phases from the signals RF2cp and RF2cm, respectively. signals RF3ap and RF3am.
  • driver stage carrier differential amplifier 561c and power stage carrier differential amplifier 561d and driver stage peak differential amplifier 562c and power stage peak differential amplifier 562d are differential amplifiers.
  • Non-Patent Document 1 can be applied to the differential amplifier.
  • the variable power distribution circuit 301 distributes the signal RF1 into the signal RF2b, the signal RF4a having a phase different from that of the signal RF2b by about 90 degrees, and the signal RF5a having a phase opposite to that of the signal RF4a.
  • the first wiring 321 and the second wiring 322 that respectively transmit the signal RF4a and the signal RF5a from the distribution circuit 331, and the control signal S1 the transmission characteristics of the signal RF4a passing through the first wiring 321 are determined.
  • the closed circuit formed by the carrier circuit 561, the peak circuit 562, the second wiring 322, and the third wiring 323 is configured to change the passage characteristics of the first wiring 321 separately from the closed circuit.
  • An oscillation circuit can be effectively suppressed.
  • the power amplifier circuit 101 operates well because part of the output of the carrier amplifier that has made a circuit around the closed circuit overlaps with the input signal to the carrier amplifier. It is possible to effectively suppress the disappearance.
  • the variable power splitter circuit 304 includes a 90-degree coupler 351 that splits the signal RF1 into a signal RF4a and a signal RF5a having a phase different from that of the signal RF4a by approximately 90 degrees; A first wiring 321 and a second wiring 322 that respectively transmit the signal RF4a and the signal RF5a from the coupler 351, and a transmission characteristic changing circuit that changes the transmission characteristic of the signal RF4a passing through the first wiring 321 based on the control signal S1.
  • the signal RF4a that has passed through the first wiring 321, and the signal RF5a that has passed through the second wiring 322 are combined in substantially the same phase to generate the signal RF2c, and the signal RF4a that has passed through the first wiring 321 is synthesized.
  • the closed circuit formed by the carrier circuit 561, the peak circuit 562, and the 90-degree coupler 356 is configured to change the pass characteristics of the first wiring 321, which is provided separately, so that the closed circuit becomes an oscillation circuit. can be effectively suppressed. Further, even when the closed circuit does not function as an oscillation circuit, the power amplifier circuit 104 operates well because part of the output of the carrier amplifier that has made a circuit around the closed circuit overlaps with the input signal to the carrier amplifier. It is possible to effectively suppress the disappearance.
  • the pass characteristic changing circuit 341 is provided on the first wiring 321 and includes the canceller amplifier 501 whose gain is variable based on the control signal S1.
  • the gain control circuit 604 outputs a control signal S1 for reducing the gain of the canceller amplifier 501 to the variable power distribution circuit 301 when the target carrier amplifier 561b is saturated.
  • the saturation of the target carrier amplifier 561b can be further alleviated, so that the time until the saturation of the target carrier amplifier 561b is stably eliminated can be shortened and the re-saturation of the target carrier amplifier 561b can be suppressed.
  • the control to reduce the gain of the canceller amplifier 501 suppresses an increase in power consumption in the power amplifier circuit 101, which in turn suppresses thermal runaway of the power amplifier circuit 101, thereby preventing destruction of the power amplifier circuit 101. can do.
  • the pass characteristic changing circuit 348 is provided between the first wiring 321 and the ground and includes a transistor 521 whose equivalent resistance value is variable based on the control signal S1.
  • the power amplifier device also includes a compound semiconductor 1 in which semiconductor elements included in the power amplifier circuits 101 to 108 are formed.
  • control of the gain of the canceller amplifier 501 and detection of saturation in the target carrier amplifier 561b can be performed using analog signals without using digital signals.
  • control can be performed without performing processing such as data conversion or calculation, so that, for example, from saturation detection of the target carrier amplifier 561b to gain control of the canceller amplifier 501 can be completed in an extremely short time.
  • it is possible to shorten the occurrence time of saturation in the target carrier amplifier 561b, thereby suppressing deterioration in the quality of the amplified signal.
  • each semiconductor element is formed on the same compound semiconductor 1, the transmission distance of signals exchanged between the semiconductor elements can be shortened, so that higher speed control can be performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

電力増幅回路は、第１信号を、第２信号と、前記第２信号と位相が異なる第３信号と、に分配し、制御信号に基づいて前記第３信号の第１電力を増減させることが可能な可変電力分配回路と、１つ以上のキャリアアンプを含み、前記第２信号を増幅し、増幅された前記第２信号を出力するキャリア回路と、１つ以上のピークアンプを含み、前記第３信号を増幅し、増幅された前記第３信号を出力するピーク回路と、前記キャリア回路における前記１つ以上のキャリアアンプのうちの最も出力側のキャリアアンプである対象キャリアアンプの飽和度合いに基づいて前記制御信号を前記可変電力分配回路へ出力する制御回路と、を備える。

Description

電力増幅回路及び電力増幅装置
　本発明は、電力増幅回路及び電力増幅装置に関する。
　ドハティー増幅器に入力される電力が大きくなる場合において、キャリアアンプが飽和する前にピークアンプが増幅動作するとき、キャリアアンプを飽和させることなく線形な入出力特性が得られる。しかしながら、製造ばらつきなどによってピークアンプの動作開始電力が大きくなると、キャリアアンプが飽和した後にピークアンプが増幅動作を開始するため、線形な入出力特性を得ることができなくなる。これに対して、キャリアアンプの飽和を検知すると、ピークアンプの増幅動作を開始させる回路が設けられたドハティー増幅器がある（例えば、特許文献１及び２参照）。
米国特許出願公開第２０１６／０２４１２０９号明細書 米国特許出願公開第２０２０／００２８４７２号明細書
Z. Deng and A. M. Niknejad, "A layout-based optimal neutralization technique for mm-wave differential amplifiers" 2010 IEEE Radio Frequency Integrated Circuits Symposium, 2010, p.355-358, doi: 10.1109/RFIC.2010.5477367
　特許文献１に記載のドハティー増幅器では、キャリアアンプの飽和が検知されると、ピークアンプのベース電流を増大させ、ピークアンプの利得が大きくなるように制御される。特許文献２に記載のドハティー増幅器では、キャリアアンプの飽和が検知されない場合、ピークアンプが非活性であるが、キャリアアンプの飽和が検知された場合、ピークアンプの利得を大きくし、ピークアンプが活性となるように制御される。このように、これらのドハティー増幅器では、キャリアアンプの飽和が検知されると、ピークアンプの通過特性が大きくなるように制御される。
　ところで、これらのドハティー増幅器では、キャリアアンプ、アウトプットカプラー、ピークアンプ及びインプットカプラーによって閉回路が形成される。このため、ピークアンプの通過特性が大きくなると、キャリアアンプの出力の一部が閉回路を一周してキャリアアンプに入力することがある。つまり、ドハティー増幅器が発振回路となる。また、ドハティー増幅器が発振回路とならない場合においても、閉回路を一周したキャリアアンプの出力の一部と、当該キャリアアンプへの入力信号とが重なることによって、ドハティー増幅器が良好に動作しなくなることがある。
　本発明はこのような事情に鑑みてなされたものであり、ピークアンプの通過特性が大きくなることを抑制しつつ、線形な入出力特性を得ることが可能な電力増幅回路及び電力増幅装置を提供することを目的とする。
　本発明の一側面に係る電力増幅回路は、第１信号を、第２信号と、前記第２信号と位相が異なる第３信号と、に分配し、制御信号に基づいて前記第３信号の第１電力を増減させることが可能な可変電力分配回路と、１つ以上のキャリアアンプを含み、前記第２信号を増幅し、増幅された前記第２信号を出力するキャリア回路と、１つ以上のピークアンプを含み、前記第３信号を増幅し、増幅された前記第３信号を出力するピーク回路と、前記キャリア回路における前記１つ以上のキャリアアンプのうちの最も出力側のキャリアアンプである対象キャリアアンプの飽和度合いに基づいて前記制御信号を前記可変電力分配回路へ出力する制御回路と、を備える。
　本発明によれば、ピークアンプの通過特性が大きくなることを抑制しつつ、線形な入出力特性を得ることが可能な電力増幅回路を提供することが可能となる。
図１は、電力増幅回路１０１の回路図である。 図２は、キャンセラアンプ５０１の回路図である。 図３は、利得制御回路６０４の回路図である。 図４は、出力電力に対する各増幅器の発熱量変化の一例を示す図である。 図５は、出力電力に対する制御対象の温度変化の一例を示す図である。 図６は、可変電力分配回路３０２の回路図である。 図７は、電力増幅回路１０３の回路図である。 図８は、可変電力分配回路３０３の回路図である。 図９は、キャンセラアンプ５１１の回路図である。 図１０は、電力増幅回路１０４の回路図である。 図１１は、電力増幅回路１０５の回路図である。 図１２は、電力増幅回路１０６の回路図である。 図１３は、電力増幅回路１０７の回路図である。 図１４は、電力増幅回路１０８の回路図である。
　以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を極力省略する。
　［第１実施形態］
　第１実施形態に係る電力増幅回路について説明する。図１は、電力増幅回路１０１の回路図である。なお、各図面には、丸括弧で囲われた位相の角度を示すことがある。当該位相は、各コンポーネントの端子間の相対位相を示す。
　図１に示すように、電力増幅装置は、化合物半導体１を備える。化合物半導体１は、例えば、ＩＩＩ族の元素とＶ属の元素との化合物を主成分とする半導体を材料とする集積回路プロセスによって製造されるものである。上記半導体は、例えば、ＧａＡｓ（ガリウムヒ素）を主成分とする半導体である。化合物半導体１には、電力増幅回路１０１が形成される。
　電力増幅回路１０１は、ＲＦ（Radio Frequency）信号である信号ＲＦ１（第１信号）を増幅して増幅信号ＲＦ６を出力するドハティー増幅回路である。電力増幅回路１０１は、可変電力分配回路３０１と、キャリア回路５６１と、ピーク回路５６２と、利得制御回路６０４と、合成回路７１１と、を備える。
　まず、電力増幅回路１０１における各回路の概略について説明する。電力増幅回路１０１における可変電力分配回路３０１は、入力端子３１を通じて供給される信号ＲＦ１を、信号ＲＦ２ｃ（第２信号）と、信号ＲＦ２ｃと位相が異なる信号ＲＦ３ａ（第３信号）と、に分配する。
　キャリア回路５６１は、１つ以上のキャリアアンプを含む。キャリア回路５６１は、可変電力分配回路３０１から供給される信号ＲＦ２ｃを増幅し、増幅された信号ＲＦ２ｃである増幅信号ＲＦ２ｄを出力する。
　ピーク回路５６２は、１つ以上のピークアンプを含む。ピーク回路５６２は、可変電力分配回路３０１から供給される信号ＲＦ３ａを増幅し、増幅された信号ＲＦ３ａである増幅信号ＲＦ３ｂを出力する。
　合成回路７１１は、キャリア回路５６１からの増幅信号ＲＦ２ｄと、ピーク回路５６２からの増幅信号ＲＦ３ｂと、を合成し、信号ＲＦ１の増幅信号である増幅信号ＲＦ６を出力端子３２へ出力する。
　利得制御回路６０４は、キャリア回路５６１における１つ以上のキャリアアンプのうちの最も出力側のキャリアアンプの飽和度合いに基づいて制御信号Ｓ１を可変電力分配回路３０１へ出力する。
　可変電力分配回路３０１は、利得制御回路６０４からの制御信号Ｓ１に基づいて信号ＲＦ３ａの電力（第１電力）を増減させることが可能である。
　以下、電力増幅回路１０１における各回路の詳細について説明する。可変電力分配回路３０１は、第１配線３２１と、第２配線３２２と、第３配線３２３と、分配回路３３１と、通過特性変更回路３４１と、合成回路３７１と、バッファーアンプ４０２及び４０３と、を含む。
　分配回路３３１は、入力端子３１を通じて供給される信号ＲＦ１を、信号ＲＦ２ｂ（第２信号）と、信号ＲＦ２ｂと位相が略９０度異なる信号ＲＦ４ａ（第４信号）と、信号ＲＦ４ａと略逆位相の信号ＲＦ５ａ（第５信号）と、に分配する。
　本実施形態では、分配回路３３１は、９０度カプラー３５１及び３５２を含む。９０度カプラー３５１は、配線３５１ａ及び３５１ｂと、抵抗素子３５１ｃと、を含む。９０度カプラー３５２は、配線３５２ａ及び３５２ｂと、抵抗素子３５２ｃと、を含む。配線３５１ａ、３５１ｂ、配線３５２ａ及び３５２ｂは、例えば１／４波長線路である。合成回路３７１は、ノード３７１ａを含む。
　第１配線３２１は、９０度カプラー３５１と合成回路３７１におけるノード３７１ａとを接続する。第２配線３２２は、９０度カプラー３５２とノード３７１ａとを接続する。第３配線３２３は、９０度カプラー３５２とキャリア回路５６１とを接続する。
　９０度カプラー３５１における配線３５１ａは、入力端子３１に接続された第１端と、第２端と、を有する。配線３５１ｂは、第１配線３２１を通じてノード３７１ａに接続された第１端と、抵抗素子３５１ｃを通じて接地に接続された第２端と、を有し、配線３５１ａと電磁気的に結合する。
　配線３５１ａの第１端に信号ＲＦ１が供給されると、信号ＲＦ１に対して位相が略９０°遅れた信号ＲＦ２ａが配線３５１ａの第２端から出力されるとともに、信号ＲＦ１と略同位相の信号ＲＦ４ａが配線３５１ｂの第１端から出力される。配線３５１ｂの第２端は、配線３５１ａの第１端に対してアイソレーションポートとなっている。
　９０度カプラー３５２における配線３５２ａは、配線３５１ａの第２端に接続された第１端と、第２配線３２２を通じてノード３７１ａに接続された第２端と、を有する。配線３５２ｂは、第３配線３２３を通じてキャリア回路５６１に接続された第１端と、抵抗素子３５２ｃを通じて接地に接続された第２端と、を有し、配線３５２ａと電磁気的に結合する。
　配線３５２ａの第１端に信号ＲＦ２ａが供給されると、信号ＲＦ２ａに対して位相が略９０°遅れた信号ＲＦ５ａが配線３５２ａの第２端から出力されるとともに、信号ＲＦ２ａと略同位相の信号ＲＦ２ｂが配線３５２ｂの第１端から出力される。配線３５２ｂの第２端は、配線３５２ａの第１端に対してアイソレーションポートとなっている。
　つまり、信号ＲＦ２ｂ及び信号ＲＦ５ａの位相は、信号ＲＦ４ａの位相に対してそれぞれ略９０度及び略１８０度遅れている。言い換えれば、信号ＲＦ４ａの位相は、信号ＲＦ２ｂの位相に対して略９０度異なっており、かつ、信号ＲＦ５ａの位相は信号ＲＦ４ａの位相に対して略逆位相である。なお、本明細書において「略Ｘ度」とは、Ｘ度に４５度を加えた角度と、Ｘ度から４５度を差し引いた角度との間に含まれる角度のことである。
　分配回路３３１からの信号ＲＦ４ａ、信号ＲＦ５ａ及び信号ＲＦ２ｂは、それぞれ第１配線３２１、第２配線３２２及び第３配線３２３によって伝送される。
　通過特性変更回路３４１は、第１配線３２１に設けられる。通過特性変更回路３４１は、利得制御回路６０４からの制御信号Ｓ１に基づいて、第１配線３２１を通過する信号ＲＦ４ａの通過特性を変更する。
　本実施形態では、通過特性変更回路３４１は、制御信号Ｓ１に基づいて利得が可変なキャンセラアンプ５０１（可変利得増幅器）を含む。
　図２は、キャンセラアンプ５０１の回路図である。図２に示すように、キャンセラアンプ５０１は、トランジスタ２０１及び２０９と、キャパシタ２０２と、抵抗素子２０３及び２０８と、インダクタ２０４と、ダイオード２０５と、電圧電源２０７と、を含む。
　本実施形態においては、トランジスタ２０１及び２０９などのトランジスタは、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタによって構成される。なお、トランジスタ２０１及び２０９などのトランジスタは、電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）等の他のトランジスタによって構成されていてもよい。その場合、ベース、コレクタ、及びエミッタを、それぞれ、ゲート、ドレイン、及びソースに読み替えればよい。
　キャパシタ２０２は、９０度カプラー３５１における配線３５１ｂの第１端に接続された第１端と、第２端と、を有する。抵抗素子２０３は、バイアス供給端子２０６に接続された第１端と、第２端と、を有する。バイアス供給端子２０６には、トランジスタ２０１のバイアス電流またはバイアス電圧が供給される。
　トランジスタ２０１は、キャパシタ２０２の第２端及び抵抗素子２０３の第２端に接続されたベースと、ノード３７１ａに接続されたコレクタと、接地に接続されたエミッタと、を有する。インダクタ２０４は、トランジスタ２０１のコレクタに接続された第１端と、電圧電源２０７の正極に接続された第２端と、を有する。なお、電圧電源２０７の負極は接地に接続される。
　トランジスタ２０１のベースには、抵抗素子２０３を通じてバイアス供給端子２０６からバイアス電流またはバイアス電圧が供給される。トランジスタ２０１のコレクタには、インダクタ２０４を通じて電圧電源２０７から電圧が印加される。トランジスタ２０１は、ベースに入力される信号ＲＦ４ａを増幅し、信号ＲＦ４ａを増幅した信号ＲＦ４ｂをコレクタからノード３７１ａへ出力する。
　ダイオード２０５は、トランジスタ２０１のコレクタに接続されたアノードと、抵抗素子２０８を通じてキャパシタ２０２の第１端に接続されたカソードと、を有する。なお、ダイオード２０５の代わりにダイオード接続されたトランジスタが設けられてもよい。
　トランジスタ２０９は、キャパシタ２０２の第１端に接続されたコレクタと、利得制御回路６０４に接続されたベースと、接地に接続されたエミッタと、を有する。
　（キャンセラアンプ５０１の増幅動作）
　トランジスタ２０１は、コレクタ出力のエミッタ接地回路として動作する。したがって、トランジスタ２０１は、信号ＲＦ４ａを反転増幅した信号ＲＦ４ｂをノード３７１ａへ出力する。
　トランジスタ２０１のコレクタとベースとの間にダイオード２０５及び抵抗素子２０８が設けられることで、トランジスタ２０１のコレクタからベースへの帰還路が形成される。これにより、トランジスタ２０１のコレクタから出力される信号ＲＦ４ｂは、ダイオード２０５及び抵抗素子２０８を通じてトランジスタ２０１のベースに帰還される。
　信号ＲＦ４ａの電圧の極性と信号ＲＦ４ｂの電圧の極性とは、互いに逆であるので、トランジスタ２０１のベースに帰還された信号ＲＦ４ｂは、信号ＲＦ４ａの電力を弱める。つまり、トランジスタ２０１のコレクタからベースへの信号ＲＦ４ｂのフィードバックによって、トランジスタ２０１の利得を低下させることができる。
　ダイオード２０５は、流れる電流によって等価抵抗値が変化する性質を有する。キャンセラアンプ５０１では、トランジスタ２０９のコレクタ電流は、利得制御回路６０４からトランジスタ２０９のベースに供給される制御信号Ｓ１によって調整される。トランジスタ２０９のコレクタ電流を増減させることで、ダイオード２０５に流れる電流を増減させることができる。
　すなわち、制御信号Ｓ１によってダイオード２０５に流れる電流を調整することにより、ダイオード２０５の等価抵抗値を調整することができるので、トランジスタ２０１のコレクタからベースへの信号ＲＦ４ｂのフィードバック量を調整することができる。これにより、トランジスタ２０１の利得を調整することができる。
　図１に示すように、バッファーアンプ４０２及び４０３は、それぞれ第３配線３２３及び第２配線３２２に設けられる。バッファーアンプ４０２は、９０度カプラー３５２における配線３５２ｂの第１端に接続され、信号ＲＦ２ｂが供給される入力端子と、キャリア回路５６１に接続された出力端子と、を有する。バッファーアンプ４０２の出力端子からは、信号ＲＦ２ｂを増幅した信号ＲＦ２ｃが出力される。詳細には、バッファーアンプ４０２では、信号ＲＦ２ｂは、例えば、コレクタ出力のエミッタ接地回路として動作するトランジスタによって反転増幅され、信号ＲＦ２ｃとして出力端子から出力される。
　バッファーアンプ４０３は、９０度カプラー３５２における配線３５２ａの第２端に接続され、信号ＲＦ５ａが供給される入力端子と、ノード３７１ａに接続された出力端子と、を有する。バッファーアンプ４０３の出力端子からは、信号ＲＦ５ａを増幅した信号ＲＦ５ｂが出力される。詳細には、バッファーアンプ４０３では、信号ＲＦ５ａは、例えば、コレクタ出力のエミッタ接地回路として動作するトランジスタによって反転増幅され、信号ＲＦ５ｂとして出力端子から出力される。
　合成回路３７１におけるノード３７１ａでは、第１配線３２１を通過した信号ＲＦ４ｂと、第２配線３２２を通過した信号ＲＦ５ｂとが合成されて信号ＲＦ３ａが生成される。
　信号ＲＦ３ａは、キャンセラアンプ５０１の利得に応じた電力を有する。詳細には、信号ＲＦ５ｂの位相が信号ＲＦ４ｂに対して略１８０度遅れるため、ノード３７１ａにおける信号ＲＦ４ｂと信号ＲＦ５ｂとの合成において、信号ＲＦ４ｂは、信号ＲＦ５ｂの振幅を小さくする。
　したがって、キャンセラアンプ５０１の利得が大きくなると、信号ＲＦ４ｂの振幅が大きくなるので信号ＲＦ３ａの電力が小さくなる。逆に、キャンセラアンプ５０１の利得が小さくなると、信号ＲＦ４ｂの振幅が小さくなるので信号ＲＦ３ａの電力が大きくなる。
　キャリア回路５６１は、ドライバ段キャリア増幅器５６１ａと、ドライバ段キャリア増幅器５６１ａに縦続接続されたパワー段キャリア増幅器５６１ｂと、を含む。ドライバ段キャリア増幅器５６１ａは、可変電力分配回路３０１におけるバッファーアンプ４０２の出力端子に接続された入力端子と、出力端子と、を有する。パワー段キャリア増幅器５６１ｂは、ドライバ段キャリア増幅器５６１ａの出力端子に接続された入力端子と、出力端子と、を有する。
　ドライバ段キャリア増幅器５６１ａの入力端子には、バッファーアンプ４０２から信号ＲＦ２ｃが供給される。パワー段キャリア増幅器５６１ｂの出力端子からは、ドライバ段キャリア増幅器５６１ａ及びパワー段キャリア増幅器５６１ｂによって増幅された信号ＲＦ２ｃである増幅信号ＲＦ２ｄが出力される。
　ピーク回路５６２は、ドライバ段ピーク増幅器５６２ａと、ドライバ段ピーク増幅器５６２ａに縦続接続されたパワー段ピーク増幅器５６２ｂと、を含む。ドライバ段ピーク増幅器５６２ａは、可変電力分配回路３０１におけるノード３７１ａに接続された入力端子と、出力端子と、を有する。パワー段ピーク増幅器５６２ｂは、ドライバ段ピーク増幅器５６２ａの出力端子に接続された入力端子と、合成回路７１１におけるノード７１１ｂを通じて出力端子３２に接続された出力端子と、を有する。
　ドライバ段ピーク増幅器５６２ａの入力端子には、ノード３７１ａを通じて信号ＲＦ３ａが供給される。パワー段ピーク増幅器５６２ｂの出力端子からは、ドライバ段ピーク増幅器５６２ａ及びパワー段ピーク増幅器５６２ｂによって増幅された信号ＲＦ３ａである増幅信号ＲＦ３ｂが出力される。
　合成回路７１１は、１／４波長線路７１１ａと、ノード７１１ｂと、を含む。１／４波長線路７１１ａは、パワー段キャリア増幅器５６１ｂの出力端子に接続された第１端と、ノード７１１ｂに接続された第２端と、を有する。１／４波長線路７１１ａは、パワー段キャリア増幅器５６１ｂから供給される増幅信号ＲＦ２ｄの位相を略９０度遅らせる。
　増幅信号ＲＦ２ｄの位相が１／４波長線路７１１ａによって略９０度遅れるため、ノード７１１ｂでは、位相が略揃った状態で増幅信号ＲＦ２ｄと増幅信号ＲＦ３ｂとが合成され、増幅信号ＲＦ６が生成される。なお、本明細書において、２つの信号間で「位相が略揃った」とは、当該２つの信号の位相の差の大きさが、４５度より小さいことである。
　図３は、利得制御回路６０４の回路図である。図３に示すように、利得制御回路６０４は、バイアス供給回路６０２と、ＶＧＡ（Variable-Gain Amplifier）制御回路６０３と、を含む。バイアス供給回路６０２は、トランジスタ６１１及び６１２と、抵抗素子６１３及び６１４と、を含む。ＶＧＡ制御回路６０３は、トランジスタ６２１、６２２及び６２３と、抵抗素子６２５及び６２６と、を含む。
　利得制御回路６０４は、キャリア回路５６１（図１参照）における２つのキャリアアンプのうちの最も出力側のパワー段キャリア増幅器５６１ｂ（以下、対象キャリアアンプ５６１ｂと称することがある。）が飽和するとき、可変電力分配回路３０１におけるキャンセラアンプ５０１の利得を小さくするための制御信号Ｓ１をキャンセラアンプ５０１へ出力する。ここで、「対象キャリアアンプが飽和するとき」とは、対象キャリアアンプが飽和を開始してから、対象キャリアアンプが完全に飽和するまでの間のことである。
　バイアス供給端子６１６は、例えば、対象キャリアアンプ５６１ｂに含まれる増幅トランジスタ（図示しない）のベースに接続される。バイアス供給回路６０２は、対象キャリアアンプ５６１ｂに適したベース電位を、バイアス供給端子６１６を通じて対象キャリアアンプ５６１ｂに供給する。詳細には、バイアス制御信号入力端子６１５には、例えば、対象キャリアアンプ５６１ｂのバイアスを制御するための制御電流が外部から供給される。電源電圧供給ノードＮ１には、電源電圧ＶＣＣ１が外部から供給される。
　トランジスタ６１１は、電源電圧供給ノードＮ１に接続されたコレクタと、抵抗素子６１３を通じてバイアス制御信号入力端子６１５に接続されたベースと、バイアス供給端子６１６に接続されたエミッタと、を有する。
　トランジスタ６１２は、トランジスタ６１１のベースに接続されたコレクタと、抵抗素子６１４を通じてトランジスタ６１１のエミッタに接続されたベースと、接地に接続されたエミッタと、を有する。
　トランジスタ６１２のベースエミッタ間電圧Ｖｂｅと抵抗素子６１４の端子間の電圧とを加算したバイアス電圧が、バイアス供給端子６１６を通じて対象キャリアアンプ５６１ｂに供給される。
　また、対象キャリアアンプ５６１ｂが飽和するとき、バイアス供給端子６１６から対象キャリアアンプ５６１ｂへ流れるベース電流が増加する。このとき、バイアス供給端子６１６におけるバイアス電圧が低下する。つまり、バイアス供給端子６１６のバイアス電圧の低下は、対象キャリアアンプ５６１ｂの飽和を検知する検知信号となっている。
　ＶＧＡ制御回路６０３は、検知信号に基づいてキャンセラアンプ５０１の利得を制御するための制御信号Ｓ１を生成してキャンセラアンプ５０１におけるトランジスタ２０９へ供給する。
　詳細には、トランジスタ６２１は、ダイオード接続されており、抵抗素子６２５を通じてＶＧＡ制御電圧入力端子６２８に接続されたコレクタと、エミッタと、を有する。トランジスタ６２２は、ダイオード接続されており、トランジスタ６２１のエミッタに接続されたコレクタと、接地に接続されたエミッタと、を有する。
　抵抗素子６２６は、トランジスタ６２１のコレクタに接続された第１端と、第２端と、を有する。トランジスタ６２３は、抵抗素子６２６の第２端及びキャンセラアンプ５０１におけるトランジスタ２０９（図２参照）のベースに接続されたコレクタと、トランジスタ６１１のエミッタに接続されたベースと、接地に接続されたエミッタと、を有する。
　ＶＧＡ制御電圧入力端子６２８には、基準電圧を生成するための電圧が外部から供給される。トランジスタ６２１及び６２２の各々がダイオードとして機能するので、トランジスタ６２１のコレクタ及びエミッタ間の経路、ならびにトランジスタ６２２のコレクタ及びエミッタ間の経路において、ダイオード２つ分の電圧降下が発生する。つまり、接地を基準としたときのトランジスタ６２１のコレクタの電圧すなわち基準電圧は、ダイオード２つ分の電圧降下に相当するレベルの電圧となる。
　トランジスタ６２３のコレクタの電圧は、抵抗素子６２６の端子間の電圧を基準電圧から差し引いた電圧となる。抵抗素子６２６には、トランジスタ６２３のベースに供給される検知信号に応じた電流が流れる。
　具体的には、対象キャリアアンプ５６１ｂが飽和するとき、検知信号の電圧値が低下するので、抵抗素子６２６及びトランジスタ６２３のコレクタに流れる電流が小さくなる。このため、抵抗素子６２６の端子間の電圧が低下し、トランジスタ６２３のコレクタ電圧すなわち制御信号Ｓ１が上昇する。つまり、対象キャリアアンプ５６１ｂが飽和するとき、ＶＧＡ制御回路６０３がキャンセラアンプ５０１におけるトランジスタ２０９（図２参照）へ出力する制御信号Ｓ１の電圧が上昇する。
　なお、ＶＧＡ制御回路６０３では、トランジスタ６２３とキャンセラアンプ５０１との間に接続される反転増幅回路を追加することで、対象キャリアアンプ５６１ｂが飽和するとき、制御信号Ｓ１が低下する構成であってもよい。
　図２に示すように、キャンセラアンプ５０１では、制御信号Ｓ１の電圧が上昇すると、トランジスタ２０９のコレクタ電流及びダイオード２０５に流れる電流が増大し、トランジスタ２０１の利得が小さくなる。このため、キャンセラアンプ５０１から出力される信号ＲＦ４ｂの電力が小さくなる。
　上述したように、信号ＲＦ５ｂの位相は、信号ＲＦ４ｂに対して略１８０度遅れるため、信号ＲＦ４ｂの電力が小さくなると、信号ＲＦ４ｂによる信号ＲＦ５ｂの打消しが抑制されて信号ＲＦ３ａの電力が大きくなる。すなわち、対象キャリアアンプ５６１ｂが飽和するとき、ピーク回路５６２に供給される信号ＲＦ３ａの電力が大きくなる。
　（作用効果）
　図４は、出力電力に対する各増幅器の発熱量変化の一例を示す図である。なお、図４において、横軸は、電力増幅回路１０１の出力電力または特許文献１に記載のドハティー増幅器（以下、比較対象増幅器と称することがある。）の出力電力を示し、縦軸は各増幅器からの発熱量を示す。
　図４に示すように、電力増幅回路１０１における対象キャリアアンプ５６１ｂの発熱量は、曲線Ｃ１に示すように、電力増幅回路１０１の出力電力が大きくなると、顕著に大きくなる。言い換えると、対象キャリアアンプ５６１ｂの発熱量は、対象キャリアアンプ５６１ｂの飽和度合いに応じて大きくなる。比較対象増幅器におけるキャリアアンプの発熱量も同様である。
　ところで、比較対象増幅器では、比較対象増幅器の出力電力が増大し、キャリアアンプの飽和が検知されると、バイアス点が変更されることによってピークアンプの利得を大きくする制御が行われる。つまり、比較対象増幅器では、ピークアンプが制御対象である。そして、キャリアアンプの飽和が検知されると、制御対象の消費電力が増大する。特許文献２に記載のドハティー増幅器においても同様である。
　したがって、比較対象増幅器における制御対象の発熱量は、曲線Ｃ３に示すように、キャリアアンプの飽和度合いに応じて大きくなる。
　一方、電力増幅回路１０１では、電力増幅回路１０１の出力電力が増大し、対象キャリアアンプ５６１ｂが飽和するとき、キャンセラアンプ５０１の利得を小さくする制御が行われる。つまり、電力増幅回路１０１では、キャンセラアンプ５０１が制御対象である。そして、対象キャリアアンプ５６１ｂの飽和が検知されると、制御対象の消費電力が減少する。
　したがって、電力増幅回路１０１における制御対象の発熱量は、曲線Ｃ２に示すように、パワー段キャリア増幅器５６１ｂの飽和度合いに応じて小さくなる。
　電力増幅回路１０１を巨視的にみると、対象キャリアアンプ５６１ｂが飽和するとき、消費電力の増大によって温度が上昇する。この温度上昇は、対象キャリアアンプ５６１ｂにおける消費電力増大の寄与が大きい。つまり、対象キャリアアンプ５６１ｂにおいて発生した熱が回路全体に熱伝導することによって、電力増幅回路１０１の温度が上昇する。
　図５は、出力電力に対する制御対象の温度変化の一例を示す図である。なお、図５において、横軸は、電力増幅回路１０１の出力電力または比較対象増幅器の出力電力を示し、縦軸は制御対象の温度を示す。
　図５に示すように、比較対象増幅器では、比較対象増幅器の出力電力が大きくなると、キャリアアンプの発熱量が増大するとともに、制御対象であるピークアンプの発熱量も増大する。したがって、制御対象の温度は、曲線Ｃ４に示すように、当該キャリアアンプの飽和度合いに応じて顕著に上昇する。
　これに対して、電力増幅回路１０１では、電力増幅回路１０１の出力電力が大きくなると、対象キャリアアンプ５６１ｂの発熱量が増大するが、制御対象であるキャンセラアンプ５０１の発熱量は減少する。これにより、制御対象の温度は、曲線Ｃ５に示すように、対象キャリアアンプ５６１ｂの飽和度合いに応じて上昇するものの、比較対象増幅器における制御対象の温度上昇と比べて抑制することができる。つまり、電力増幅回路１０１では、電力増幅回路１０１の出力電力が大きくなる場合においても、制御対象の温度上昇を抑制することができる。
　ここで、比較対象増幅器における制御対象の温度上昇により発生する問題点を時間的側面から詳細に説明する。
　比較対象増幅器では、キャリアアンプの飽和が検知されると、ピークアンプの利得を大きくする制御が行われる。ピークアンプの発熱量は、利得を大きくする制御が行われた直後から増大する。このため、ピークアンプの温度は、キャリアアンプの飽和が検知された直後から上昇する。
　また、キャリアアンプにおける発熱量及び温度は、キャリアアンプが飽和する前から出力電力とともに増加している。そして、キャリアアンプにおける飽和時の発熱量は、キャリアアンプが飽和した直後から急激に増大する。このため、キャリアアンプの温度も、キャリアアンプが飽和した直後から急激に上昇する。ここで、キャリアアンプの温度上昇は、ピークアンプの温度上昇よりも大きい。
　キャリアアンプがピークアンプよりも高温になると、高温のキャリアアンプから低温のピークアンプへ、熱が移動する。この熱の移動には、ある程度の時間（例えば数ミリ秒）を要する。
　つまり、ピークアンプの温度は、キャリアアンプが飽和した直後から温度上昇し、その後、キャリアアンプから移動した熱によってさらに上昇する。
　キャリアアンプの温度上昇がこのような変化をするとき、比較対象増幅器における制御は、以下のようになる。
　すなわち、キャリアアンプが飽和を開始したタイミングにおいて、ピークアンプに対して十分な制御量すなわち利得増加量となるようにバイアス点が上げられ、キャリアアンプの飽和が解消される（ステップＳｔ１）。
　一般に、温度が上昇すると、利得が低下するため、キャリアアンプから移動した熱によってピークアンプの温度がさらに上昇すると、ピークアンプの利得が低下する。このため、ピークアンプの制御量が不十分になってしまう（ステップＳｔ２）。
　ピークアンプに対する制御量が不十分になると、キャリアアンプが再び飽和するため（ステップＳｔ３）、ピークアンプのバイアス点が上げられる（ステップＳｔ１）。
　つまり、ピークアンプの温度変動によって制御量が不十分になるためにステップＳｔ１～Ｓｔ３の動作が繰り返され、キャリアアンプの飽和が安定に解消されるまで時間を要していた。
　また、ステップＳｔ１～Ｓｔ３の動作の繰り返しは、比較対象増幅器における消費電力が増大するため、比較対象増幅器が熱暴走することがある。これにより、比較対象増幅器が破壊されることがある。
　これに対して、電力増幅回路１０１では、例えば対象キャリアアンプ５６１ｂが飽和を開始したタイミングから、キャンセラアンプ５０１の利得を下げる制御が行われる。この制御が行われることで、ドライバ段ピーク増幅器５６２ａ及びパワー段ピーク増幅器５６２ｂからの出力電力が大きくなり、対象キャリアアンプ５６１ｂにおける飽和が解消される。
　その後、対象キャリアアンプ５６１ｂから移動した熱によってキャンセラアンプ５０１の温度が上昇しても、その温度上昇はキャンセラアンプ５０１の利得をさらに低下させる。このため、ドライバ段ピーク増幅器５６２ａ及びパワー段ピーク増幅器５６２ｂからの出力電力がさらに増加する。
　つまり、対象キャリアアンプ５６１ｂから移動した熱によるキャンセラアンプ５０１の温度上昇によって、対象キャリアアンプ５６１ｂの飽和がより緩和されるため、対象キャリアアンプ５６１ｂの飽和が安定に解消されるまでの時間を短縮するとともに、対象キャリアアンプ５６１ｂの再飽和を抑制することができる。また、キャンセラアンプ５０１の利得を小さくする制御は、電力増幅回路１０１における消費電力の増大を抑制し、ひいては電力増幅回路１０１の熱暴走を抑制することができるので、電力増幅回路１０１の破壊を防止することができる。
　［第２実施形態］
　第２実施形態に係る可変電力分配回路について説明する。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
　図６は、可変電力分配回路３０２の回路図である。図６に示すように、第２実施形態に係る可変電力分配回路３０２は、信号ＲＦ２ａがバランによって分配される点で第１実施形態に係る可変電力分配回路３０１と異なる。
　可変電力分配回路３０２は、図１に示す可変電力分配回路３０１と比べて、分配回路３３１の代わりに分配回路３３２を含む。分配回路３３２は、図１に示す分配回路３３１と比べて、９０度カプラー３５２の代わりにバラン３５３を含む。バラン３５３は、インダクタ３５３ａ及び３５３ｂと、キャパシタ３５３ｃ及び３５３ｄと、を含む。
　分配回路３３２は、入力端子３１を通じて供給される信号ＲＦ１を、信号ＲＦ１と略同位相の信号ＲＦ２ｂと、信号ＲＦ２ｂの位相に対して略２７０度遅れた位相を有する信号ＲＦ４ａと、信号ＲＦ２ｂの位相に対して略９０度遅れた位相を有する信号ＲＦ５ａと、に分配する。
　詳細には、９０度カプラー３５１における配線３５１ｂの第１端は、第３配線３２３に接続される。配線３５１ａの第１端に信号ＲＦ１が供給されると、配線３５１ａの第２端及び配線３５１ｂの第１端から信号ＲＦ２ａ及び信号ＲＦ２ｂがそれぞれ出力される。
　バラン３５３は、９０度カプラー３５１から供給される信号ＲＦ２ａを、信号ＲＦ５ａと信号ＲＦ４ａとに分配する。
　詳細には、バラン３５３におけるインダクタ３５３ａは、９０度カプラー３５１における配線３５１ａの第２端に接続された第１端と、接地に接続された第２端と、を有する。インダクタ３５３ｂは、第２配線３２２に接続された第１端と、第１配線３２１に接続された第２端と、を有し、インダクタ３５３ａと電磁気的に結合する。
　キャパシタ３５３ｃは、インダクタ３５３ａの第１端とインダクタ３５３ａの第２端との間に設けられる。キャパシタ３５３ｄは、インダクタ３５３ｂの第１端とインダクタ３５３ｂの第２端との間に設けられる。
　インダクタ３５３ａの第１端に信号ＲＦ２ａが供給されると、インダクタ３５３ｂの第１端及び第２端から信号ＲＦ５ａ及びＲＦ４ａがそれぞれ出力される。
　［第３実施形態］
　第３実施形態に係る電力増幅回路について説明する。図７は、電力増幅回路１０３の回路図である。図７に示すように、第３実施形態に係る電力増幅回路１０３は、キャリア回路５６１及びピーク回路５６２の各々が平衡信号を増幅する点で第１実施形態に係る電力増幅回路１０１と異なる。
　電力増幅回路１０３は、可変電力分配回路３０３と、キャリア回路５６１と、ピーク回路５６２と、利得制御回路６０４と、合成回路７１３と、を備える。キャリア回路５６１は、ドライバ段キャリア差動増幅器５６１ｃ（キャリアアンプ）と、ドライバ段キャリア差動増幅器５６１ｃに縦続接続されたパワー段キャリア差動増幅器５６１ｄ（キャリアアンプ）と、を含む。ピーク回路５６２は、ドライバ段ピーク差動増幅器５６２ｃ（ピークアンプ）と、ドライバ段ピーク差動増幅器５６２ｃに縦続されたパワー段ピーク差動増幅器５６２ｄ（ピークアンプ）と、を含む。
　可変電力分配回路３０３は、非平衡信号である信号ＲＦ１（第１信号）を、平衡信号である信号ＲＦ２ｃｐ（第２信号）及び信号ＲＦ２ｃｍ（第２信号）と、平衡信号であり、かつ、信号ＲＦ２ｃｐ（第２信号）及び信号ＲＦ２ｃｍと位相が異なる信号ＲＦ３ａｐ（第３信号）及び信号ＲＦ３ａｍ（第３信号）と、に分配する。
　キャリア回路５６１は、可変電力分配回路３０３から供給される平衡信号すなわち信号ＲＦ２ｃｐ及びＲＦ２ｃｍを、ドライバ段キャリア差動増幅器５６１ｃ及びパワー段キャリア差動増幅器５６１ｄによって増幅し、増幅された平衡信号である増幅信号ＲＦ２ｄｐ及びＲＦ２ｄｍを合成回路７１３へ出力する。
　ピーク回路５６２は、可変電力分配回路３０３から供給される平衡信号すなわち信号ＲＦ３ａｐ及びＲＦ３ａｍを、ドライバ段ピーク差動増幅器５６２ｃ及びパワー段ピーク差動増幅器５６２ｄによって増幅し、増幅された平衡信号である増幅信号ＲＦ３ｂｐ及びＲＦ３ｂｍを合成回路７１３へ出力する。
　合成回路７１３は、キャリア回路５６１から供給される増幅信号ＲＦ２ｄｐ及びＲＦ２ｄｍと、ピーク回路５６２から供給される増幅信号ＲＦ３ｂｐ及びＲＦ３ｂｍと、を合成して増幅信号ＲＦ６を生成する。
　詳細には、合成回路７１３は、例えば、位相を略９０度互いに異ならせた増幅信号ＲＦ２ｄｐと増幅信号ＲＦ３ｂｐとを合成して平衡信号の一方を生成するとともに、位相を略９０度互いに異ならせた増幅信号ＲＦ２ｄｍと増幅信号ＲＦ３ｂｍとを合成して当該平衡信号の他方を生成する。
　そして、合成回路７１３は、例えば、バランによって当該平衡信号をシングルエンド信号の増幅信号ＲＦ６に変換する。
　図８は、可変電力分配回路３０３の回路図である。図８に示すように、可変電力分配回路３０３は、分配回路３３３と、通過特性変更回路３４３と、合成回路３７３と、バッファーアンプ４１２及び４１３と、を含む。通過特性変更回路３４３は、キャンセラアンプ５１１を含む。合成回路３７３は、ノード３７３ａｐ及び３７３ａｍを含む。
　分配回路３３３は、９０度カプラー３５１と、バラン３５３及び３５４と、を含む。分配回路３３３における９０度カプラー３５１及びバラン３５３は、図６に示す分配回路３３２における９０度カプラー３５１及びバラン３５３とそれぞれ同様である。バラン３５４は、インダクタ３５４ａ及び３５４ｂと、キャパシタ３５４ｃ及び３５４ｄと、を含む。
　分配回路３３３は、入力端子３１を通じて供給される信号ＲＦ１を、平衡信号である信号ＲＦ２ｂｐ（第２信号）及び信号ＲＦ２ｂｍ（第２信号）と、信号ＲＦ２ｂｐ及びＲＦ２ｂｍとそれぞれ位相が略９０度異なる平衡信号である信号ＲＦ４ａｍ（第４信号）及び信号ＲＦ４ａｐ（第４信号）と、信号ＲＦ４ａｍ及びＲＦ４ａｐとそれぞれ略逆位相の平衡信号である信号ＲＦ５ａｐ（第５信号）及び信号ＲＦ５ａｍ（第５信号）と、に分配する。
　詳細には、バラン３５４におけるインダクタ３５４ａは、９０度カプラー３５１における配線３５１ｂの第１端に接続された第１端と、接地に接続された第２端と、を有する。インダクタ３５４ｂは、第３配線３２３ｐに接続された第１端と、第３配線３２３ｍに接続された第２端と、を有し、インダクタ３５４ａと電磁気的に結合する。
　キャパシタ３５４ｃは、インダクタ３５４ａの第１端とインダクタ３５４ａの第２端との間に設けられる。キャパシタ３５４ｄは、インダクタ３５４ｂの第１端とインダクタ３５４ｂの第２端との間に設けられる。
　インダクタ３５４ａの第１端に信号ＲＦ２ｂが供給されると、インダクタ３５４ｂの第１端及び第２端から信号ＲＦ２ｂｐ及びＲＦ２ｂｍがそれぞれ出力される。第３配線３２３ｐ及び３２３ｍは、平衡線路であり、信号ＲＦ２ｂｐ及びＲＦ２ｂｍをそれぞれ伝送する。
　バッファーアンプ４１２は、差動増幅器であり、バラン３５４から供給される信号ＲＦ２ｂｐ及びＲＦ２ｂｍを差動増幅する。バッファーアンプ４１２は、信号ＲＦ２ｂｐ及びＲＦ２ｂｍが差動増幅された平衡信号である信号ＲＦ２ｃｐ及びＲＦ２ｃｍをキャリア回路５６１へ差動出力する。
　第２配線３２２ｐ及び３２２ｍは、平衡線路であり、バラン３５３におけるインダクタ３５３ｂの第１端及び第２端にそれぞれ接続される。
　第１配線３２１ｍ及び３２１ｐは、平衡線路であり、第２配線３２２ｐにおけるノード３５５ｐ及び第２配線３２２ｍにおけるノード３５５ｍにそれぞれ接続される。
　バラン３５３は、９０度カプラー３５１から供給される信号ＲＦ２ａを平衡信号に変換する。インダクタ３５３ｂの第１端から出力される信号は、信号ＲＦ２ｂｐに対して略９０度遅れた位相を有し、信号ＲＦ５ａｐ及び信号ＲＦ４ａｐとしてバッファーアンプ４１３及びキャンセラアンプ５１１へそれぞれ供給される。
　インダクタ３５３ｂの第２端から出力される信号は、信号ＲＦ２ｂｍに対して略９０度遅れた位相を有し、信号ＲＦ５ａｍ及び信号ＲＦ４ａｍとしてバッファーアンプ４１３及びキャンセラアンプ５１１へそれぞれ供給される。
　バッファーアンプ４１３は、差動増幅器であり、バラン３５３から供給される平衡信号すなわち信号ＲＦ５ａｐ及びＲＦ５ａｍを差動増幅する。バッファーアンプ４１３は、差動増幅された平衡信号である信号ＲＦ５ｂｐ及びＲＦ５ｂｍを合成回路３７３におけるノード３７３ａｐ及び３７３ａｍへ出力する。
　図９は、キャンセラアンプ５１１の回路図である。図９に示すように、キャンセラアンプ５１１は、信号ＲＦ４ａｍ及びＲＦ４ａｐを差動増幅し、差動増幅された平衡信号である信号ＲＦ４ｂｍ及びＲＦ４ｂｐを出力する。また、キャンセラアンプ５１１は、利得が可変な可変利得差動増幅回路である。
　キャンセラアンプ５１１は、電流制御回路１２と、トランジスタ２０１及びトランジスタ２５１と、キャパシタ２０２及び２５２と、抵抗素子２０３及び２５３と、インダクタ２０４及び２５４と、ダイオード２０５及びダイオード２５５と、抵抗素子２０８及び２５８と、電圧電源２０７と、を含む。
　キャンセラアンプ５１１におけるトランジスタ２０１、キャパシタ２０２、抵抗素子２０３及び２０８、インダクタ２０４、ダイオード２０５、バイアス供給端子２０６ならびに電圧電源２０７は、図２に示すキャンセラアンプ５０１におけるトランジスタ２０１、キャパシタ２０２、抵抗素子２０３及び２０８、インダクタ２０４、ダイオード２０５、バイアス供給端子２０６ならびに電圧電源２０７とそれぞれ同様である。
　電流制御回路１２は、トランジスタ２６１と、トランス２７１と、を含む。トランス２７１は、１次側インダクタ２７２と、２次側インダクタ２７３と、を含む。２次側インダクタ２７３は、インダクタ２７３ａ及びインダクタ２７３ｂを含む。
　１次側インダクタ２７２は、ノード３５５ｍに接続された第１端と、ノード３５５ｐに接続された第２端と、を有する。
　２次側インダクタ２７３におけるインダクタ２７３ａは、１次側インダクタ２７２と電磁的に結合し、キャパシタ２０２の第１端に接続された第１端と、ノード２７３ｃとなっている第２端と、を有する。
　インダクタ２７３ｂは、１次側インダクタ２７２と電磁的に結合し、インダクタ２７３ａの第２端すなわちノード２７３ｃに接続された第１端と、第２端と、を有する。インダクタ２７３ｂは、インダクタ２７３ａのインダクタンスと略同じインダクタンスを有する。
　トランジスタ２６１は、ノード２７３ｃに接続されたコレクタと、利得制御回路６０４に接続されたベースと、接地に接続されたエミッタと、を有する。
　トランス２７１では、１次側インダクタ２７２の第１端及び第２端に信号ＲＦ４ａｍ及びＲＦ４ａｐがそれぞれ供給されると、インダクタ２７３ａの第１端及びインダクタ２７３ｂの第２端から信号ＲＦ４ｃｍ及びＲＦ４ｃｐがそれぞれ出力される。ここで、信号ＲＦ４ｃｍの位相は、信号ＲＦ４ｃｐの位相と略１８０°異なる。
　キャパシタ２５２は、インダクタ２７３ｂの第２端に接続された第１端と、第２端と、を有する。抵抗素子２５３は、バイアス供給端子２５６に接続された第１端と、第２端と、を有する。バイアス供給端子２５６には、トランジスタ２５１のバイアス電流またはバイアス電圧が供給される。
　トランジスタ２５１は、キャパシタ２５２の第２端及び抵抗素子２５３の第２端に接続されたベースと、インダクタ２５４を通じて電圧電源２０７の正極に接続されたコレクタと、接地に接続されたエミッタと、を有する。
　トランジスタ２５１のベースには、抵抗素子２５３を通じてバイアス供給端子２５６からバイアス電流またはバイアス電圧が供給される。トランジスタ２５１のコレクタには、インダクタ２５４を通じて電圧電源２０７から電圧が印加される。
　ダイオード２５５は、トランジスタ２５１のコレクタに接続されたアノードと、抵抗素子２５８を通じてキャパシタ２５２の第１端に接続されたカソードと、を有する。なお、ダイオード２５５は、ダイオード接続されたトランジスタによって形成される構成であってもよい。
　トランジスタ２０１のコレクタ及びトランジスタ２５１のコレクタは、それぞれ合成回路３７３におけるノード３７３ａｐ及びノード３７３ａｍに接続される。トランジスタ２０１及び２５１は、それぞれ信号ＲＦ４ｃｍ及びＲＦ４ｃｐを増幅する。トランジスタ２０１及び２５１の利得は、トランジスタ２６１のベースに供給される制御信号Ｓ１によって調整される。本実施形態では、キャリア回路５６１におけるパワー段キャリア差動増幅器５６１ｄ（図７参照）が飽和するとき、制御信号Ｓ１の電圧が上昇し、トランジスタ２０１及び２５１の利得が小さくなる。
　トランジスタ２０１のコレクタからは、増幅された信号ＲＦ４ｃｍである信号ＲＦ４ｂｍがノード３７３ａｐへ出力される。トランジスタ２５１のコレクタからは、増幅された信号ＲＦ４ｃｐである信号ＲＦ４ｂｐがノード３７３ａｐへ出力される。
　図８に示すように、合成回路３７３におけるノード３７３ａｐでは、バッファーアンプ４１３からの信号ＲＦ５ｂｐとキャンセラアンプ５１１からの信号ＲＦ４ｂｍとが合成される。信号ＲＦ５ｂｐの位相と信号ＲＦ４ｂｍの位相とは、略１８０度異なるため、キャンセラアンプ５１１の利得が小さくなると、信号ＲＦ４ｂｍによる信号ＲＦ５ｂｐの打消しが抑制され、ノード３７３ａｐからピーク回路５６２へ伝送される信号ＲＦ３ａｐの電力が大きくなる。
　同様に、合成回路３７３におけるノード３７３ａｍでは、バッファーアンプ４１３からの信号ＲＦ５ｂｍとキャンセラアンプ５１１からの信号ＲＦ４ｂｐとが合成される。信号ＲＦ５ｂｍの位相と信号ＲＦ４ｂｐの位相とは、略１８０度異なるため、キャンセラアンプ５１１の利得が小さくなると、信号ＲＦ４ｂｐによる信号ＲＦ５ｂｍの打消しが抑制され、ノード３７３ａｍからピーク回路５６２へ伝送される信号ＲＦ３ａｍの電力が大きくなる。
　すなわち、キャリア回路５６１におけるパワー段キャリア差動増幅器５６１ｄ（図７参照）が飽和し、キャンセラアンプ５１１の利得が小さくなると、ピーク回路５６２に入力される信号ＲＦ３ａｐ及びＲＦ３ａｍの電力が大きくなる。
　これにより、ピーク回路５６２を動作させてパワー段キャリア差動増幅器５６１ｄの飽和を緩和することができるので、電力増幅回路１０３において、パワー段キャリア差動増幅器５６１ｄを飽和させることなく線形な入出力特性を得ることができる。
　［第４実施形態］
　第４実施形態に係る電力増幅回路について説明する。図１０は、電力増幅回路１０４の回路図である。図１０に示すように、第４実施形態に係る電力増幅回路１０４は、キャリアアンプの飽和に応じて当該キャリアアンプへの入力電力の調整も行われる点で第１実施形態に係る電力増幅回路１０１と異なる。
　電力増幅回路１０４は、可変電力分配回路３０４と、キャリア回路５６１と、ピーク回路５６２と、利得制御回路６０４と、合成回路７１１と、を備える。キャリア回路５６１は、キャリア増幅器５６１ｅ（対象キャリアアンプ）を含む。ピーク回路５６２は、ピーク増幅器５６２ｅを含む。電力増幅回路１０４における利得制御回路６０４及び合成回路７１１は、図１に示す電力増幅回路１０１における利得制御回路６０４及び合成回路７１１とそれぞれ同様である。
　可変電力分配回路３０４は、制御信号Ｓ１に基づいて信号ＲＦ３ａ（第３信号）の電力（第１電力）を増加させるとともに、信号ＲＦ２ｃ（第２信号）の電力（第２電力）を減少させる。また、可変電力分配回路３０４は、制御信号Ｓ１に基づいて信号ＲＦ３ａの電力を減少させるとともに、信号ＲＦ２ａの電力を増加させる。
　以下、可変電力分配回路３０４における各回路の詳細について説明する。可変電力分配回路３０４は、第１配線３２１と、第２配線３２２と、通過特性変更回路３４１と、９０度カプラー３５１（分配回路）と、９０度カプラー３５６（生成回路）と、バッファーアンプ４０２と、を含む。
　９０度カプラー３５６は、配線３５６ａ及び３５６ｂを含む。配線３５６ａ及び３５６ｂは、例えば１／４波長線路である。９０度カプラー３５１、通過特性変更回路３４１及びバッファーアンプ４０２は、図１に示す可変電力分配回路３０１における９０度カプラー３５１、通過特性変更回路３４１及びバッファーアンプ４０２とそれぞれ同様である。
　９０度カプラー３５１は、信号ＲＦ１（第１信号）を、信号ＲＦ４ａ（第４信号）と、信号ＲＦ４ａの位相より略９０度異なる位相を有する信号ＲＦ５ａ（第５信号）と、に分配する。
　詳細には、９０度カプラー３５１における配線３５１ａは、入力端子３１に接続された第１端と、第２配線３２２に接続された第２端と、を有する。配線３５１ｂは、第１配線３２１に接続された第１端と、抵抗素子３５１ｃを通じて接地に接続された第２端と、を有し、配線３５１ａと電磁気的に結合する。
　配線３５１ａの第１端に信号ＲＦ１が供給されると、信号ＲＦ１に対して位相が略９０°遅れた信号ＲＦ５ａが配線３５１ａの第２端から出力されるとともに、信号ＲＦ１と略同位相の信号ＲＦ４ａが配線３５１ｂの第１端から出力される。
　第２配線３２２は、配線３５１ａの第１端と９０度カプラー３５６とを接続し、信号ＲＦ５ａ及びＲＦ５ｂを伝送する。バッファーアンプ４０２は、第２配線３２２に設けられ、９０度カプラー３５１における配線３５１ａの第２端にされた入力端子と、出力端子と、を有する。バッファーアンプ４０２の出力端子からは、入力端子に供給される信号ＲＦ５ａを増幅した信号ＲＦ５ｂ（第５信号）が出力される。
　第１配線３２１は、配線３５１ｂの第１端と９０度カプラー３５６とを接続し、信号ＲＦ４ａ及びＲＦ４ｂを伝送する。通過特性変更回路３４１におけるキャンセラアンプ５０１は、第１配線３２１に設けられ、９０度カプラー３５１における配線３５１ｂの第１端に接続された入力端子と、出力端子と、を有する。キャンセラアンプ５０１の出力端子からは、入力端子に供給される信号ＲＦ４ａを増幅した信号ＲＦ４ｂ（第４信号）が出力される。
　９０度カプラー３５６は、第１配線３２１を通過した信号ＲＦ４ｂと、第２配線３２２を通過した信号ＲＦ５ｂと、を略同位相で合成して信号ＲＦ２ｃを生成するとともに、第１配線３２１を通過した信号ＲＦ４ｂと、第２配線３２２を通過した信号ＲＦ５ｂと、を略逆位相で合成して信号ＲＦ３ａを生成する。
　詳細には、９０度カプラー３５６における配線３５６ａは、キャンセラアンプ５０１の出力端子に接続された第１端と、キャリア増幅器５６１ｅの入力端子に接続された第２端と、を有する。配線３５６ｂは、ピーク増幅器５６２ｅの入力端子に接続された第１端と、バッファーアンプ４０２の出力端子に接続された第２端と、を有し、配線３５６ａと電磁気的に結合する。
　配線３５６ａの第１端に信号ＲＦ４ｂが供給されるとともに、配線３５６ｂの第２端に信号ＲＦ５ｂが供給されると、配線３５６ａの第２端及び配線３５６ｂの第１端からは、それぞれ信号ＲＦ２ｃ及び信号ＲＦ３ａが出力される。
　９０度カプラー３５６への入力時には、信号ＲＦ５ｂの位相が信号ＲＦ４ｂの位相に対して略９０度遅れている。このため、配線３５６ａの第２端では、信号ＲＦ４ｂに基づく信号であって配線３５６ａによって位相が略９０度遅れた信号と、信号ＲＦ５ｂに基づく信号とが、略同位相で合成されて信号ＲＦ２ｃが生成される。
　つまり、キャリア増幅器５６１ｅが飽和してキャンセラアンプ５０１の利得が小さくなり、信号ＲＦ４ｂの電力が小さくなると、信号ＲＦ２ｃの電力すなわちキャリア増幅器５６１ｅの入力電力が小さくなる。
　そして、キャリア増幅器５６１ｅの飽和が解消してキャンセラアンプ５０１の利得が大きくなり、信号ＲＦ４ｂの電力が大きくなると、信号ＲＦ２ｃの電力すなわちキャリア増幅器５６１ｅの入力電力が大きくなる。これにより、飽和を抑制しながらキャリア増幅器５６１ｅを動作させることができる。
　一方、配線３５６ｂの第１端では、信号ＲＦ４ｂに基づく信号と、信号ＲＦ５ｂに基づく信号であって配線３５６ｂによって位相が略９０度遅れた信号とが、略逆位相で合成されて信号ＲＦ３ａが生成される。
　つまり、キャリア増幅器５６１ｅが飽和してキャンセラアンプ５０１の利得が小さくなり、信号ＲＦ４ｂの電力が小さくなると、信号ＲＦ４ｂによる信号ＲＦ５ｂの打消しが抑制されるので、信号ＲＦ３ａの電力すなわちピーク増幅器５６２ｅの入力電力が大きくなる。
　そして、キャリア増幅器５６１ｅの飽和が解消してキャンセラアンプ５０１の利得が大きくなり、信号ＲＦ４ｂの電力が大きくなると、信号ＲＦ４ｂによる信号ＲＦ５ｂの打消しが促進されるので、信号ＲＦ３ａの電力すなわちピーク増幅器５６２ｅの入力電力が小さくなる。これにより、キャリア増幅器５６１ｅの飽和が抑制されるようにピーク増幅器５６２ｅを動作させることができる。
　また、９０度カプラー３５６における配線３５６ａの第１端への信号ＲＦ４ｂの入力に対し、配線３５６ｂの第２端は、アイソレーションポートとなっている。このため、バッファーアンプ４０２の負荷は、キャンセラアンプ５０１からの信号ＲＦ４ｂの出力電力によって変動しない。これにより、バッファーアンプ４０２における利得及び通過特性の変動を抑制することができるので、信号ＲＦ５ｂの歪を抑制し、増幅信号ＲＦ６の品質を向上させることができる。
　［第５実施形態］
　第５実施形態に係る電力増幅回路について説明する。図１１は、電力増幅回路１０５の回路図である。図１１に示すように、電力増幅回路１０５は、信号ＲＦ１を分配する回路が簡易になっている点で第４実施形態に係る電力増幅回路１０４と異なる。
　電力増幅回路１０５は、図１０に示す電力増幅回路１０４と比べて、可変電力分配回路３０４の代わりに可変電力分配回路３０５を備える。可変電力分配回路３０５は、図１０に示す可変電力分配回路３０４と比べて、９０度カプラー３５１の代わりに分配回路３５７を含む。分配回路３５７は、１／４波長線路３５７ａと、ノード３５７ｂと、を含む。
　通過特性変更回路３４１におけるキャンセラアンプ５０１の入力端子は、第１配線３２１を通じてノード３５７ｂに接続される。
　分配回路３５７における１／４波長線路３５７ａは、ノード３５７ｂを通じて入力端子３１に接続された第１端と、バッファーアンプ４０２の入力端子に接続された第２端と、を有する。
　入力端子３１に供給される信号ＲＦ１は、ノード３５７ｂにおいて、信号ＲＦ４ａと、信号ＲＦ５ａと、に分配される。信号ＲＦ４ａは、第１配線３２１を通じてキャンセラアンプ５０１に入力される。信号ＲＦ５ａは、１／４波長線路３５７ａ及び第２配線３２２を通じてバッファーアンプ４０２に入力される。
　信号ＲＦ５ａの位相は、１／４波長線路３５７ａによって略９０度遅れるので、信号ＲＦ４ａの位相に対して略９０度遅れている。
　［第６実施形態］
　第６実施形態に係る電力増幅回路について説明する。図１２は、電力増幅回路１０６の回路図である。図１２に示すように、第６実施形態に係る電力増幅回路１０６は、信号ＲＦ１を分配する回路として９０度ブランチラインカプラーが用いられている点で第４実施形態に係る電力増幅回路１０４と異なる。
　電力増幅回路１０６は、図１０に示す電力増幅回路１０４と比べて、可変電力分配回路３０４の代わりに可変電力分配回路３０６を備える。可変電力分配回路３０６は、図１０に示す可変電力分配回路３０４と比べて、９０度カプラー３５１の代わりに９０度ブランチラインカプラー３５８（分配回路）を含む。９０度ブランチラインカプラー３５８は、１／４波長線路３５８ａ、３５８ｂ、３５８ｃ及び３５８ｄと、抵抗素子３５８ｅと、を含む。
　９０度ブランチラインカプラー３５８における１／４波長線路３５８ａは、入力端子３１に接続された第１端と、抵抗素子３５８ｅを通じて接地に接続された第２端と、を有する。１／４波長線路３５８ｂは、１／４波長線路３５８ａの第２端に接続された第１端と、バッファーアンプ４０２の入力端子に接続された第２端と、を有する。
　１／４波長線路３５８ｄは、１／４波長線路３５８ａの第１端に接続された第１端と、キャンセラアンプ５０１の入力端子に接続された第２端と、を有する。１／４波長線路３５８ｃは、１／４波長線路３５８ｄの第２端に接続された第１端と、１／４波長線路３５８ｂの第２端に接続された第２端と、を有する。
　１／４波長線路３５８ａの第１端及び１／４波長線路３５８ｄの第１端に信号ＲＦ１が供給されると、信号ＲＦ４ａが１／４波長線路３５８ｄの第２端から出力されるとともに、信号ＲＦ４ａに対して位相が略９０°遅れた信号ＲＦ５ａが１／４波長線路３５８ｂの第２端から出力される。
　［第７実施形態］
　第７実施形態に係る電力増幅回路について説明する。図１３は、電力増幅回路１０７の回路図である。図１３に示すように、第７実施形態に係る電力増幅回路１０７は、信号ＲＦ２ｃ及び信号ＲＦ３ａを生成する回路として９０度ブランチラインカプラーが用いられている点で第６実施形態に係る電力増幅回路１０６と異なる。
　電力増幅回路１０７は、図１２に示す電力増幅回路１０６と比べて、可変電力分配回路３０６の代わりに可変電力分配回路３０７を備える。可変電力分配回路３０７は、図１２に示す可変電力分配回路３０６と比べて、９０度カプラー３５６の代わりに９０度ブランチラインカプラー３５９（生成回路）を含む。９０度ブランチラインカプラー３５９は、１／４波長線路３５９ａ、３５９ｂ、３５９ｃ及び３５９ｄを含む。
　９０度ブランチラインカプラー３５９における１／４波長線路３５９ａは、キャンセラアンプ５０１の出力端子に接続された第１端と、バッファーアンプ４０２の出力端子に接続された第２端と、を有する。１／４波長線路３５９ｂは、１／４波長線路３５９ａの第２端に接続された第１端と、キャリア増幅器５６１ｅの入力端子に接続された第２端と、を有する。
　１／４波長線路３５９ｄは、１／４波長線路３５９ａの第１端に接続された第１端と、ピーク増幅器５６２ｅの入力端子に接続された第２端と、を有する。１／４波長線路３５９ｃは、１／４波長線路３５９ｄの第２端に接続された第１端と、１／４波長線路３５９ｂの第２端に接続された第２端と、を有する。
　１／４波長線路３５９ａの第１端及び１／４波長線路３５９ｄの第１端にキャンセラアンプ５０１から信号ＲＦ４ｂが供給されると、信号ＲＦ３ａが１／４波長線路３５９ｄの第２端から出力されるとともに、信号ＲＦ３ａに対して位相が略９０°遅れた信号ＲＦ２ｃが１／４波長線路３５９ｂの第２端から出力される。
　９０度ブランチラインカプラー３５９への入力時には、信号ＲＦ５ｂの位相が信号ＲＦ４ｂの位相に対して略９０度遅れている。このため、１／４波長線路３５９ｂの第２端では、信号ＲＦ４ｂに基づく信号であって１／４波長線路３５９ａ及び３５９ｂまたは１／４波長線路３５９ｄ及び３５９ｃによって位相が略１８０度遅れた信号と、信号ＲＦ５ｂに基づく信号であって１／４波長線路３５９ｂによって位相が略９０度遅れた信号とが、略同位相で合成されて信号ＲＦ２ｃが生成される。
　一方、１／４波長線路３５９ｄの第２端では、信号ＲＦ４ｂに基づく信号であって１／４波長線路３５９ｄによって位相が略９０度遅れた信号と、信号ＲＦ５ｂに基づく信号であって１／４波長線路３５９ａ及び３５９ｄまたは１／４波長線路３５９ｂ及び３５９ｃによって位相が略１８０度遅れた信号とが、略逆位相で合成されて信号ＲＦ３ａが生成される。
　［第８実施形態］
　第８実施形態に係る電力増幅回路について説明する。図１４は、電力増幅回路１０８の回路図である。図１４に示すように、第８実施形態に係る電力増幅回路１０８は、第１配線３２１の通過特性を変更する通過特性変更回路が簡易になっている点で第５実施形態に係る電力増幅回路１０５と異なる。
　電力増幅回路１０８は、図１１に示す電力増幅回路１０５と比べて、可変電力分配回路３０５の代わりに可変電力分配回路３０８を備える。可変電力分配回路３０８は、図１１に示す可変電力分配回路３０５と比べて、通過特性変更回路３４１及びバッファーアンプ４０２の代わりに通過特性変更回路３４８を含む。通過特性変更回路３４８は、トランジスタ５２１（可変抵抗素子）を含む。なお、可変抵抗素子として、トランジスタのほかにダイオードやバリキャップ（可変容量）を用いてもよい。
　入力端子３１は、ノード３５７ｂを通じて分配回路３５７における１／４波長線路３５７ａの第１端に接続される。９０度カプラー３５６における配線３５６ｂの第２端は、第２配線３２２を通じて１／４波長線路３５７ａの第２端に接続される。
　９０度カプラー３５６における配線３５６ａの第１端は、第１配線３２１を通じて分配回路３５７におけるノード３５７ｂに接続される。
　通過特性変更回路３４８におけるトランジスタ５２１は、第１配線３２１と接地との間に設けられる。そして、トランジスタ５２１は、制御信号Ｓ１に基づいて等価抵抗値が可変である。
　詳細には、トランジスタ５２１は、１／４波長線路３５７ａの第１端及び配線３５６ａの第１端に接続されたコレクタと、利得制御回路６０４に接続されたベースと、接地に接続されたエミッタと、を有する。
　キャリア増幅器５６１ｅが飽和していない状態では、制御信号Ｓ１の電圧が低いため、トランジスタ５２１のコレクタとエミッタとの間の等価抵抗値が大きい。一方、キャリア増幅器５６１ｅが飽和するとき、制御信号Ｓ１の電圧が高くなり、トランジスタ５２１のコレクタとエミッタとの間の等価抵抗値が小さくなる。
　すなわち、配線３５６ａの第１端に入力される信号ＲＦ４ａの電力は、キャリア増幅器５６１ｅが飽和するときに小さく、また、キャリア増幅器５６１ｅの飽和が解消したときに大きい。
　そして、９０度カプラー３５６における配線３５６ａの第２端では、信号ＲＦ４ａに基づく信号と信号ＲＦ５ａに基づく信号とは、略同位相で合成される。一方、配線３５６ｂの第１端では、信号ＲＦ４ａに基づく信号と信号ＲＦ５ａに基づく信号とは、略逆位相で合成される。
　したがって、キャリア増幅器５６１ｅが飽和するとき、キャリア増幅器５６１ｅへの入力電力が小さくなるとともに、ピーク増幅器５６２ｅへの入力電力が大きくなる。そして、キャリア増幅器５６１ｅの飽和が解消すると、キャリア増幅器５６１ｅへの入力電力が大きくなるとともに、ピーク増幅器５６２ｅへの入力電力が小さくなる。
　なお、可変電力分配回路３０１、３０２、３０４、３０５、３０６及び３０７では、通過特性変更回路３４１が、キャンセラアンプ５０１の利得を変更することによって第１配線３２１を通過する信号ＲＦ４ａの通過特性を変更する構成について説明したが、これに限定するものではない。例えば、スイッチまたはアッテネータを第１配線３２１に設けることにより、第１配線３２１を通過する信号ＲＦ４ａの通過特性を変更する構成であってもよい。可変電力分配回路３０３においても同様である。
　以上、本発明の例示的な実施形態について説明した。電力増幅回路１０１では、可変電力分配回路３０１は、信号ＲＦ１を、信号ＲＦ２ｃと、信号ＲＦ２ｃと位相が異なる信号ＲＦ３ａと、に分配し、制御信号Ｓ１に基づいて信号ＲＦ３ａの電力を増減させることが可能である。キャリア回路５６１は、１つ以上のキャリアアンプを含み、信号ＲＦ２ｃを増幅し、増幅された信号ＲＦ２ｃすなわち増幅信号ＲＦ２ｄを出力する。ピーク回路５６２は、１つ以上のピークアンプを含み、信号ＲＦ３ａを増幅し、増幅された信号ＲＦ３ａすなわち増幅信号ＲＦ３ｂを出力する。そして、利得制御回路６０４は、キャリア回路５６１における１つ以上のキャリアアンプのうちの最も出力側のキャリアアンプである対象キャリアアンプ５６１ｂの飽和度合いに基づいて制御信号Ｓ１を可変電力分配回路３０１へ出力する。
　このように、対象キャリアアンプ５６１ｂの飽和度合いに基づいて、ピーク回路５６２に入力される信号ＲＦ３ａの電力を増減させる構成により、ピークアンプの通過特性を大きくすることなくピークアンプの増幅動作を制御することができる。これにより、キャリア回路５６１からの増幅信号ＲＦ２ｄが、ピークアンプを含む閉回路を一周してキャリア回路５６１に再入力され、電力増幅回路１０１が発振回路となることを抑制することができる。また、電力増幅回路１０１が発振回路とならない場合においても、閉回路を一周した増幅信号ＲＦ２ｄの一部と、対象キャリアアンプ５６１ｂへの入力信号とが重なることによって、電力増幅回路１０１が良好に動作しなくなったりすることを抑制することができる。したがって、ピークアンプの通過特性が大きくなることを抑制しつつ、線形な入出力特性を得ることが可能な電力増幅回路を提供することができる。
　また、電力増幅回路１０４では、可変電力分配回路３０４は、制御信号Ｓ１に基づいて信号ＲＦ３ａの電力を増加させるとともに信号ＲＦ２ｃの電力を減少させ、制御信号Ｓ１に基づいて信号ＲＦ３ａの電力を減少させるとともに信号ＲＦ２ｃの電力を増加させる。
　このような構成により、対象キャリアアンプ５６１ｅが飽和するときに、対象キャリアアンプ５６１ｅへの入力電力が直ちに減少するので、迅速に対象キャリアアンプ５６１ｅの飽和を緩和させることができる。そして、対象キャリアアンプ５６１ｅの飽和が解消したときに、対象キャリアアンプ５６１ｅへの入力電力が直ちに増加するので、迅速に対象キャリアアンプ５６１ｅを通常の増幅動作に復帰させることができる。これにより、電力増幅回路１０４から出力される増幅信号ＲＦ６について、対象キャリアアンプ５６１ｅの飽和に起因する歪を抑制することができるので、増幅信号ＲＦ６の品質を向上させることができる。
　また、電力増幅回路１０３では、可変電力分配回路３０３は、非平衡信号である信号ＲＦ１を、平衡信号である信号ＲＦ２ｃｐ及びＲＦ２ｃｍと、平衡信号であり、かつ、信号ＲＦ２ｃｐ及びＲＦ２ｃｍと位相がそれぞれ異なる信号ＲＦ３ａｐ及びＲＦ３ａｍと、に分配する。そして、ドライバ段キャリア差動増幅器５６１ｃ及びパワー段キャリア差動増幅器５６１ｄならびにドライバ段ピーク差動増幅器５６２ｃ及びパワー段ピーク差動増幅器５６２ｄは、差動増幅器である。
　このような構成により、シングルエンド信号を平衡信号にして増幅することができるので、電力増幅回路１０３の出力を増大させることができるとともに、ノイズ耐性を向上させることができる。また、ノイズ耐性が低い場合に必要とされる良好なグランド及び電源ラインを設けなくてもよいので、グランドの配線及び電源ラインのバイパスコンデンサを簡略化することができる。また、非特許文献１に記載の中和技術を差動増幅器に適用することができる。
　また、電力増幅回路１０１では、可変電力分配回路３０１は、信号ＲＦ１を、信号ＲＦ２ｂと、信号ＲＦ２ｂと位相が略９０度異なる信号ＲＦ４ａと、信号ＲＦ４ａと略逆位相の信号ＲＦ５ａと、に分配する分配回路３３１と、分配回路３３１からの信号ＲＦ４ａ及び信号ＲＦ５ａをそれぞれ伝送する第１配線３２１及び第２配線３２２と、制御信号Ｓ１に基づいて、第１配線３２１を通過する信号ＲＦ４ａの通過特性を変更する通過特性変更回路３４１と、第１配線３２１を通過した信号ＲＦ４ａと、第２配線３２２を通過した信号ＲＦ５ａとを合成して信号ＲＦ３ａを生成する合成回路３７１と、を含む。
　このように、キャリア回路５６１、ピーク回路５６２、第２配線３２２及び第３配線３２３によって形成される閉回路とは別個に設けた第１配線３２１の通過特性を変更する構成により、当該閉回路が発振回路となることを効果的に抑制することができる。また、当該閉回路が発振回路とならない場合においても、当該閉回路を一周したキャリアアンプの出力の一部と、キャリアアンプへの入力信号とが重なることによって、電力増幅回路１０１が良好に動作しなくなったりすることを効果的に抑制することができる。
　また、電力増幅回路１０４では、可変電力分配回路３０４は、信号ＲＦ１を、信号ＲＦ４ａと、信号ＲＦ４ａの位相より略９０度異なる位相を有する信号ＲＦ５ａと、に分配する９０度カプラー３５１と、９０度カプラー３５１からの信号ＲＦ４ａ及び信号ＲＦ５ａをそれぞれ伝送する第１配線３２１及び第２配線３２２と、制御信号Ｓ１に基づいて、第１配線３２１を通過する信号ＲＦ４ａの通過特性を変更する通過特性変更回路３４１と、第１配線３２１を通過した信号ＲＦ４ａと、第２配線３２２を通過した信号ＲＦ５ａと、を略同位相で合成して信号ＲＦ２ｃを生成するとともに、第１配線３２１を通過した信号ＲＦ４ａと、第２配線３２２を通過した信号ＲＦ５ａと、を略逆位相で合成して信号ＲＦ３ａを生成する９０度カプラー３５６と、を含む。
　このように、キャリア回路５６１、ピーク回路５６２及び９０度カプラー３５６によって形成される閉回路とは別個に設けた第１配線３２１の通過特性を変更する構成により、当該閉回路が発振回路となることを効果的に抑制することができる。また、当該閉回路が発振回路とならない場合においても、当該閉回路を一周したキャリアアンプの出力の一部と、キャリアアンプへの入力信号とが重なることによって、電力増幅回路１０４が良好に動作しなくなったりすることを効果的に抑制することができる。
　また、電力増幅回路１０１では、通過特性変更回路３４１は、第１配線３２１に設けられ、かつ、制御信号Ｓ１に基づいて利得が可変なキャンセラアンプ５０１を含む。
　このような構成により、キャンセラアンプ５０１の前段と後段とのアイソレーションを確保しつつ、第１配線３２１を伝送される信号ＲＦ４ａの通過特性を変更することができる。
　また、電力増幅回路１０１では、利得制御回路６０４は、対象キャリアアンプ５６１ｂが飽和するとき、キャンセラアンプ５０１の利得を小さくするための制御信号Ｓ１を可変電力分配回路３０１へ出力する。
　このような構成により、飽和によって対象キャリアアンプ５６１ｂの発熱量が増大しても、制御対象であるキャンセラアンプ５０１の発熱量を減少させることができるので、制御対象の温度上昇を抑制することができる。また、対象キャリアアンプ５６１ｂから伝導する熱によってキャンセラアンプ５０１の温度が上昇しても、その温度上昇はキャンセラアンプ５０１の利得をさらに低下させるため、ピーク回路５６２からの出力電力をさらに増加させることができる。これにより、対象キャリアアンプ５６１ｂの飽和をより緩和させることができるので、対象キャリアアンプ５６１ｂの飽和が安定に解消されるまでの時間を短縮するとともに、対象キャリアアンプ５６１ｂの再飽和を抑制することができる。また、キャンセラアンプ５０１の利得を小さくする制御は、電力増幅回路１０１における消費電力の増大を抑制し、ひいては電力増幅回路１０１の熱暴走を抑制することができるので、電力増幅回路１０１の破壊を防止することができる。
　また、電力増幅回路１０８では、通過特性変更回路３４８は、第１配線３２１と接地との間に設けられ、かつ、制御信号Ｓ１に基づいて等価抵抗値が可変なトランジスタ５２１を含む。
　このような構成により、簡易な回路構成で第１配線３２１を伝送される信号ＲＦ４ａの通過特性を変更することができる。
　また、電力増幅装置は、電力増幅回路１０１～１０８に含まれる半導体素子が形成された化合物半導体１を備える。
　このような構成により、キャンセラアンプ５０１の利得の制御、及び対象キャリアアンプ５６１ｂにおける飽和の検知を、デジタル信号を用いることなくアナログ信号で行うことができる。これにより、データの変換または演算などの処理を行うことなく制御することができるので、例えば、対象キャリアアンプ５６１ｂの飽和検知からキャンセラアンプ５０１の利得制御までを極めて短時間で完了させることができる。これにより、対象キャリアアンプ５６１ｂにおける飽和の発生時間を短くすることができるので、増幅信号の品質の劣化を抑制することができる。また、各半導体素子が同一の化合物半導体１に形成されることで、半導体素子間でやり取りされる信号の伝送距離を短くすることができるので、より高速な制御を行うことができる。
　なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
１…化合物半導体
３１…入力端子
３２…出力端子
１０１、１０３、１０４、１０５、１０６、１０７、１０８…電力増幅回路
３０１、３０２、３０３、３０４、３０５、３０６、３０７、３０８…可変電力分配回路
３２１、３２１ｐ、３２１ｍ…第１配線
３２２、３２２ｐ、３２２ｍ…第２配線
３２３、３２３ｐ、３２３ｍ…第３配線
３３１、３３２、３３３…分配回路
３４１、３４３、３４８…通過特性変更回路
３５１、３５２…９０度カプラー
３５３、３５４…バラン
３５６…９０度カプラー
３５７…分配回路
３５８、３５９…９０度ブランチラインカプラー
３７１、３７３…合成回路
４０２、４０３、４１２、４１３…バッファーアンプ
５０１、５１１…キャンセラアンプ
５２１…トランジスタ
５６１…キャリア回路
５６２…ピーク回路
７１１、７１３…合成回路

Claims (9)

  1. 　第１信号を、第２信号と、前記第２信号と位相が異なる第３信号と、に分配し、制御信号に基づいて前記第３信号の第１電力を増減させることが可能な可変電力分配回路と、
    　１つ以上のキャリアアンプを含み、前記第２信号を増幅し、増幅された前記第２信号を出力するキャリア回路と、
    　１つ以上のピークアンプを含み、前記第３信号を増幅し、増幅された前記第３信号を出力するピーク回路と、
    　前記キャリア回路における前記１つ以上のキャリアアンプのうちの最も出力側のキャリアアンプである対象キャリアアンプの飽和度合いに基づいて前記制御信号を前記可変電力分配回路へ出力する制御回路と、を備える、
    　電力増幅回路。
  2. 　請求項１に記載の電力増幅回路であって、
    　前記可変電力分配回路は、前記制御信号に基づいて前記第１電力を増加させるとともに前記第２信号の第２電力を減少させ、前記制御信号に基づいて前記第１電力を減少させるとともに前記第２電力を増加させる、
    　電力増幅回路。
  3. 　請求項１に記載の電力増幅回路であって、
    　前記可変電力分配回路は、非平衡信号である前記第１信号を、平衡信号である前記第２信号と、平衡信号であり、かつ、前記第２信号と位相が異なる前記第３信号と、に分配し、
    　前記キャリアアンプ及び前記ピークアンプは、差動増幅器である、
    　電力増幅回路。
  4. 　請求項１または請求項３に記載の電力増幅回路であって、
    　前記可変電力分配回路は、
    　前記第１信号を、前記第２信号と、前記第２信号と位相が略９０度異なる第４信号と、
    　前記第４信号と略逆位相の第５信号と、に分配する分配回路と、
    　前記分配回路からの前記第４信号及び前記第５信号をそれぞれ伝送する第１配線及び第２配線と、
    　前記制御信号に基づいて、前記第１配線を通過する前記第４信号の通過特性を変更する通過特性変更回路と、
    　前記第１配線を通過した前記第４信号と、前記第２配線を通過した前記第５信号とを合成して前記第３信号を生成する合成回路と、を含む、
    　電力増幅回路。
  5. 　請求項２に記載の電力増幅回路であって、
    　前記可変電力分配回路は、
    　前記第１信号を、第４信号と、前記第４信号の位相より略９０度異なる位相を有する第５信号と、に分配する分配回路と、
    　前記分配回路からの前記第４信号及び前記第５信号をそれぞれ伝送する第１配線及び第２配線と、
    　前記制御信号に基づいて、前記第１配線を通過する前記第４信号の通過特性を変更する通過特性変更回路と、
    　前記第１配線を通過した前記第４信号と、前記第２配線を通過した前記第５信号と、を略同位相で合成して前記第２信号を生成するとともに、前記第１配線を通過した前記第４信号と、前記第２配線を通過した前記第５信号と、を略逆位相で合成して前記第３信号を生成する生成回路と、を含む、
    　電力増幅回路。
  6. 　請求項４または請求項５に記載の電力増幅回路であって、
    　前記通過特性変更回路は、
    　前記第１配線に設けられ、かつ、前記制御信号に基づいて利得が可変な可変利得増幅器を含む、
    　電力増幅回路。
  7. 　請求項６に記載の電力増幅回路であって、
    　前記制御回路は、前記対象キャリアアンプが飽和するとき、前記利得を小さくするための前記制御信号を前記可変電力分配回路へ出力する、
    　電力増幅回路。
  8. 　請求項４または請求項５に記載の電力増幅回路であって、
    　前記通過特性変更回路は、
    　前記第１配線と接地との間に設けられ、かつ、前記制御信号に基づいて等価抵抗値が可変な可変抵抗素子を含む、
    　電力増幅回路。
  9. 　請求項１から請求項８のいずれか一項に記載の電力増幅回路に含まれる半導体素子が形成された化合物半導体を備える、
    　電力増幅装置。
PCT/JP2022/038755 2021-10-20 2022-10-18 電力増幅回路及び電力増幅装置 WO2023068266A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280048667.1A CN117616688A (zh) 2021-10-20 2022-10-18 功率放大电路以及功率放大装置
US18/417,311 US20240162869A1 (en) 2021-10-20 2024-01-19 Power amplifier circuit and power amplifier device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-171775 2021-10-20
JP2021171775 2021-10-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/417,311 Continuation US20240162869A1 (en) 2021-10-20 2024-01-19 Power amplifier circuit and power amplifier device

Publications (1)

Publication Number Publication Date
WO2023068266A1 true WO2023068266A1 (ja) 2023-04-27

Family

ID=86059128

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/038755 WO2023068266A1 (ja) 2021-10-20 2022-10-18 電力増幅回路及び電力増幅装置

Country Status (3)

Country Link
US (1) US20240162869A1 (ja)
CN (1) CN117616688A (ja)
WO (1) WO2023068266A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009303040A (ja) * 2008-06-16 2009-12-24 Toshiba Corp 高周波電力増幅器、および増幅方法
JP2014064185A (ja) * 2012-09-21 2014-04-10 Asahi Kasei Electronics Co Ltd ドハティ増幅装置
JP2018137566A (ja) * 2017-02-21 2018-08-30 株式会社村田製作所 電力増幅回路
JP2019041277A (ja) * 2017-08-25 2019-03-14 株式会社村田製作所 電力増幅回路
JP2021166376A (ja) * 2020-04-07 2021-10-14 株式会社村田製作所 電力増幅モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009303040A (ja) * 2008-06-16 2009-12-24 Toshiba Corp 高周波電力増幅器、および増幅方法
JP2014064185A (ja) * 2012-09-21 2014-04-10 Asahi Kasei Electronics Co Ltd ドハティ増幅装置
JP2018137566A (ja) * 2017-02-21 2018-08-30 株式会社村田製作所 電力増幅回路
JP2019041277A (ja) * 2017-08-25 2019-03-14 株式会社村田製作所 電力増幅回路
JP2021166376A (ja) * 2020-04-07 2021-10-14 株式会社村田製作所 電力増幅モジュール

Also Published As

Publication number Publication date
US20240162869A1 (en) 2024-05-16
CN117616688A (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
US7486136B2 (en) Power amplifier
JP4792273B2 (ja) 増幅器
US7705681B2 (en) Apparatus for coupling at least one of a plurality of amplified input signals to an output terminal using a directional coupler
TWI509979B (zh) 電子系統、射頻功率放大器及其偏壓點動態調整方法
JP2004221646A (ja) ドハ−ティ増幅器
US11699978B2 (en) Doherty radio frequency amplifier circuitry
US6972630B2 (en) Self-biased darlington amplifier
US6731172B2 (en) Doherty power amplifier with integrated quarter wave transformer/combiner circuit
US10187015B2 (en) Doherty amplifier
CN113162561A (zh) 用于对放大器的线性度进行补偿的前置补偿器
US11152895B2 (en) Doherty amplifier
US20210152132A1 (en) Power amplifier circuit
WO2023068266A1 (ja) 電力増幅回路及び電力増幅装置
US8854143B2 (en) Bias circuit
KR102663823B1 (ko) 차동 구조를 이용하는 2단 도허티 전력 증폭 장치 및 이의 제어 방법
US11296655B2 (en) Power amplifier biasing network providing gain expansion
Chen et al. K-band active antenna integrated with CMOS adaptive-bias power amplifier
US10892714B2 (en) Power amplifier circuit
Furqan et al. An E-band SiGe power amplifier with 28dB gain and 19.2 dBm output power utilizing an on-chip differential power combiner
JP2508353B2 (ja) 高周波増幅回路
Kalantari et al. A 91 to 110-GHz tapered constructive wave power amplifier in a 0.12 µm SiGe BiCMOS process
US20230013880A1 (en) Power amplifier circuit, doherty amplifier circuit, multistage amplifier circuit, and power amplifier apparatus
WO2022270537A1 (ja) 電力増幅回路
US9748904B2 (en) High frequency signal amplifying circuitry
US20240162866A1 (en) Power amplifier

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22883570

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280048667.1

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE