WO2022270537A1

WO2022270537A1 - 電力増幅回路

Info

Publication number: WO2022270537A1
Application number: PCT/JP2022/024873
Authority: WO
Inventors: 義明祐森; 健二田原
Original assignee: 株式会社村田製作所
Priority date: 2021-06-24
Filing date: 2022-06-22
Publication date: 2022-12-29
Also published as: US20240128940A1

Abstract

電力モードに応じてゲインを調整可能な電力増幅器を提供する。電力増幅回路１０は、入力信号ＲＦｉｎを信号ＲＦ１と信号ＲＦ２とに分配して出力する分配器１０４と、分配器１０４に接続される増幅器１０１，１０２と、分配器１０４と増幅器１０１の入力１０１１との間から分岐する信号経路Ｐ３に設けられ、増幅器１０１と並列に接続され、第３バイアス電流又は電圧が供給されるバイアス端子１０３３に接続される増幅器１０３と、を備える。

Description

電力増幅回路

　本発明は、電力増幅回路に関する。

　電力増幅回路の一つであるドハティ増幅回路は、高効率な電力増幅回路である。ドハティ増幅回路は、一般的に、入力信号の電力レベルにかかわらず動作するキャリア増幅器と、入力信号の電力レベルが小さい場合はオフとなり、大きい場合にオンとなるピーク増幅器とが並列に接続されている。入力信号の電力レベルが大きい場合、キャリア増幅器が飽和出力電力レベルで飽和を維持しながら動作する。ドハティ増幅回路は、通常の電力増幅回路に比べ効率を向上させることができる。

　特許文献１には、ドハティ増幅回路において、出力信号の電力レベルに応じてピーク増幅器のドライバ段に供給されるバイアスのオンオフを制御することにより、ドハティ増幅回路の待機電流を低減させる回路が示される。

特開２０１５－２０７９４１号公報

　ドハティ増幅回路は、入力信号の電力レベルに応じて、キャリア増幅器のコレクタ端から出力側を見たインピーダンスが変化する。これにより、ドハティ増幅器では、入力信号の電力レベルが低い電力モード（低電力モード）の場合でも回路が高効率に動作するようにインピーダンスの状態が作られる。具体的には、低電力モードにおいて当該インピーダンスは高くなる。キャリア増幅器のみが動作する低電力モードにおいてインピーダンスが高くなることによって、ドハティ増幅器のゲインが高くなる。

　ドハティ増幅器では、特許文献１に記載の回路のように待機電流を低減させることに加え、入力信号及び出力信号の電力レベルが小さい場合に、ドハティ増幅回路のゲインを低くすることが必要な場合がある。

　本発明はこのような事情に鑑みてなされたものであり、電力モードに応じてゲインを調整可能な電力増幅器を提供することを目的とする。

　本発明の一側面に係る電力増幅回路は、入力信号が入力される入力信号経路と、入力信号経路に接続され、入力信号を第１信号と第２信号とに分配して出力する分配器と、分配器に接続され、第１信号が入力される第１信号経路と、分配器に接続され、第２信号が入力される第２信号経路と、第１信号経路に設けられ、第１バイアス電流又は電圧が供給される第１バイアス端子に接続される第１増幅器と、第２信号経路に設けられ、第２バイアス電流又は電圧が供給される第２バイアス端子に接続される第２増幅器と、分配器と第１増幅器の入力との間から分岐する第３信号経路と、第３信号経路に設けられ、第１増幅器と並列に接続され、第３バイアス電流又は電圧が供給される第３バイアス端子に接続される第３増幅器と、第３信号経路に設けられ、第３増幅器に接続される少なくとも一つのインピーダンス素子と、第１信号経路に設けられ、第１増幅器の出力及び第３増幅器の出力に接続され、第１信号に基づく第３信号を出力する第１増幅部と、第２信号経路に設けられ、第２増幅器の出力に接続され、第２信号に基づく第４信号を出力する第２増幅部と、第１信号経路と第２信号経路とに接続され、第３信号と第４信号とが合成された第５信号を出力する合成部と、を備える。

　本発明によれば、電力モードに応じてゲインを調整可能な電力増幅器を提供することが可能となる。

第１実施形態に係る電力増幅回路のブロック図である。第１実施形態に係る電力増幅回路の回路図である。第１実施形態に係る電力増幅回路におけるゲインを説明する図である。第１実施形態に係る電力増幅回路における電流値を説明する図である。第１実施形態に係る他の電力増幅回路の回路図である。第２実施形態に係る電力増幅回路のブロック図である。電力増幅回路に設けられるインピーダンス素子の接続例を示す図である。電力増幅回路に設けられるインピーダンス素子の他の接続例を示す図である。電力増幅回路に設けられるインピーダンス素子の他の接続例を示す図である。第３実施形態に係る電力増幅回路のブロック図である。第４実施形態に係る電力増幅回路のブロック図である。第５実施形態に係る電力増幅回路のブロック図である。

　第１実施形態について説明する。図１には、第１実施形態に係る電力増幅回路１０のブロック図が示される。電力増幅回路１０は、増幅器１０１，１０２，１０３、インピーダンス素子１０３５、分配器１０４、増幅部１０５，１０６、合成器１０７、及び制御回路１０８を有する。また、電力増幅回路１０は、入力信号経路Ｐ０及び信号経路Ｐ１（第１信号経路），信号経路Ｐ２（第２信号経路），信号経路Ｐ３（第３信号経路）、及び信号経路Ｐ４（第４信号経路）を有する。入力信号経路Ｐ０又は信号経路Ｐ１～Ｐ４とは、信号が流れる経路であり、電力増幅回路１０の配線及び配線を通じて接続されるように設けられる回路素子を含む。また、電力増幅回路は、バイアス回路１０１４，１０２４，１０３４，１０５４，１０６４を有する。また、電力増幅回路は、整合回路１０５２，１０６２，１０９，１１０を有する。各整合回路は、整合回路に接続される回路素子間のインピーダンスを整合させる機能を有する。

　電力増幅回路１０は、入力端１１１を通じて入力される入力信号ＲＦｉｎの電力レベルに応じて電力増幅を行う。電力増幅回路１０における電力増幅の電力モードは３つのモードを有する。これらの電力モードを第１電力モード、第２電力モード、及び第３電力モードと呼ぶ。

　第１電力モードの出力信号の電力レベルは、第２電力モードの出力信号の電力レベルよりも高い。第３電力モードの出力信号の電力レベルは、第２電力モードの出力信号の電力レベルより高く、かつ第１電力モードの出力信号の電力レベルより低い。

　一つ目の電力モードは、増幅器１０１及び増幅器１０５１により増幅された信号と、増幅器１０２及び増幅器１０６１により増幅された信号とが合成されて電力増幅が行われる高電力モード（Ｈｉｇｈ　Ｐｏｗｅｒ　Ｍｏｄｅ：ＨＰＭ）（第１電力モード）である。
高電力モードは、電力増幅回路１０の出力信号である信号ＲＦ７の電力レベルが高い場合の電力モードである。

　二つ目の電力モードは、増幅器１０３及び増幅器１０５１によってのみ電力増幅が行われ、増幅器１０２及び増幅器１０６１は電力増幅を行わない低電力モード（Ｌｏｗ　Ｐｏｗｅｒ　Ｍｏｄｅ：ＬＰＭ）（第２電力モード）である。低電力モードは、信号ＲＦ７の電力レベルが高電力モード時より低い場合の電力モードである。

　三つ目の電力モードは、増幅器１０１及び増幅器１０５１によってのみ電力増幅が行われ、増幅器１０２及び増幅器１０６１は電力増幅を行わない中電力モード（Ｍｉｄｄｌｅ　Ｐｏｗｅｒ　Ｍｏｄｅ：ＭＰＭ）（第３電力モード）である。中電力モードは、信号ＲＦ７の電力レベルが高電力モード時より低くかつ低電力モード時より高い場合の電力モードである。

　電力増幅回路１０では、入力端１１１を通じて入力される入力信号ＲＦｉｎは、入力信号経路Ｐ０を通じて、分配器１０４に入力される。分配器１０４は、入力信号ＲＦｉｎを信号ＲＦ１（第１信号）と信号ＲＦ２（第２信号）とに分配する。信号ＲＦ１と信号ＲＦ２とは位相が約９０°異なる。分配器１０４は、信号経路Ｐ１と信号経路Ｐ２とに接続されている。信号経路Ｐ１には、分配器１０４から信号ＲＦ１が入力される。信号経路Ｐ２には、分配器１０４から信号ＲＦ２が入力される。本発明における位相が約９０°異なるとは、９０°プラスマイナス４５°ほどと定義する。

　増幅器１０１（第１増幅器）は、信号経路Ｐ１に設けられる。入力１０１１は、信号経路Ｐ１の一部である信号経路Ｐ１１に接続され、整合回路１０９を通じて分配器１０４に接続される。出力１０１２は、信号経路Ｐ１の一部である信号経路Ｐ１２に接続される。

　増幅器１０２（第２増幅器）は、信号経路Ｐ２に設けられる。入力１０２１は、信号経路Ｐ２の一部である信号経路Ｐ２１に接続され、整合回路１１０を通じて分配器１０４に接続される。出力１０２２は、信号経路Ｐ２の一部である信号経路Ｐ２２に接続される。

　増幅器１０３（第３増幅器）は、信号経路Ｐ１において、増幅器１０１の入力１０１１と分配器１０４との間から分岐する信号経路Ｐ３に設けられる。増幅器１０３は、増幅器１０１と並列に接続される。増幅器１０３では、入力１０３１は信号経路Ｐ３の一部である信号経路Ｐ３１に接続される。出力１０３２は、信号経路Ｐ３の一部である信号経路Ｐ３２に接続される。増幅器１０３は、インピーダンス素子１０３５（第１インピーダンス素子）を通じて、信号経路Ｐ１１に接続される。なお、インピーダンス素子１０３５は、例えば、抵抗素子、キャパシタ、又はインダクタである。また、増幅器１０３は、インピーダンス素子１０３５及び、抵抗素子、キャパシタ、又はインダクタである他のインピーダンス素子（不図示）を通じて、信号経路Ｐ１１に接続されてもよい。言い換えると、増幅器１０３は、抵抗素子、キャパシタ、又はインダクタであるインピーダンス素子の２つ以上を組み合わせた回路を通じて、信号経路Ｐ１１に接続されてもよい。増幅器１０３の出力１０３２は、信号経路Ｐ１２に接続され、増幅器１０１の出力１０１２と接続される。

　増幅器１０１は、バイアス端子１０１３（第１バイアス端子）を通じてバイアス回路１０１４（第１バイアス回路）に接続される。増幅器１０２は、バイアス端子１０２３（第２バイアス端子）を通じてバイアス回路１０２４（第２バイアス回路）に接続される。増幅器１０３は、バイアス端子１０３３（第３バイアス端子）を通じてバイアス回路１０３４（第３バイアス回路）に接続される。増幅器１０１，１０２，１０３には、各バイアス端子を通じて各バイアス回路からバイアス電流又は電圧がそれぞれ供給される。増幅器１０１，１０２，１０３は、バイアス電流又は電圧が供給された場合、オンとなり電力増幅を行い、バイアス電流又は電圧が供給されない場合、オフとなり電力増幅を行わない。

　増幅部１０５（第１増幅部）は、信号経路Ｐ１に設けられる。増幅部１０５は、増幅器１０５１、整合回路１０５２を有する。増幅器１０５１は、整合回路１０５２を通じて、増幅器１０１の出力１０１２及び増幅器１０３の出力１０３２に接続される。出力１０５１２は、信号経路Ｐ１の一部である信号経路Ｐ１３に接続される。

　増幅器１０１，１０３，１０５１は、ドハティ増幅器として動作する電力増幅回路１０におけるキャリア増幅器である。増幅器１０１，１０３，１０５１はＡ級又はＡＢ級の動作を行うようにバイアスされる。

　増幅部１０６（第２増幅部）は、信号経路Ｐ２に設けられる。増幅部１０６は、増幅器１０６１、整合回路１０６２を有する。増幅器１０６１は、整合回路１０６２を通じて、増幅器１０２の出力１０２２に接続される。出力１０６１２は、信号経路Ｐ２の一部である信号経路Ｐ２３に接続される。

　増幅器１０２，１０６１は、電力増幅回路１０におけるピーク増幅器である。増幅器１０２，１０６１は、電力増幅回路１０では、Ａ級又はＡＢ級の動作を行うようにバイアスされる。なお、ピーク増幅器については、Ｃ級の動作を行うようにバイアスされてもよい。

　増幅器１０５１が、差動増幅を行う構成である場合、整合回路１０５２は、信号を分配する機能を有する。また、増幅器１０５１が差動増幅ではなくシングル増幅を行う場合、整合回路１０５２は、一般的な整合回路とすることができる。すなわち、増幅部１０５は、増幅器１０１又は増幅器１０３からの信号を増幅する機能を有している限り、その増幅器１０５１及び整合回路１０５２の具体的な構成は限定されない。増幅部１０６についても同様である。

　増幅器１０５１は、バイアス端子１０５３を通じてバイアス回路１０５４に接続される。増幅器１０６１は、バイアス端子１０６３を通じてバイアス回路１０６４に接続される。増幅器１０５１，１０６１には、各バイアス端子を通じて各バイアス回路からバイアス電流又は電圧がそれぞれ供給される。増幅器１０５１，１０６１は、バイアス電流又は電圧が供給された場合、オンとなり電力増幅を行い、バイアス電流又は電圧が供給されない場合、オフとなり電力増幅を行わない。

　合成器１０７は、信号経路Ｐ１及び信号経路Ｐ２に接続されるように設けられる。合成器１０７は、信号経路Ｐ１を通じて入力される信号ＲＦ５と信号経路Ｐ２を通じて入力される信号ＲＦ６とを合成する。合成された信号は、信号ＲＦ７として、信号経路Ｐ４を通じて出力端１１２へと出力される。

　制御回路１０８は、バイアス回路１０１４，１０２４，１０３４，１０５４，１０６４にそれぞれ接続される。制御回路１０８は、各バイアス回路に制御信号を送信することによって、各バイアス回路のオンオフを切り替える。各バイアス回路は、オン状態の時にはバイアス電流又は電圧を供給可能に動作し、オフ状態の時は、バイアス電流又は電圧を供給しないように動作する。

　高電力モード、低電力モード、中電力モードのそれぞれの電力モードにおける、電力増幅回路１０における電力増幅の動作について説明する。

　高電力モードにおいては、制御回路１０８は、バイアス回路１０１４，１０２４，１０５４，１０６４をオン状態とするように制御する。すなわち、増幅器１０１，１０２，１０５１，１０６１が、それぞれ電力増幅を行い得るようにバイアスされる。このとき、増幅器１０３はバイアス電流又は電圧の供給を受けないため、電力増幅を行わない。

　入力信号ＲＦｉｎは、分配器１０４によって、信号ＲＦ１（第１信号）及び信号ＲＦ２（第２信号）として分配される。信号ＲＦ１は、増幅器１０１に供給される。増幅器１０１は、信号ＲＦ１を増幅し、信号ＲＦ３ａを出力する。このとき、信号ＲＦ１は電力増幅が可能にバイアスされていない増幅器１０３には供給されない。

　信号ＲＦ２は、増幅器１０２に供給される。増幅器１０２は、信号ＲＦ２を増幅し、信号ＲＦ４を出力する。

　増幅器１０１からの信号ＲＦ３ａは、増幅部１０５の増幅器１０５１に供給される。増幅器１０５１は、信号ＲＦ３ａを増幅し、信号ＲＦ５（第３信号）を出力する。

　増幅器１０２からの信号ＲＦ４は、増幅部１０６の増幅器１０６１に供給される。増幅器１０６１は、信号ＲＦ４を増幅し、信号ＲＦ６（第４信号）を出力する。

　信号ＲＦ５及び信号ＲＦ６は、合成器１０７に供給される。合成器１０７は、信号ＲＦ５と信号ＲＦ６とを合成して信号ＲＦ７（第５信号）を出力する。

　低電力モードにおいては、制御回路１０８は、バイアス回路１０３４，１０５４をオン状態とするように制御する。すなわち、増幅器１０３，１０５１が、それぞれ電力増幅を行い得るようにバイアスされる。増幅器１０１，１０２，１０６１はバイアス電流又は電圧の供給を受けないため、電力増幅を行わない。

　高電力モード時と異なり、低電力モード時での信号ＲＦ２は、バイアスされていない増幅器１０２には供給されない。すなわち、入力信号ＲＦｉｎは信号ＲＦ１として増幅される。信号ＲＦ１は、インピーダンス素子１０３５を通過することによる電力消費を伴って、増幅器１０３に供給される。増幅器１０３は、信号ＲＦ１を増幅し、信号ＲＦ３ｂを出力する。

　増幅器１０３からの信号ＲＦ３ｂは、増幅部１０５の増幅器１０５１に供給される。増幅器１０５１は、信号ＲＦ３ｂを増幅し、信号ＲＦ５（第３信号）を出力する。

　信号ＲＦ５は、合成器１０７に供給される。合成器１０７は、信号ＲＦ５を信号ＲＦ７（第５信号）として出力する。

　中電力モードにおいては、制御回路１０８は、バイアス回路１０１４，１０５４をオン状態とするように制御する。すなわち、増幅器１０１，１０５１が、それぞれ電力増幅を行い得るようにバイアスされる。増幅器１０３，１０２，１０６１はバイアス電流又は電圧の供給を受けないため、電力増幅を行わない。

　低電力モード時と同様に、中電力モード時での信号ＲＦ２は、バイアスされていない増幅器１０２には供給されない。すなわち、入力信号ＲＦｉｎは信号ＲＦ１として増幅される。信号ＲＦ１は、増幅器１０１に供給される。増幅器１０１は、信号ＲＦ１を増幅し、信号ＲＦ３ａを出力する。ここで、信号ＲＦ３ａは、インピーダンス素子１０３５による電力消費のない信号ＲＦ１ａに基づくため、信号ＲＦ３ｂより電力が高い。

　増幅器１０１からの信号ＲＦ３ａは、増幅部１０５の増幅器１０５１に供給される。増幅器１０５１は、信号ＲＦ３ａを増幅し、信号ＲＦ５を出力する。

　信号ＲＦ５は、合成器１０７に供給される。合成器１０７は、信号ＲＦ５を信号ＲＦ７として出力する。中電力モードは、一般的に利用されるドハティアンプにおいて、キャリア増幅器のみが動作するような電力モードに相当する。

　本実施形態における電力増幅回路１０では、低電力モードにおいてインピーダンス素子１０３５における電力消費が生じ、信号の振幅が小さくなる結果、中電力モードよりもゲインが低くなる。

　図２には、電力増幅回路１０の回路図の一例が電力増幅回路１０Ａとして示される。電力増幅回路１０Ａでは、増幅器１０１，１０２，１０３は、トランジスタ２０１（第１トランジスタ），２０２、２０３（第２トランジスタ）として設けられる。また、増幅器１０５１は、トランジスタ２０５１，２０５２を有する差動増幅器である。また、増幅器１０６１は、トランジスタ２０６１．２０６２を有する差動増幅器である。各トランジスタは、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタである。なお、本発明では、バイポーラトランジスタの構成を示しているが、電界効果トランジスタ（ＦＥＴ）に置き換えてもよい。その場合は、コレクタをドレイン、ベースをゲート、エミッタをソースと置き換えればよい。

　トランジスタ２０１のエミッタ及びトランジスタ２０３のコレクタと接地との間にキャパシタ２０３２が設けられる。トランジスタ２０２のコレクタと接地との間にキャパシタ２０２２が設けられる。キャパシタ２０３２は、トランジスタ２０１のエミッタ及びトランジスタ２０３のコレクタから出力側を見たインピーダンスを整合する整合回路の一部である。

　トランジスタ２０１のベースは、抵抗素子２０１１を通じて、バイアス回路１０１４に接続される。トランジスタ２０３のベースは抵抗素子２０３１を通じて、バイアス回路１０３４に接続される。抵抗素子２０３１は、トランジスタ２０１の熱暴走を抑制するために設けられる。

　トランジスタ２０１のエミッタ及びトランジスタ２０３のエミッタは、一次コイル２０５３１と二次コイル２０５３２を有するトランス２０５３に接続される。トランジスタ２０１，２０３には、一次コイル２０５３１を通じて、電源電圧Ｖｃｃが供給される。

　トランジスタ２０２のエミッタは、一次コイル２０６３１と二次コイル２０６３２を有するトランス２０６３に接続される。トランジスタ２０２には、一次コイル２０６３１を通じて、電源電圧Ｖｃｃが供給される。

　トランジスタ２０１，２０２，２０３は、複数の単位トランジスタを有するマルチフィンガートランジスタである。ここで、高電力モード及び中電力モードで動作するトランジスタ２０１のエミッタサイズは、低電力モードのみで動作するトランジスタ２０３のエミッタサイズより大きくすることができる。

　エミッタサイズとは、トランジスタが基板上に形成されたときに、基板表面においてエミッタが占める面積のことである。具体的には、エミッタサイズは、エミッタの基板表面における横幅及び縦幅、及びフィンガー数に応じて変化し得る。エミッタサイズは、トランジスタを流れる電流値に応じたサイズとなる。よって、流れる電流が小さいモードである低電力モードに対応するトランジスタのエミッタサイズより、流れる電流が大きいモードである高電力モードに対応するトランジスタのエミッタサイズは大きくなる。例えば、トランジスタ２０３のエミッタサイズと、トランジスタ２０１のエミッタサイズとの比が１：３になるようにすることができる。

　分配器１０４は、インダクタ２０４１，２０４２，キャパシタ２０４３，２０４４，抵抗素子２０４５を有するように構成される。整合回路１０９は、インダクタ２０９１，２０９２，キャパシタ２０９３，２０９４を有するように構成される。整合回路１１０は、インダクタ２１０１，２１０４，２１０５、キャパシタ２１０２，２１０３，２１０６を有するように構成される。なお、インダクタ２１０１及びキャパシタ２１０２，２１０３は、２０２に入力される信号の位相調整のために設けられる素子である。

　トランジスタ２０５１のベースはキャパシタ２０５４を通じて二次コイル２０５３２に接続される。トランジスタ２０５２のベースはキャパシタ２０５５を通じて二次コイル２０５３２に接続される。電力増幅回路１０Ａでは、トランス２０５３が整合回路１０５２として機能し得る。

　また、トランジスタ２０５１のベースは抵抗素子２０５１１及びバイアス端子１０５３１を通じてバイアス回路１０５４に接続される。トランジスタ２０５２のベースは抵抗素子２０５２１及びバイアス端子１０５３２を通じてバイアス回路１０５４に接続される。

　トランジスタ２０５１のコレクタは、トランジスタ２０５２のコレクタとキャパシタ２０５６を通じて接続される。

　トランジスタ２０６１のベースはキャパシタ２０６４を通じて二次コイル２０６３２に接続される。トランジスタ２０６２のベースはキャパシタ２０６５を通じて二次コイル２０６３２に接続される。電力増幅回路１０Ａでは、トランス２０６３が整合回路１０５２として機能し得る。

　トランジスタ２０６１のコレクタは、トランジスタ２０６２のコレクタとキャパシタ２０６６を通じて接続される。

　トランジスタ２０５１，２０５２，２０６１，２０６２のそれぞれのコレクタからの信号が合成器１０７によって合成される。

　図３を参照して、電力増幅回路１０のゲインについて説明する。図３では、中電力モードにおけるゲインが曲線ＧＭによって、低電力モードにおけるゲインが曲線ＧＬによってそれぞれ示される。図３に示されるように、電力増幅回路１０では低電力モード時にはインピーダンス素子１０３５を通じた電力減衰が生じることにより、低電力モード時のゲインが中電力モード時よりも小さくなっている。

　図４を参照して、電力増幅回路１０Ａにおけるコレクタ電流について説明する。図４には中電力モードにおけるトランジスタ２０１のコレクタ電流が曲線ＩＭによって、低電力モードにおけるトランジスタ２０３のコレクタ電流が曲線ＩＬによってそれぞれ示される。図４には、トランジスタ２０３のエミッタサイズがトランジスタ２０１のエミッタサイズより小さいため、トランジスタ２０３のコレクタ電流もトランジスタ２０１のコレクタ電流よりも小さくなることが示されている。これにより、低電力モード時には、電力増幅回路１０Ａは、所望の出力電力を得るために必要な電流の量を小さくすることができる。
これにより、電力増幅回路１０Ａは、電流値を小さくすることが要求される場合に適した増幅が可能となる。

　第１実施形態に係る電力増幅回路１０の他の回路として、図５には、電力増幅回路１０Ｂの回路図が示される。電力増幅回路１０Ｂは、電力増幅回路１０における増幅部１０５がトランジスタ２０５１Ａ，キャパシタ２０５４Ａにより構成される。電力増幅回路１０Ｂは、電力増幅回路１０における増幅部１０５がトランジスタ２０６１Ａ，キャパシタ２０６４Ａにより構成される。電力増幅回路１０Ｂでは、増幅器１０５１，１０６１が差動構成でなく実現されている点が電力増幅回路１０Ａと比較して異なる。この形式によっても電力増幅回路１０と同様の効果を得ることができる。

　第２実施形態について説明する。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

　図６を参照して第２実施形態について説明する。第２実施形態に係る電力増幅回路１０Ｃは、バイアス端子１０１３とバイアス端子１０３３とを接続するようにインピーダンス素子６０１（第２インピーダンス素子）が設けられる点で電力増幅回路１０と異なる。

　増幅器１０１と増幅器１０３とをモードに応じて切り替える場合に、分配器１０４から増幅器１０１又は増幅器１０３を見たインピーダンスが変化する。インピーダンスの変化によって、信号ＲＦ１の電圧定在波比（Ｖｏｌｔａｇｅ　Ｓｔａｎｄｉｎｇ　ＷａｖｅＲａｔｉｏ：ＶＳＷＲ）が悪化することがある。インピーダンス素子６０１を設けることによって、増幅器１０１又は増幅器１０３の一方により電力を増幅する場合に、電力増幅を行わない他方の増幅器にも所定のバイアス電流又は電圧が供給される。これにより、電力増幅を行わない他方の増幅器にも若干の電流が流れ、当該増幅器が完全にオフ状態とならないようにできる。当該増幅器を完全にオフ状態としないことにより、上記インピーダンスの変化を抑制し、ＶＳＷＲの悪化を回避することができる。

　図７から図９を参照して、電力増幅回路１０から１０Ｃにおける、インピーダンス素子の配置のバリエーションについて説明する。図７には、電力増幅回路１０Ａのトランジスタ２０３の近辺の回路が抜粋されて示される。図７の例では、トランジスタ２０３のエミッタと接地との間にインピーダンス素子７０１が設けられる。トランジスタ２０３が信号増幅を行う場合に、インピーダンス素子７０１による電力消費が生じる。この態様によっても、低電力モード時に電力消費を発生させ、ゲインを抑制することができる。

　図８には、他の例として、トランジスタ２０３のコレクタにインピーダンス素子８０１が接続される構成が示される。図９には、電力増幅回路１０Ａにおけるインピーダンス素子１０３５及びインピーダンス素子７０１，８０１を有する場合の構成が示される。これらの態様によっても、同様にゲイン抑制が可能となる。すなわち、トランジスタ２０３には、電力増幅によって流れる電流による電力消費をインピーダンス素子が生じ得る形態であるならば、インピーダンス素子を任意の状態で接続することができる。

　図１０を参照して、第３実施形態について説明する。図１０には、電力増幅回路１００の回路図が示される。

　電力増幅回路１００は、増幅器１００１，１００２、増幅部１００４，１００８及び合成器１０７を有する。

　増幅器１００１（第４増幅器）は、信号経路Ｐ５（第４信号経路）に設けられる。入力１００１１ａは、信号経路Ｐ５の一部である信号経路Ｐ５１に接続され、整合回路１００１５を通じて入力端１１１に接続される。出力１００１２ａは、信号経路Ｐ５の一部である信号経路Ｐ５２に接続される。

　増幅器１００２（第５増幅器）は、信号経路Ｐ５において、増幅器１００１の入力１００１１ａと入力端１１１との間から分岐する信号経路Ｐ６（第５信号経路）に設けられる。増幅器１００２は、増幅器１００１と並列に接続される。増幅器１００２では、入力１００２１は信号経路Ｐ６の一部である信号経路Ｐ６１に接続される。出力１００２２は、信号経路Ｐ６の一部である信号経路Ｐ６２に接続される。増幅器１００２は、インピーダンス素子１００２５（第３インピーダンス素子）を通じて、信号経路Ｐ５１に接続される。増幅器１００２の出力１００２２は、信号経路Ｐ６２に接続され、増幅器１００１の出力１００１２ａと接続される。

　分配器１０４は、整合回路１００１６を通じて増幅器１００１の出力１００１２ａと増幅器１００２の出力１００２２とに接続される。

　分配器１０４は、整合回路１００１７，１００１８を通じて信号経路Ｐ７（第６信号経路）及び信号経路Ｐ８（第７信号経路）にそれぞれ接続される。信号経路Ｐ７には増幅部１００４（第３増幅部）が設けられる。増幅部１００４は、増幅器１００５、整合回路１００６，増幅器１００７を有する。信号経路Ｐ７は、信号経路Ｐ７１，Ｐ７２，Ｐ７３の各部分を有する。信号経路Ｐ８には、増幅部１００８（第４増幅部）が設けられる。増幅部１００８は、増幅器１００９，整合回路１００１０，増幅器１００１２を有する。信号経路Ｐ８は、信号経路Ｐ８１，Ｐ８２，Ｐ８３の各部分を有する。

　増幅器１００１は、バイアス端子１００１３（第４バイアス端子）を通じてバイアス回路１００１４（第４バイアス回路）に接続される。増幅器１００２は、バイアス端子１００２３（第５バイアス端子）を通じてバイアス回路１００２４（第５バイアス回路）に接続される。増幅器１００１，１００２には、各バイアス端子を通じて各バイアス回路からバイアス電流又は電圧がそれぞれ供給される。増幅器１００１，１００２は、バイアス電流又は電圧が供給された場合、オンとなり電力増幅を行い、バイアス電流又は電圧が供給されない場合、オフとなり電力増幅を行わない。

　増幅器１００５は、バイアス端子１００５３を通じてバイアス回路１００５４（第６バイアス回路）に接続される。増幅器１００７は、バイアス端子１００７３を通じてバイアス回路１００７４に接続される。増幅器１００９は、バイアス端子１００９３を通じてバイアス回路１００９４（第７バイアス回路）に接続される。増幅器１００１２は、バイアス端子１００１２３を通じてバイアス回路１００１２４に接続される。増幅器１００５，１００７，１００９，１００１２は、バイアス電流又は電圧が供給された場合、オンとなり電力増幅を行い、バイアス電流又は電圧が供給されない場合、オフとなり電力増幅を行わない。

　増幅器１００５，１００７は、ドハティ増幅器として動作する電力増幅回路１００におけるキャリア増幅器である。増幅器１００９，１００１２は、ドハティ増幅器として動作する電力増幅回路１００におけるピーク増幅器である。

　合成器１０７は、信号経路Ｐ７及び信号経路Ｐ８に接続されるように設けられる。合成器１０７は、信号経路Ｐ７を通じて入力される信号ＲＦ１２と信号経路Ｐ８を通じて入力される信号ＲＦ１３とを合成する。合成された信号は、信号ＲＦ１４として、信号経路Ｐ９を通じて出力端１１２へと出力される。

　制御回路１０８は、バイアス回路１００１４，１００２４，１００５４，１００７４，１００９４。１００１１４にそれぞれ接続される。制御回路１０８は、各バイアス回路に制御信号を送信することによって、各バイアス回路のオンオフを切り替える。各バイアス回路は、オン状態の時にはバイアス電流又は電圧を供給可能に動作し、オフ状態の時は、バイアス電流又は電圧を供給しないように動作する。

　電力増幅回路１００では、高電力モードの時は、増幅器１００１がオン、増幅器１００２がオフとなるようにバイアスされる。また、増幅部１００４，１００８の両方で増幅が行われるように各増幅器がバイアスされる。入力信号ＲＦｉｎは信号ＲＦ８ａとして増幅器１００１に入力される。信号ＲＦ８ａは、増幅器１００１によって増幅され、信号ＲＦ９ａとして分配器１０４に入力される。信号ＲＦ９ａは、信号ＲＦ１０（第７信号），信号ＲＦ１１（第８信号）として分配され、増幅部１００４，１００８によってそれぞれ信号ＲＦ１２（第９信号），信号ＲＦ１３（第１０信号）となる。信号ＲＦ１２、１３は合成器１０７によって合成されて、信号ＲＦ１４（第１１信号）として信号経路Ｐ９を通じて出力端１１２に出力される。

　低電力モードの時は、増幅器１００１がオフ、増幅器１００２がオンとなるようにバイアスされる。また、増幅部１００４のみで増幅が行われるように各増幅器がバイアスされる。低電力モードの時は、入力信号ＲＦｉｎは信号ＲＦ８ｂとして増幅器１００１に入力される。信号ＲＦ８ｂは、増幅器１００２によって増幅され、信号ＲＦ９ｂとして分配器１０４に入力される。低電力モードでは、分配器１０４からの信号ＲＦ１０のみが増幅部１００４によって増幅される。

　中電力モードの時は、増幅器１００１がオン、増幅器１００２がオフとなるようにバイアスされる。また、増幅部１００４のみで増幅が行われるように、増幅部１００４がオン、増幅部１００８がオフとなるように各増幅器がバイアスされる。中電力モードの時は、入力信号ＲＦｉｎは信号ＲＦ８ａとして増幅器１００１に入力される。信号ＲＦ８ａは、増幅器１００２によって増幅され、信号ＲＦ９ａとして分配器１０４に入力される。低電力モードでは、分配器１０４からの信号ＲＦ１０のみが増幅部１００４によって増幅される。

　電力増幅回路１００においても、インピーダンス素子１００２５による電力消費が生じ、信号の振幅が小さくなることにより、電力増幅回路１０と同様にゲインの抑制が可能となる。

　図１１を参照して、第４実施形態について説明する。図１１には第４実施形態に係る電力増幅回路１００Ａのブロック図が示される。電力増幅回路１００Ａは、電力増幅回路１００に、電力増幅回路１０の構成を取り入れた回路である。

　電力増幅回路１００Ａは、信号経路Ｐ７から分岐する信号経路Ｐ１０を有する。増幅器１１０１が、増幅器１００５の入力１００５１と分配器１０４との間から分岐する信号経路Ｐ１０に設けられる。増幅器１１０１は、増幅器１００５と並列に接続される。増幅器１１０１の入力は、信号経路Ｐ１０の一部である信号経路Ｐ１０１に接続される。増幅器１１０１の出力は、信号経路Ｐ１０の一部である信号経路Ｐ１０２に接続される。増幅器１１０１は、インピーダンス素子１１０１５を通じて、信号経路Ｐ７１に接続される。増幅器１１０１の出力は、信号経路Ｐ７２に接続され、増幅器１００５の出力と接続される。増幅器１１０１は、バイアス端子１１０１３を通じてバイアス回路１１０１４に接続される。

　電力増幅回路１００Ａでは、電力増幅回路１００の場合と同様の低電力モードにおいて、信号ＲＦ１０が増幅器１１０１及び増幅器１００７によって増幅されるようにできる。
これにより、インピーダンス素子１１０１５及びインピーダンス素子１００２５による電力消費によって、さらにゲインを抑制することができる。

　図１２を参照して、第５実施形態について説明する。図１２には第５実施形態に係る電力増幅回路１００Ｂのブロック図が示される。

　電力増幅回路１００Ｂでは、増幅器１０１の前段に、電力増幅回路１００に係る増幅器１００１及び増幅器１００２の構成が設けられている。また、電力増幅回路１００Ｂでは、増幅器１０２の前段に、増幅器１２０１及び整合回路１２０２が設けられている。増幅器１２０１は、バイアス端子１２０１３を通じてバイアス回路１２０１４に接続される。
電力増幅回路１００Ｂでは、電力増幅回路１０からの回路要素の追加により、信号経路Ｐ１４、信号経路Ｐ２４が信号経路Ｐ１，Ｐ２にそれぞれ追加されている。

　電力増幅回路１００Ｂでは、電力モードに応じて、増幅器１００１又は増幅器１００２がバイアスされる。増幅器１００１は、信号ＲＦ２２ａを増幅して信号ＲＦ２３ａを出力する。増幅器１００２は、信号ＲＦ２２ｂを増幅して信号ＲＦ２３ｂを出力する。電力増幅回路１００Ｂでは、電力増幅回路１０における信号ＲＦ１が、増幅器１００１によって増幅された信号ＲＦ２３ａ又は信号ＲＦ２３ｂとなる。

　電力増幅回路１００Ｂでは、電力増幅回路１０の場合と同様の低電力モードにおいて、分配器１０４からの信号が増幅器１００２及び増幅器１０３によって増幅されるようにできる。これにより、電力増幅回路１００Ａと同様に、さらにゲインを抑制することができる。

　第３から第５の実施形態のように、分岐する信号経路に設けられる増幅器が複数含まれる電力増幅回路においては、電力モードに応じて、バイアスされる増幅器を適宜組み合わせることが可能である。例えば、図１２の例において、増幅器１００１，１００２のいずれか一方及び増幅器１０１，１０３のいずれか一方がバイアスされるようにする組み合わせは４つある。制御回路１０８は、入力信号に応じた最適な電力増幅を、これらの組み合わせによって行うようにできる。これにより、ゲイン調整をより細かく行うことができる。

　また、第３から第５の実施形態において、電力増幅回路１０Ａのようにエミッタサイズが変更されること、バイアス端子間を接続するインピーダンス素子が設けられること、又は分岐する信号経路に設けられるインピーダンス素子が図７から図９のように設けられることがあってもよい。

　以上、本発明の例示的な実施形態について説明した。電力増幅回路１０は、入力信号ＲＦｉｎが入力される入力信号経路Ｐ０と、入力信号経路Ｐ０に接続され、入力信号ＲＦｉｎを信号ＲＦ１と信号ＲＦ２とに分配して出力する分配器１０４と、分配器１０４に接続され、信号ＲＦ１が入力される信号経路Ｐ１と、分配器１０４に接続され、信号ＲＦ２が入力される信号経路Ｐ２と、信号経路Ｐ１に設けられ、第１バイアス電流又は電圧が供給されるバイアス端子１０１３に接続される増幅器１０１と、信号経路Ｐ２に設けられ、第２バイアス電流又は電圧が供給されるバイアス端子１０２３に接続される増幅器１０２と、分配器１０４と増幅器１０１の入力１０１１との間から分岐する信号経路Ｐ３と、信号経路Ｐ３に設けられ、増幅器１０１と並列に接続され、第３バイアス電流又は電圧が供給されるバイアス端子１０３３に接続される増幅器１０３と、を備える。

　電力増幅回路１０は、信号経路Ｐ３に設けられ、増幅器１０３に接続されるインピーダンス素子１０３５と、信号経路Ｐ１に設けられ、増幅器１０１の出力１０１２及び増幅器１０３の出力１０３２に接続され、信号ＲＦ１に基づく信号ＲＦ５を出力する増幅部１０５と、信号経路Ｐ２に設けられ、増幅器１０２の出力１０２２に接続され、信号ＲＦ２に基づく信号ＲＦ６を出力する増幅部１０６と、信号経路Ｐ１と信号経路Ｐ２とに接続され、信号ＲＦ５と信号ＲＦ６とが合成された信号ＲＦ７を出力する合成器１０７と、を備える。

　電力増幅回路１０は、低電力モードで動作する場合に、増幅器１０３にバイアス電流又は電圧が供給可能に構成されている。低電力モードにおいて、増幅器１０３はドライバ段として機能する。増幅器１０３に供給される信号がインピーダンス素子１０３５において電力を消費する。これにより、低電力モード時の電力増幅回路１０のゲインを、インピーダンス素子を設けない場合と比較して小さくすることができる。なお、信号経路Ｐ３には、抵抗素子、キャパシタ又はインダクタであるインピーダンス素子が２つ以上組み合わせられた回路が設けられてもよい。

　また、電力増幅回路１０は、バイアス端子１０１３を通じて第１バイアス電流又は電圧を供給するバイアス回路１０１４と、バイアス端子１０２３を通じて第２バイアス電流又は電圧を供給するバイアス回路１０２４と、バイアス端子１０３３を通じて第３バイアス電流又は電圧を供給するバイアス回路１０３４と、バイアス回路１０１４と、バイアス回路１０２４と、バイアス回路１０３４とを制御する制御回路１０８とをさらに備える。

　制御回路１０８は、第１電力モードにおいて、第１バイアス電流又は電圧が増幅器１０１に供給され、第２バイアス電流又は電圧が増幅器１０２に供給され、第３バイアス電流又は電圧が増幅器１０３に供給されないように、バイアス回路１０１４とバイアス回路１０２４とバイアス回路１０３４とを制御する。

　制御回路１０８は、第１電力モードより電力レベルが低い第２電力モードにおいて、第１バイアス電流又は電圧が増幅器１０１に供給されず、第２バイアス電流又は電圧が増幅器１０２に供給されず、第３バイアス電流又は電圧が増幅器１０３に供給されるように、バイアス回路１０１４とバイアス回路１０２４とバイアス回路１０３４とを制御する。

　これにより、電力増幅回路１０におけるゲインの抑制を制御回路１０８によって制御しつつ電力増幅を行うことができる。

　また、制御回路１０８は、電力レベルが、第１電力モードより低くかつ第２電力モードより高い第３電力モードにおいて、第１バイアス電流又は電圧が増幅器１０１に供給され、第２バイアス電流又は電圧が増幅器１０２に供給されず、第３バイアス電流又は電圧が増幅器１０３に供給されないように、バイアス回路１０１４とバイアス回路１０２４とバイアス回路１０３４とを制御する。

　増幅器１０３を設け、制御回路１０８による制御を行うことによって、複数の電力モードを有しつつ電力増幅が可能となる。この場合であっても、ゲインの抑制を行うことができる。

　また、電力増幅回路１０Ａでは、増幅器１０１はトランジスタ２０１であり、増幅器１０３はトランジスタ２０３であり、トランジスタ２０３のエミッタサイズは、トランジスタ２０１のエミッタサイズより小さい。

　これにより、低電力モード時には、電力増幅回路１０Ａは、所望の出力電力を得るために必要な電流の量を小さくすることができる。

　また、電力増幅回路１０は、増幅器１０３と接地とを接続するように設けられるインピーダンス素子７０１を含んでいてもよい。また、電力増幅回路１０は、増幅器１０３と増幅器１０３に供給される電源とを接続するように設けられるインピーダンス素子８０１を含んでいてもよい。これらによっても、低電力モード時にインピーダンス素子７０１又はインピーダンス素子８０１による電力消費を発生させ、ゲインを抑制することができる。

　また、電力増幅回路１０Ｃは、一端がバイアス端子１０１３に接続され、他端がバイアス端子１０３３に接続されるインピーダンス素子６０１、を備える。これにより、電力増幅を行わない他方の増幅器が完全にオフ状態とならないようにできる。当該増幅器を完全にオフ状態としないことにより、増幅器１０１又は増幅器１０３をオンにするように切り替えることがもたらすインピーダンスの変化を抑制し、ＶＳＷＲの悪化を回避することができる。

　また、電力増幅回路１００は、入力端１１１を通じて入力信号ＲＦｉｎが入力される信号経路Ｐ５と、信号経路Ｐ５に設けられ、第４バイアス電流又は電圧が供給されるバイアス端子１００１３に接続される増幅器１００１と、入力端１１１と増幅器１００１の入力１００１１ａとの間から分岐する信号経路Ｐ６と、信号経路Ｐ６に設けられ、増幅器１００１と並列に接続され、第５バイアス電流又は電圧が供給されるバイアス端子１００２３に接続される増幅器１００２と、を備える。

　電力増幅回路１００は、信号経路Ｐ６に設けられ、一端が増幅器１００１の入力に接続され、他端が増幅器１００２の入力に接続されるインピーダンス素子１００２５と、増幅器１００１の出力１００１２ａ及び増幅器１００２の出力１００２２に接続され、入力信号ＲＦｉｎに基づく信号を信号ＲＦ１０と信号ＲＦ１１とに分配して出力する分配器１０４と、分配器１０４に接続され、信号ＲＦ１０が入力される信号経路Ｐ７と、分配器に接続され、信号ＲＦ１１が入力される信号経路Ｐ８と、信号経路Ｐ７に設けられ、信号ＲＦ１０に基づく信号ＲＦ１２を出力する増幅部１００４と、信号経路Ｐ８に設けられ、信号ＲＦ１１に基づく信号ＲＦ１３を出力する増幅部１００８と、増幅器１００７の出力１００７２と増幅器１００１２の出力１００１２ａ２とに接続され、信号ＲＦ１２と信号ＲＦ１３とが合成された信号ＲＦ１４を出力する合成部と、を備える。

　低電力モードにおいて、増幅器１００２は増幅部１００４及び増幅部１００８に共通のドライバ段として機能する。増幅器１００２に供給される信号は、インピーダンス素子１００２５において電力を消費する。これにより、低電力モード時の電力増幅回路１０のゲインを、インピーダンス素子を設けない場合と比較して小さくすることができる。

　また、電力増幅回路１００は、バイアス端子１００１３を通じて前記第４バイアス電流又は電圧を供給するバイアス回路１００１４と、バイアス端子１００２３を通じて第５バイアス電流又は電圧を供給するバイアス回路１００２４と、バイアス回路１００１４と、バイアス回路１００２４とを制御する制御回路１０８と、をさらに備える。

　制御回路１０８は、第４電力モードにおいて、第４バイアス電流又は電圧が増幅器１００１に供給され、第５バイアス電流又は電圧が増幅器１００２に供給されないように、バイアス回路１００１４とバイアス回路１００２４とを制御し、第４電力モードより電力レベルが低い第５電力モードにおいて、第４バイアス電流又は電圧が増幅器１００１に供給されず、第５バイアス電流又は電圧が増幅器１００２に供給されるように、バイアス回路１００１４とバイアス回路１００２４とを制御する電力増幅回路。

　これにより、電力増幅回路１００におけるゲインの抑制を制御回路１０８によって制御しつつ電力増幅を行うことができる。

　電力増幅回路１００は、増幅部１００４に第６バイアス電流又は電圧を供給するバイアス回路１００５４と、増幅部１００８に第７バイアス電流又は電圧を供給するバイアス回路１００９４と、をさらに備える。制御回路１０８は、バイアス回路１００５４と、バイアス回路１００９４とをさらに制御する。制御回路は、電力レベルが、第４電力モードより低くかつ第５電力モードより高い第６電力モードにおいて、第４バイアス電流又は電圧が増幅器１００１に供給されず、第５バイアス電流又は電圧が増幅器１００２に供給され、第６バイアス電流又は電圧が増幅部１００４に供給され、第７バイアス電流又は電圧が増幅部１００８に供給されないように、バイアス回路１００５４とバイアス回路１００９４とを制御する。

　これにより電力増幅回路１００においても、複数の電力モードを有しつつ電力増幅が可能となる。この場合であっても、ゲインの抑制を行うことができる。

　なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。

　１０，１０Ａ，１０Ｂ，１０Ｃ、１００，１００Ａ，１００Ｂ…電力増幅回路、１０１，１０２，１０３…増幅器、１０４…分配器、１０５，１０６…増幅部、１０７…合成器、１０８…制御回路

Claims

　入力信号が入力される入力信号経路と、
　前記入力信号経路に接続され、前記入力信号を第１信号と第２信号とに分配して出力する分配器と、
　前記分配器に接続され、前記第１信号が入力される第１信号経路と、
　前記分配器に接続され、前記第２信号が入力される第２信号経路と、
　前記第１信号経路に設けられ、第１バイアス電流又は電圧が供給される第１バイアス端子に接続される第１増幅器と、
　前記第２信号経路に設けられ、第２バイアス電流又は電圧が供給される第２バイアス端子に接続される第２増幅器と、
　前記分配器と前記第１増幅器の入力との間から分岐する第３信号経路と、
　前記第３信号経路に設けられ、前記第１増幅器と並列に接続され、第３バイアス電流又は電圧が供給される第３バイアス端子に接続される第３増幅器と、
　前記第３信号経路に設けられ、前記第３増幅器に接続される少なくとも一つのインピーダンス素子と、
　前記第１信号経路に設けられ、前記第１増幅器の出力及び前記第３増幅器の出力に接続され、前記第１信号に基づく第３信号を出力する第１増幅部と、
　前記第２信号経路に設けられ、前記第２増幅器の出力に接続され、前記第２信号に基づく第４信号を出力する第２増幅部と、
　前記第１信号経路と前記第２信号経路とに接続され、前記第３信号と前記第４信号とが合成された第５信号を出力する合成部と、を備える、電力増幅回路。
　請求項１に記載の電力増幅回路であって、
　前記第１バイアス端子を通じて前記第１バイアス電流又は電圧を供給する第１バイアス回路と、
　前記第２バイアス端子を通じて前記第２バイアス電流又は電圧を供給する第２バイアス回路と、
　前記第３バイアス端子を通じて前記第３バイアス電流又は電圧を供給する第３バイアス回路と、
　前記第１バイアス回路と、前記第２バイアス回路と、前記第３バイアス回路とを制御する制御回路と、をさらに備え、
　前記制御回路は、
　第１電力モードにおいて、前記第１バイアス電流又は電圧が前記第１増幅器に供給され、前記第２バイアス電流又は電圧が前記第２増幅器に供給され、前記第３バイアス電流又は電圧が前記第３増幅器に供給されないように、前記第１バイアス回路と前記第２バイアス回路と前記第３バイアス回路とを制御し、
　前記第１電力モードより電力レベルが低い第２電力モードにおいて、前記第１バイアス電流又は電圧が前記第１増幅器に供給されず、前記第２バイアス電流又は電圧が前記第２増幅器に供給されず、前記第３バイアス電流又は電圧が前記第３増幅器に供給されるように、前記第１バイアス回路と前記第２バイアス回路と前記第３バイアス回路とを制御する、電力増幅回路。
　請求項２に記載の電力増幅回路であって、
　前記制御回路は、
　電力レベルが、前記第１電力モードより低くかつ前記第２電力モードより高い第３電力モードにおいて、
　前記第１バイアス電流又は電圧が前記第１増幅器に供給され、前記第２バイアス電流又は電圧が前記第２増幅器に供給されず、前記第３バイアス電流又は電圧が前記第３増幅器に供給されないように、前記第１バイアス回路と前記第２バイアス回路と前記第３バイアス回路とを制御する、電力増幅回路。
　請求項１から３のいずれか一項に記載の電力増幅回路であって、
　前記第１増幅器は第１トランジスタであり、
　前記第３増幅器は第２トランジスタであり、
　前記第２トランジスタのエミッタサイズは、前記第１トランジスタのエミッタサイズより小さい、電力増幅回路。
　請求項１から４のいずれか一項に記載の電力増幅回路であって、
　前記少なくとも一つのインピーダンス素子は、一端が前記第１増幅器の入力に接続され、他端が前記第３増幅器の入力に接続されるインピーダンス素子を含む、電力増幅回路。
　請求項１から５のいずれか一項に記載の電力増幅回路であって、
　前記少なくとも一つのインピーダンス素子は、前記第３増幅器と接地とを接続するように設けられるインピーダンス素子を含む、電力増幅回路。
　請求項１から６のいずれか一項に記載の電力増幅回路であって、
　前記少なくとも一つのインピーダンス素子は、前記第３増幅器と前記第３増幅器に供給される電源とを接続するように設けられるインピーダンス素子を含む、電力増幅回路。
　請求項１から７のいずれか一項に記載の電力増幅回路であって、
　前記少なくとも一つのインピーダンス素子は第１インピーダンス素子であって、
　一端が前記第１バイアス端子に接続され、他端が前記第３バイアス端子に接続される第２インピーダンス素子、をさらに備える、電力増幅回路。
　入力端を通じて入力信号が入力される第４信号経路と、
　前記第４信号経路に設けられ、第４バイアス電流又は電圧が供給される第４バイアス端子に接続される第４増幅器と、
　前記入力端と前記第４増幅器の入力との間から分岐する第５信号経路と、
　前記第５信号経路に設けられ、前記第４増幅器と並列に接続され、第５バイアス電流又は電圧が供給される第５バイアス端子に接続される第５増幅器と、
　前記第５信号経路に設けられ、一端が前記第４増幅器の入力に接続され、他端が前記第５増幅器の入力に接続される少なくとも一つのインピーダンス素子と、
　前記第４増幅器の出力及び前記第５増幅器の出力に接続され、前記入力信号に基づく信号を第７信号と第８信号とに分配して出力する分配器と、
　前記分配器に接続され、前記第７信号が入力される第６信号経路と、
　前記分配器に接続され、前記第８信号が入力される第７信号経路と、
　前記第６信号経路に設けられ、前記第７信号に基づく第９信号を出力する第３増幅部と、
　前記第７信号経路に設けられ、前記第８信号に基づく第１０信号を出力する第４増幅部と、
　前記第３増幅部の出力と前記第４増幅部の出力とに接続され、前記第９信号と前記第１０信号とが合成された第１１信号を出力する合成部と、を備える、電力増幅回路。
　請求項９に記載の電力増幅回路であって、
　前記第４バイアス端子を通じて前記第４バイアス電流又は電圧を供給する第４バイアス回路と、
　前記第５バイアス端子を通じて前記第５バイアス電流又は電圧を供給する第５バイアス回路と、
　前記第４バイアス回路と、前記第５バイアス回路とを制御する制御回路と、をさらに備え、
　前記制御回路は、
　第４電力モードにおいて、前記第４バイアス電流又は電圧が前記第４増幅器に供給され、前記第５バイアス電流又は電圧が前記第５増幅器に供給されないように、前記第４バイアス回路と前記第５バイアス回路とを制御し、
　前記第４電力モードより電力レベルが低い第５電力モードにおいて、前記第４バイアス電流又は電圧が前記第４増幅器に供給されず、前記第５バイアス電流又は電圧が前記第５増幅器に供給されるように、前記第４バイアス回路と前記第５バイアス回路とを制御する、
　電力増幅回路。
　請求項１０に記載の電力増幅回路であって、
　前記第３増幅部に第６バイアス電流又は電圧を供給する第６バイアス回路と、
　前記第４増幅部に第７バイアス電流又は電圧を供給する第７バイアス回路と、をさらに備え、
　前記制御回路は、前記第６バイアス回路と、前記第７バイアス回路とをさらに制御し、
　前記制御回路は、
　　電力レベルが、前記第４電力モードより低くかつ前記第５電力モードより高い第６電力モードにおいて、
　前記第４バイアス電流又は電圧が前記第４増幅器に供給されず、前記第５バイアス電流又は電圧が前記第５増幅器に供給され、前記第６バイアス電流又は電圧が前記第３増幅部に供給されず、前記第７バイアス電流又は電圧が前記第４増幅部に供給されないように、
前記第４バイアス回路と前記第５バイアス回路とを制御する、
　電力増幅回路。
　請求項９から１１のいずれか一項に記載の電力増幅回路であって、
　前記第４増幅器は第３トランジスタであり、
　前記第５増幅器は第４トランジスタであり、
　前記第４トランジスタのエミッタサイズは、前記第３トランジスタのエミッタサイズより小さい、電力増幅回路。
　請求項９から１２のいずれか一項に記載の電力増幅回路であって、
　前記少なくとも一つのインピーダンス素子は、一端が前記第４増幅器の入力に接続され、他端が前記第５増幅器の入力に接続されるインピーダンス素子を含む、電力増幅回路。
　請求項９から１３のいずれか一項に記載の電力増幅回路であって、
　前記少なくとも一つのインピーダンス素子は、前記第５増幅器と接地とを接続するように設けられるインピーダンス素子を含む、電力増幅回路。
　請求項９から１４のいずれか一項に記載の電力増幅回路であって、
　前記少なくとも一つのインピーダンス素子は、前記第５増幅器と前記第５増幅器に供給される電源とを接続するように設けられるインピーダンス素子を含む、電力増幅回路。
　請求項９から１５のいずれか一項に記載の電力増幅回路であって、
　前記少なくとも一つのインピーダンス素子は第３インピーダンス素子であって、
　一端が前記第４バイアス端子に接続され、他端が前記第５バイアス端子に接続される第４インピーダンス素子、をさらに備える電力増幅回路。
　入力信号が入力される入力信号経路と、
　前記入力信号経路に接続され、前記入力信号を第１信号と第２信号とに分配して出力する分配器と、
　前記分配器に接続され、前記第１信号が入力される第１信号経路と、
　前記分配器に接続され、前記第２信号が入力される第２信号経路と、
　前記第１信号経路に設けられ、第１バイアス電流又は電圧が供給される第１バイアス端子に接続される第１増幅器と、
　前記第２信号経路に設けられ、第２バイアス電流又は電圧が供給される第２バイアス端子に接続される第２増幅器と、
　前記分配器と前記第１増幅器の入力との間から分岐する第３信号経路と、
　前記第３信号経路に設けられ、前記第１増幅器と並列に接続され、第３バイアス電流又は電圧が供給される第３バイアス端子に接続される第３増幅器と、
　前記第３信号経路に設けられ、前記第３増幅器に接続される少なくとも一つのインピーダンス素子と、
　前記第１信号経路と前記第２信号経路とに接続され、前記第１信号に基づく第３信号と前記第２信号に基づく第４信号とが合成された第５信号を出力する合成部と、を備える、電力増幅回路。
　請求項１７に記載の電力増幅回路であって、
　前記第１増幅器は第１トランジスタであり、
　前記第３増幅器は第２トランジスタであり、
　前記第２トランジスタのエミッタサイズは、前記第１トランジスタのエミッタサイズより小さい、電力増幅回路。
　請求項１７又は１８に記載の電力増幅回路であって、
　前記第１バイアス端子を通じて前記第１バイアス電流又は電圧を供給する第１バイアス回路と、
　前記第２バイアス端子を通じて前記第２バイアス電流又は電圧を供給する第２バイアス回路と、
　前記第３バイアス端子を通じて前記第３バイアス電流又は電圧を供給する第３バイアス回路と、
　前記第１バイアス回路と、前記第２バイアス回路と、前記第３バイアス回路とを制御する制御回路と、をさらに備え、
　前記制御回路は、
　第１電力モードにおいて、前記第１バイアス電流又は電圧が前記第１増幅器に供給され、前記第２バイアス電流又は電圧が前記第２増幅器に供給され、前記第３バイアス電流又は電圧が前記第３増幅器に供給されないように、前記第１バイアス回路と前記第２バイアス回路と前記第３バイアス回路とを制御し、
　前記第１電力モードより電力レベルが低い第２電力モードにおいて、前記第１バイアス電流又は電圧が前記第１増幅器に供給されず、前記第２バイアス電流又は電圧が前記第２増幅器に供給されず、前記第３バイアス電流又は電圧が前記第３増幅器に供給されるように、前記第１バイアス回路と前記第２バイアス回路と前記第３バイアス回路とを制御する、電力増幅回路。
　請求項１９に記載の電力増幅回路であって、
　前記制御回路は、
　電力レベルが、前記第１電力モードより低くかつ前記第２電力モードより高い第３電力モードにおいて、
　前記第１バイアス電流又は電圧が前記第１増幅器に供給され、前記第２バイアス電流又は電圧が前記第２増幅器に供給されず、前記第３バイアス電流又は電圧が前記第３増幅器に供給されないように、前記第１バイアス回路と前記第２バイアス回路と前記第３バイアス回路とを制御する、電力増幅回路。