JP2003174338A - 分布増幅器および分布差動増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 ミリ波帯等の高周波増幅器に用いられる分布
増幅器および分布差動増幅器の構造を提供する。 【解決手段】 単位ＦＥＴ１１ａないし１１ｄの四つが
帯状のゲート電極１５の長手方向に直線状に配置され
る。単位ＦＥＴのドレイン電極１６どうし、およびゲー
ト電極１５どうしは高インピーダンス伝送線路１７、１
８で接続される。電気的に順次接続されたドレイン電極
の出力部２６とは反対側の端、およびゲート電極の入力
部２５とは反対側の端に、抵抗を含まない終端用回路１
２、１３が接続され、他端はソース配線金属２３に接続
される。 【効果】 信号の遅延量と終端用回路を同時に調整する
ことができるため、外部回路とのインピーダンス整合を
容易にとることができる。この結果、低雑音増幅器、高
出力増幅器を構成することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波帯、ミ
リ波帯等の高周波増幅器に用いられる分布増幅器および
分布差動増幅器の構造に関するものである。

【０００２】

【従来の技術】一般に、ＦＥＴを用いて増幅する場合
に、出力を大きく取るためにはＦＥＴの総ゲート幅を大
きくする必要がある。使用される周波数が高い場合に
は、単位ゲート幅を大きくしても電気遅延、ゲート抵抗
損失等により効果が上がらないため、ゲートフィンガー
数を増やした櫛形構造が採用される。

【０００３】一般的な櫛形構造ＦＥＴの構造図を図９に
示す。図９に示すように、櫛形構造ＦＥＴ８０は、ソー
ス電極８４とドレイン電極８６およびこれらの間に配置
されたゲート電極８５からなる単位ＦＥＴ８１ａより構
成されている。この単位ＦＥＴ８１ａのドレイン電極８
６を共通として隣接する単位ＦＥＴ８１ｂが構成され
る。このようにして６個の単位ＦＥＴが構成されてい
る。これらの単位ＦＥＴはソース配線８７、ドレイン配
線８２、およびゲート配線８８により櫛形構造に配置さ
れている。さらにソース配線８７は接地部（ソースパッ
ド）８３ａ、８３ｂに接続され、ドレイン配線８２は出
力部（ドレインパッド）９０に接続され、さらにゲート
配線８８は入力部（ゲートパッド）８９に接続されてい
る。ここで単位ＦＥＴの単位ゲート幅は８５Ｔで示され
る。

【０００４】従来の櫛形構造ＦＥＴが用いられた分布増
幅器の回路図を図１０に示す。図１０に示すように、分
布増幅器１００はソース電極１０９とドレイン電極１１
１およびゲート電極１１０からなる単位ＦＥＴ１１２が
複数並列接続された構成となっている。入力部１０７が
高インピーダンス伝送線路１０５により各単位ＦＥＴの
ゲート電極に接続されている。入力部１０７とは反対側
の端が抵抗１０１、キャパシタ１０３からなる終端用回
路を介して接地されている。また、出力部１０８が高イ
ンピーダンス伝送線路１０６により各単位ＦＥＴのドレ
イン電極に接続されている。出力部１０８とは反対側の
端が抵抗１０２、キャパシタ１０４からなる終端用回路
を介して接地されている。また、各単位ＦＥＴのソース
電極が接地されている。

【０００５】

【発明が解決しようとする課題】しかしながら、この櫛
形構造ＦＥＴ８０では、ＦＥＴ８０内を通る信号の経路
の長さは、入力部８９出力部９０に近い単位ＦＥＴ、す
なわち内側に形成される単位ＦＥＴでは短く、外側に形
成される単位ＦＥＴでは長くなる。このため信号が通っ
た経路の差により、信号が各ゲート電極に分配されたと
きに信号の位相差が生じ、また各ドレイン電極からの信
号が合成されるときにも位相差が生ずるという問題があ
った。また、各ソース電極と接地部８３ａ、８３ｂとの
接続においても、単位ＦＥＴの位置によりそれぞれ線路
長が異なるため、単位ＦＥＴ毎にソースインピーダンス
が異なるという問題があった。

【０００６】これらの影響を避けるために、使用される
周波数が高くなるほど、ＦＥＴのサイズを小さくする必
要が生ずるが、これは、高出力を得るための策と相反す
ることになる。この理由から、櫛形構造をとっても出力
を上げることが難しいという問題があった。

【０００７】さらに、この櫛形構造ＦＥＴが用いられた
分布増幅器１００においては、電気的に順次接続された
ゲート電極の終端に抵抗１０１が用いられている。この
ため、低雑音増幅においては、ＮＦの増大を招くという
問題があった。また、電気的に順次接続されたドレイン
電極の終端に抵抗１０２が用いられている。このため、
高出力増幅においては、抵抗１０２で電力が消費される
という問題があった。

【０００８】本発明は上記の問題点を解決することを目
的とするもので、位相差が生じることなく、低雑音増幅
あるいは高出力増幅が容易にできる分布増幅器および分
布差動増幅器を提供することを目的としている。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の本発明の分布増幅器は、基板上
に、ソース電極とドレイン電極およびこれらの間に配置
された帯状のゲート電極からなる単位ＦＥＴが二つ以
上、前記ゲート電極の長手方向に略直線上に配置され、
前記二つ以上の単位ＦＥＴの前記ソース電極どうし、前
記ドレイン電極どうし、および前記ゲート電極どうしが
それぞれ電気的に順次接続され、前記電気的に順次接続
されたゲート電極の一端に入力部が接続され、前記電気
的に順次接続されたドレイン電極の一端に出力部が接続
された分布増幅器であって、前記ドレイン電極どうし、
もしくは前記ゲート電極どうしの接続部分の一箇所以上
に設けられたインダクタまたは高インピーダンス伝送線
路、または、前記ドレイン電極と前記ソース電極との
間、もしくは前記ゲート電極と前記ソース電極との間の
一箇所以上に設けられたキャパシタを備えていることを
特徴とする。

【００１０】また、請求項２に記載の本発明の分布増幅
器は、前記電気的に順次接続されたゲート電極の入力部
とは反対側の端に、インダクタ、キャパシタ、伝送線路
のいずれかあるいはこれらの組合せから成る終端用回路
が接続されていることを特徴とする。

【００１１】また、請求項３に記載の本発明の分布増幅
器は、前記電気的に順次接続されたドレイン電極の出力
部とは反対側の端に、インダクタ、キャパシタ、伝送線
路のいずれかあるいはこれらの組合せから成る終端用回
路が接続されていることを特徴とする。

【００１２】また、請求項４に記載の本発明の分布増幅
器は、前記電気的に順次接続されたゲート電極の入力部
とは反対側の端、および前記電気的に順次接続されたド
レイン電極の出力部とは反対側の端に、インダクタ、キ
ャパシタ、伝送線路のいずれかあるいはこれらの組合せ
から成る終端用回路がそれぞれ接続されていることを特
徴とする。

【００１３】また、請求項５に記載の本発明の分布増幅
器は、前記電気的に順次接続されたドレイン電極の出力
部とは反対側の端に、少なくとも抵抗を含む前記終端用
回路が接続されていることを特徴とする。

【００１４】また、請求項６に記載の本発明の分布増幅
器は、前記電気的に順次接続されたゲート電極の入力部
とは反対側の端に、少なくとも抵抗を含む前記終端用回
路が接続されていることを特徴とする。

【００１５】また、請求項７に記載の本発明の分布差動
増幅器は、請求項１ないし請求項６に記載の分布増幅器
を２つ有する分布差動増幅器であって、前記２つの分布
増幅器は、線対称で、かつ前記ソース電極が向合うよう
に配置され、これらの分布増幅器の間に帯状のソース配
線金属が形成され、このソース配線金属が前記ソース電
極どうしの接続部分を構成していることを特徴とする。

【００１６】また、請求項８に記載の本発明の分布差動
増幅器は、前記電気的に順次接続されたゲート電極の入
力部とは反対側の端にそれぞれ接続された前記終端用回
路の他端どうしが前記ソース配線金属とは電気的に分離
されて接続されていることを特徴とする。

【００１７】また、請求項９に記載の本発明の分布差動
増幅器は、前記電気的に順次接続されたドレイン電極の
出力部とは反対側の端にそれぞれ接続された前記終端用
回路の他端どうしが前記ソース配線金属とは電気的に分
離されて接続されていることを特徴とする。

【００１８】このように構成されることにより、本発明
の分布増幅器および分布差動増幅器は、位相差が生じる
ことなく、低雑音増幅あるいは高出力増幅が容易にでき
る。

【００１９】

【発明の実施の形態】［第一実施例、図１および図２］
以下、本発明の第一実施例である分布増幅器を、図１の
構造図および図２の回路図に基づいて説明する。

【００２０】図１、図２に示すように、単位ＦＥＴ１１
ａないし１１ｄはソース電極１４とドレイン電極１６お
よびこれらの間に配置された帯状のゲート電極１５から
なる。この単位ＦＥＴ１１ａないし１１ｄの４個が基板
（図示せず）上に、ゲート電極１５の長手方向に左から
右に直線状に配置されている。単位ＦＥＴ１１ａないし
１１ｄの隣り合うソース電極１４どうし、ドレイン電極
１６どうし、およびゲート電極１５どうしがそれぞれ電
気的に接続されている。電気的に順次接続されたゲート
電極１５の一端に入力部２５が接続され、電気的に順次
接続されたドレイン電極１６の一端に出力部２６が接続
されている。

【００２１】単位ＦＥＴ１１ａないし１１ｄの隣り合う
ゲート電極１５どうしが高インピーダンス伝送線路１８
を介して接続されている。電気的に順次接続されたゲー
ト電極１５の入力部２５とは反対側の端が終端用回路１
３を介してソース配線金属２３に接続されている。詳し
くは、単位ＦＥＴ１１ｄのゲート電極１５の右端は高イ
ンピーダンス伝送線路１８により、終端用回路１３に接
続され、終端用回路１３の他端はソース配線金属２３に
接続されている。終端用回路１３は伝送線路２１とキャ
パシタ２２が直列接続されている。

【００２２】同様に、単位ＦＥＴ１１ａないし１１ｄの
隣り合うドレイン電極１６どうしが高インピーダンス伝
送線路１７を介して接続されている。電気的に順次接続
されたドレイン電極１６の出力部２６とは反対側の端が
終端用回路１２を介してソース配線金属２３に接続され
ている。詳しくは、単位ＦＥＴ１１ａのドレイン電極１
６の左端は高インピーダンス伝送線路１７により、終端
用回路１２に接続され、終端用回路１２の他端はソース
配線金属２３に接続されている。終端用回路１２は伝送
線路１９とキャパシタ２０が直列接続されている。

【００２３】また、帯状のソース配線金属２３がソース
電極１４の近傍に、かつゲート電極１５の長手方向に形
成されている。これによって４個の単位ＦＥＴ１１ａな
いし１１ｄのソース電極１４が接続されている。ソース
配線金属２３には接地部（ソースパッド）２４ａ、２４
ｂが設けられている。

【００２４】ここで、信号は、図１中左端のゲート電極
１５に接続された入力部（ゲートパッド）２５から入力
され、図１中右端のドレイン電極に接続された出力部
（ドレインパッド）２６から出力される。

【００２５】この分布増幅器１０における作用、効果に
ついて以下に説明する。 （１）高インピーダンス伝送線路１８の長さ等により信
号の遅延量が変えられる。これによって、電気的に順次
接続されたゲート電極１５からソース電極１４に至る伝
送線路の信号の遅延量を調整することができる。また、
高インピーダンス伝送線路１７の長さ等により信号の遅
延量が変えられる。これによって、電気的に順次接続さ
れたドレイン電極１６からソース電極１４に至る伝送線
路の信号の遅延量を調整することができる。この結果、
単位ＦＥＴ１１ａないし１１ｄに入力されるそれぞれの
信号間の位相差がないように、また、出力されるそれぞ
れの信号間の位相差がないように調整することが可能に
なる。 （２）信号の遅延量の調整が容易なため、従来の構造に
比べて単位ゲート幅１５Ｔを長めに設定でき、高出力が
得られやすくなる。 （３）単位ＦＥＴ１１ａないし１１ｄが電気的に順次接
続されて形成される伝送線路の信号の遅延量と、電気的
に順次接続されたゲート電極１５あるいはドレイン電極
１６の終端用回路１３、１２を同時に調整できる。これ
によって、分布増幅器１０の前段の系および後段の系と
分布増幅器１０との間のインピーダンス整合可能な条件
が広がるため、従来構造より容易にインピーダンス整合
をとることが可能になる。

【００２６】実際に、総ゲート幅１５０μｍのヘテロ接
合ＦＥＴを用いて検討した結果を以下に示す。

【００２７】（Ａ）ゲート幅１５０μｍの帯状のゲート
電極をもつ１個のＦＥＴに対し、ゲートの入力部および
ドレインの出力部に整合回路を設けてインピーダンス整
合 を試みた場合。

【００２８】（Ｂ）（Ａ）と同じＦＥＴで、ゲートの入
力部およびその反対側の端と、ドレインの出力部および
その反対側の端に整合回路を設けてインピーダンス整合
を 試みた場合。

【００２９】（Ｃ）ゲート幅１０μｍの帯状のゲート電
極を持つＦＥＴを単位ＦＥＴとして、これを１５個、ゲ
ート電極の長手方向に一直線状に並べる。各単位ＦＥＴ
の ゲート電極間、ドレイン電極間をインダクタで接続
する。電気的に順次接続さ れたゲート電極の入力部と
は反対側の端およびドレイン電極の出力部とは反対 側
の端を、インダクタとキャパシタからなる終端用回路を
介してソース配線金 属に接続する。そして電気的に順
次接続されたゲート電極の入力部およびドレ イン電極
の出力部でインピーダンス整合を試みた本発明の例の場
合。

【００３０】（Ｄ）（Ｃ）で電気的に順次接続されたゲ
ート電極の入力部とは反対側の端およびド レイン電極
の出力部とは反対側の端に終端用回路を接続せずにイン
ピーダンス整合を 試みた場合。

【００３１】これらの場合について、３８ＧＨｚでの分
布増幅器の構成をねらって、特性を計算してみた。その
結果、（Ａ）（Ｂ）については、インピーダンス整合を
とることができなかった。（Ｄ）では、所望の帯域で
は、インピーダンス整合、利得とも得られるものの、不
要な周波数領域で利得をもち、また負性抵抗も観測さ
れ、実用的な分布増幅器にはできない結果であった。こ
れらに対して、（Ｃ）では±２ＧＨｚの範囲で前段の系
および後段の系と本発明の分布増幅器との間のインピー
ダンス整合をとることができ、利得もこの周波数範囲で
確保することができた。このときの回路は、ゲート電極
間のインダクタンスを２ｐＨ，ドレイン電極間のインダ
クタンスを０．１１ｎＨとした。電気的に順次接続され
たゲート電極の入力部とは反対側の端にインダクタンス
０．１ｐＨとキャパシタンス１０ｐＦの直列回路を接続
した。また、電気的に順次接続されたドレイン電極の出
力部とは反対側の端にインダクタンス１ｐＨとキャパシ
タンス１０ｐＦの直列回路を接続した。

【００３２】この結果から、単位ＦＥＴ間での信号の遅
延量と終端用回路を同時に調整できることの効果が大き
いといえる。 （４）電気的に順次接続されたゲート電極１５の入力部
２５とは反対側の端およびドレイン電極１６の出力部２
６とは反対側の端が抵抗ではなく、リアクティブな素子
や線路を用いて終端している。この結果、従来の分布増
幅器などで懸念される、抵抗での雑音増加および電力消
費をなくすことができ、低雑音化、高出力化につなげら
れる。 （５）単位ＦＥＴ１１ａないし１１ｄを直線状に並べ、
ソース電極１４をソース配線金属２３に距離をおかず直
に接続することによって、ソースインピーダンスをほぼ
零にすることができる。あるいは、単位ＦＥＴ１１ａな
いし１１ｄそれぞれのソースインピーダンスに差が有っ
た場合、意図的にソース電極１４とソース配線金属２３
との間にインダクタンスなどを挿入することもできる。
これにより、それぞれの単位ＦＥＴ１１ａないし１１ｄ
において、同じソースインピーダンスに合わせることが
できる。ソースインピーダンスを小さくできること、お
よび均一にできることは、利得のロスを抑えることにな
り、低雑音増幅器のインピーダンス整合にも有利に働
く。

【００３３】以上、本発明の分布増幅器１０の作用、効
果について説明した。

【００３４】なお、電気的に順次接続されたゲート電極
１５およびドレイン電極１６については、図１のよう
に、両方において終端用回路１３、１２をそれぞれ接続
することが望ましい。しかし、片方だけ接続し他方が開
放端であっても効果が得られる。

【００３５】また、単位ＦＥＴ１１ａないし１１ｄのゲ
ート電極１５の幅１５Ｔおよび単位ＦＥＴの数は、使用
する周波数や所望の特性により、適宜決定される。ま
た、ソース配線金属２３を用いずに、半導体に対してオ
ーミックコンタクトをとる金属で接続してもよいし、半
導体の高濃度不純物領域で接続してもよい。

【００３６】さらに、この例では、ゲート電極１５どう
し、ドレイン電極１６どうしを接続する高インピーダン
ス線路１８、１７をそれぞれ同じ構造のものとしてい
る。しかし、信号の遅延量を最適なものにするために各
単位ＦＥＴ１１ａないし１１ｄ間で違うものであっても
よいし、インダクタンスを零で接続してもかまわない。
また、ゲート電極１５どうし、ドレイン電極１６どうし
の間に入れるインダクタ、または、高インピーダンス伝
送線路１８、１７の代わりに、ゲート電極１５とソース
電極１４間、ドレイン電極１６とソース電極１４間にキ
ャパシタを形成することにより、信号の遅延量を調整し
てもよい。このキャパシタとインダクタ、高インピーダ
ンス伝送線路１７、１８を併用して信号の遅延量を調整
してもよい。

【００３７】なお、ここでは図面上の位置を表わすため
に左右の言葉を使用しているが、便宜的に使用しており
これにとらわれるものではない。以下の記述についても
同様である。

【００３８】［第二実施例、図３および図４］以下、本
発明の第二実施例である分布増幅器を、図３の構造図お
よび図４の回路図に基づいて説明する。図３および図４
において、図１および図２と同一もしくは同等の部分に
は同じ記号を符し、その説明を省略する。

【００３９】図３、図４に示すように、分布増幅器３０
は、図１、図２に示す第一実施例とほとんど同じであ
る。異なる部分は高インピーダンス伝送線路ではなく、
インダクタが使用されている点である。

【００４０】単位ＦＥＴ１１ａないし１１ｄの隣り合う
ゲート電極１５どうしがインダクタ１８ａを介して接続
されている。電気的に順次接続されたゲート電極１５の
入力部２５とは反対側の端が終端用回路１３を介してソ
ース配線金属２３に接続されている。終端用回路１３は
伝送線路２１とキャパシタ２２が直列接続されている。

【００４１】同様に、単位ＦＥＴ１１ａないし１１ｄの
隣り合うドレイン電極１６どうしがインダクタ１７ａを
介して接続されている。電気的に順次接続されたドレイ
ン電極１６の出力部２６とは反対側の端が終端用回路１
２を介してソース配線金属２３に接続されている。終端
用回路１２は伝送線路１９とキャパシタ２０が直列接続
されている。

【００４２】このような構造においても、図１の例と同
様な作用、効果が得られる。なお、インダクタと高イン
ピーダンス伝送線路を併用して使用しても同様な作用、
効果が得られる。

【００４３】［第三実施例、図５］以下、本発明の第三
実施例である分布増幅器を、図５の構造図に基づいて説
明する。図５において、図１と同一もしくは同等の部分
には同じ記号を符し、その説明を省略する。

【００４４】図５に示すように、分布増幅器４０は、図
１に示す第一実施例とほとんど同じである。異なる部分
は高インピーダンス伝送線路の形状である。帯状の高イ
ンピーダンス伝送線路４８が単位ＦＥＴ１１ａないし１
１ｄの近傍に左から右にかけて設けられている。これと
各単位ＦＥＴ１１ａないし１１ｄのゲート電極１５が高
インピーダンス伝送線路４８ａで接続されている。高イ
ンピーダンス伝送線路４８の右端は終端用回路１３に接
続され、終端用回路１３の他端はソース配線金属２３に
接続されている。終端用回路１３は伝送線路２１とキャ
パシタ２２が直列接続されている。

【００４５】同様に、帯状の高インピーダンス伝送線路
４７が単位ＦＥＴ１１ａないし１１ｄの近傍に左から右
にかけて設けられている。これと各単位ＦＥＴ１１ａな
いし１１ｄのドレイン電極１６が高インピーダンス伝送
線路４７ａで接続されている。高インピーダンス伝送線
路４７の左端は終端用回路１２に接続され、終端用回路
１２の他端はソース配線金属２３に接続されている。終
端用回路１２は伝送線路１９とキャパシタ２０が直列接
続されている。

【００４６】このような構造においても、図１の例と同
様な作用、効果が得られる。さらに図５の構造の場合、
電気的に順次接続されたゲート電極１５の高インピーダ
ンス伝送線路４８、および電気的に順次接続されたドレ
イン電極１６の高インピーダンス伝送線路４７とも、図
１のようにそれぞれ直列に接続されていない。このた
め、入力部２５、出力部２６から各電極までの抵抗を図
１の構造より小さくすることができる。

【００４７】ここで、帯状の高インピーダンス伝送線路
４８の代わりに、ゲート電極１５の真上または近傍で、
ゲート電極１５の長手方向にソース配線金属２３と類似
形状のゲート配線金属が設けられてもよい。同様に、帯
状の高インピーダンス伝送線路４７の代わりに、ドレイ
ン電極１６の真上または近傍で、ゲート電極１５の長手
方向にドレイン配線金属が設けられてもよい。

【００４８】［第四実施例、図６］以下、本発明の第四
実施例である分布増幅器を、図６の構造図に基づいて説
明する。図６において、図１と同一もしくは同等の部分
には同じ記号を符し、その説明を省略する。

【００４９】図６に示すように、分布増幅器５０は、図
１に示す第一実施例とほとんど同じである。異なる部分
は、ドレイン電極１６に接続された終端用回路である。
電気的に順次接続されたドレイン電極１６の出力部２６
とは反対側の端が、抵抗５１を含む終端用回路５２を介
してソース配線金属２３に接続されている。詳しくは、
単位ＦＥＴ１１ａのドレイン電極１６の左端は高インピ
ーダンス伝送線路１７により、終端用回路５２に接続さ
れ、終端用回路５２の他端がソース配線金属２３に接続
されている。終端用回路５２は抵抗５１、伝送線路１９
およびキャパシタ２０が直列接続されている。電気的に
順次接続されたゲート電極１５の入力部２５とは反対側
の端は、図１と同じように抵抗を含まない終端用回路１
３を介して、ソース配線金属２３に接続されている。

【００５０】ここでは、電気的に順次接続されたドレイ
ン電極１６からソース電極１４に至る伝送線路の特性イ
ンピーダンスが分布増幅器５０の出力部２６に接続され
る後段の系の特性インピーダンスとなるように調整され
る。さらに、電気的に順次接続されたドレイン電極１６
の出力部２６とは反対側の端にこの特性インピーダンス
と同じ値の抵抗値をもつ抵抗５１が接続される。なお、
抵抗５１の抵抗値の設定については、所望の特性が得ら
れれば、他の条件で決定されてもよい。

【００５１】このような構造においても、図１の例と同
様な作用、効果が得られる。さらに図６の構造の場合、
とくに電気的に順次接続されたドレイン電極１６に対し
ては、広帯域で後段の系とのインピーダンス整合が得ら
れる。また、入力側に抵抗が入れられていないことか
ら、低雑音増幅器を構成する場合に、図１の例よりさら
に前段の系および後段の系とのインピーダンス整合が容
易になる。

【００５２】［第五実施例、図７］以下、本発明の第五
実施例である分布増幅器を、図７の構造図に基づいて説
明する。図７において、図１と同一もしくは同等の部分
には同じ記号を符し、その説明を省略する。

【００５３】図７に示すように、分布増幅器６０は、図
１に示す第一実施例とほとんど同じである。異なる部分
は、ゲート電極１５に接続された終端用回路である。電
気的に順次接続されたゲート電極１５の入力部２５とは
反対側の端が、抵抗６１を含む終端用回路６３を介して
ソース配線金属２３に接続されている。詳しくは、単位
ＦＥＴ１１ｄのゲート電極１５の右端は高インピーダン
ス伝送線路１８により、終端用回路６３に接続され、終
端用回路６３の他端がソース配線金属２３に接続されて
いる。終端用回路６３は抵抗６１、伝送線路２１および
キャパシタ２２が直列接続されている。電気的に順次接
続されたドレイン電極１６の出力部２６とは反対側の端
は、図１と同じように抵抗を含まない終端用回路１２を
介して、ソース配線金属２３に接続されている。

【００５４】ここでは、電気的に順次接続されたゲート
電極１５からソース電極１４に至る伝送線路の特性イン
ピーダンスが分布増幅器６０の入力部２５に接続される
前段の系の特性インピーダンスとなるように調整され
る。さらに、電気的に順次接続されたゲート電極１５の
入力部２５とは反対側の端がこの特性インピーダンスと
同じ値の抵抗値をもつ抵抗６１が接続される。なお、抵
抗６１の抵抗値の設定については、所望の特性が得られ
れば、他の条件で決定されてもよい。

【００５５】このような構造においても、図１の例と同
様な作用、効果が得られる。さらに図７の構造の場合、
とくに電気的に順次接続されたゲート電極１５に対して
は、広帯域で前段の系とのインピーダンス整合が得られ
る。また、出力側に抵抗が入れられていないことから、
各単位ＦＥＴ１１ａないし１１ｄで増幅された信号を構
造内部で消費されることなく取り出すことができる。こ
のため、高出力増幅器を構成する場合に、図１の例より
さらに前段の系および後段の系とのインピーダンス整合
が容易になる。

【００５６】［第六実施例、図８］以下、本発明の第六
実施例である分布差動増幅器を、図８の構造図に基づい
て説明する。これは図１に示す分布増幅器を２個使用し
た分布差動増幅器である。図８において、図１と同一も
しくは同等の部分には同じ記号を符し、その説明を省略
する。

【００５７】図８に示すように、第一の構造７１は終端
用回路７３、１２のゲート電極１５、ドレイン電極１６
とは反対側が開放端とされており、これ以外は図１の第
一実施例と同じである。この第一の構造７１と、線対称
で、かつソース電極が向合うように配置された第二の構
造７２とを備えている。終端用回路７３は伝送線路２１
で構成され、終端用回路１２は伝送線路１９とキャパシ
タ２０の直列回路で構成されている。

【００５８】さらに、第一の構造７１と第二の構造７２
のソース配線金属どうしが接続され、新たに帯状のソー
ス配線金属７６が形成され、この上に接地部７７が設け
られている。第一の構造７１の終端用回路７３の開放端
と第二の構造７２の終端用回路７３ａの開放端がソース
配線金属７６とは電気的に分離されて互いに接続されて
いる。また、第一の構造７１の終端用回路１２の開放端
と第二の構造７２の終端用回路１２ａの開放端がソース
配線金属７６とは電気的に分離されて互いに接続されて
いる。このとき第一の構造７１と第二の構造７２のキャ
パシタ２０、２０ａは配線７５により直列接続されてい
る。これにより、新たに終端用回路７３ｂ，１２ｂが形
成されている。ここでキャパシタ２０、２０ａは整合用
であり、ＤＣカットの役目は果たしていない。左端に設
けられた第一の構造７１の入力部７８ａ、第二の構造７
２の入力部７８ｂ、右端に設けられた第一の構造７１の
出力部７９ａ、第二の構造７２の出力部７９ｂおよび接
地部７７は外部との接続となる部分である。

【００５９】この分布差動増幅器７０においては、入力
部７８ａと入力部７８ｂ間に平衡信号が入力され、出力
部７９ａと出力部７９ｂ間から平衡信号が出力される。

【００６０】この分布差動増幅器７０によれば、図１の
例と同様に、前段および後段の系とのインピーダンス整
合をとることができる。また、抵抗を含む終端用回路と
することにより、図６、図７の例と同様に、広帯域でイ
ンピーダンス整合をとることができる。

【００６１】さらに、次のような効果も得ることができ
る。この分布差動増幅器７０によれば、ソース配線金属
７６が高周波信号に対して仮想接地の状態になるためソ
ースインピーダンスを零で実現できる。この結果、ソー
スインピーダンスの発生による利得の低下を回避できる
ことになる。一般にミリ波帯の増幅器ではソースインピ
ーダンスを減らすために、ソース電極と外部との接続方
法として、バンプを用いたフリップチップボンディング
方式やバイアホール方式が用いられる。しかし、これら
の方法は構造の制限が加わったり、コストアップの要因
になったりした。この分布差動増幅器７０によれば、高
周波信号に対する接地はソース配線金属７６と外部との
接続方法に依存しなくなり、これらの問題も解消され
る。また、終端用回路７３ｂ、１２ｂについても、ソー
ス配線金属７６に接続されなくても高周波信号に対して
は接地されたことになる。このことは、この終端用回路
７３ｂ、１２ｂにおいてＤＣカット用のキャパシタが不
要になり、この占有面積を縮小することができる。

【００６２】なお、終端用回路７３、１２についてはこ
の例に限定されるものではなく、図１ないし図７の説明
において示した終端用回路を適用することができる。

【００６３】

【発明の効果】本発明によれば、信号の遅延量と終端用
回路を同時に調整することができるため、ミリ波帯等の
高周波においても、外部回路とのインピーダンス整合を
容易にとることができる。これにより、雑音性能を悪化
させずに低雑音増幅器を構成することができ、出力を低
下させずに高出力増幅器を構成することができる。

【００６４】さらに、分布差動増幅器を構成する場合、
ソースインピーダンスが零となるため、利得を落とすこ
となく信号を増幅させることができる。

【図面の簡単な説明】

【図１】本発明の分布増幅器および分布差動増幅器の第
一実施例を示す構造図である。

【図２】上記第一実施例の回路図である。

【図３】本発明の分布増幅器および分布差動増幅器の第
二実施例を示す構造図である。

【図４】上記第二実施例の回路図である。

【図５】本発明の分布増幅器および分布差動増幅器の第
三実施例を示す構造図である。

【図６】本発明の分布増幅器および分布差動増幅器の第
四実施例を示す構造図である。

【図７】本発明の分布増幅器および分布差動増幅器の第
五実施例を示す構造図である。

【図８】本発明の分布増幅器および分布差動増幅器の第
六実施例を示す構造図である。

【図９】従来の櫛形構造ＦＥＴを示す構造図である。

【図１０】従来の分布増幅器を示す回路図である。

【符号の説明】

１０、３０、４０、５０、６０、７０、１００…分布増
幅器 ８０…櫛形構造ＦＥＴ １１ａ、１１ｂ、１１ｃ、１１ｄ、８１ａ、８１ｂ…単
位ＦＥＴ １２、１２ａ，１２ｂ、１３、５２、６３、７３、７３
ａ，７３ｂ、…終端用回路 １４、８４…ソース電極 １５、８５…ゲート電極 １６、８６…ドレイン電極 １７、１８、４７、４７ａ、４８、４８ａ…高インピー
ダンス伝送線路 １７ａ、１８ａ…インダクタ １９、２１…伝送線路 ２０、２２…キャパシタ ２３、７6…ソース配線金属 ２４ａ、２４ｂ、７７、８３ａ、８３ｂ…接地部 ２５、７８ａ、７８ｂ、８９、１０７…入力部 ２６、７９ａ、７９ｂ、９０、１０８…出力部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA04 AA12 AA35 CA26 CA35 CA41 CA75 FA16 HA09 HA25 HA29 HA33 KA29 KA68 MA08 MA21 QA04 5J067 AA01 AA04 AA12 AA35 CA26 CA35 CA41 CA75 FA16 HA09 HA25 HA29 HA33 KA29 KA68 KS11 LS01 MA08 MA21 QA04 QS02 5J069 AA01 AA04 AA12 AA35 CA26 CA35 CA41 CA75 FA16 HA09 HA25 HA29 HA33 KA29 KA68 MA08 MA21 QA04 5J500 AA01 AA04 AA12 AA35 AC26 AC35 AC41 AC75 AF16 AH09 AH25 AH29 AH33 AK29 AK68 AM08 AM21 AQ04

Claims (9)

【特許請求の範囲】
1. 【請求項１】 基板上に、ソース電極とドレイン電極お
   よびこれらの間に配置された帯状のゲート電極からなる
   単位ＦＥＴが二つ以上、前記ゲート電極の長手方向に略
   直線上に配置され、 前記二つ以上の単位ＦＥＴの前記ソース電極どうし、前
   記ドレイン電極どうし、および前記ゲート電極どうしが
   それぞれ電気的に順次接続され、 前記電気的に順次接続されたゲート電極の一端に入力部
   が接続され、前記電気的に順次接続されたドレイン電極
   の一端に出力部が接続された分布増幅器であって、 前記ドレイン電極どうし、もしくは前記ゲート電極どう
   しの接続部分の一箇所以上に設けられたインダクタまた
   は高インピーダンス伝送線路、 または、前記ドレイン電極と前記ソース電極との間、も
   しくは前記ゲート電極と前記ソース電極との間の一箇所
   以上に設けられたキャパシタを備えていることを特徴と
   する分布増幅器。
2. 【請求項２】 前記電気的に順次接続されたゲート電極
   の入力部とは反対側の端に、インダクタ、キャパシタ、
   伝送線路のいずれかあるいはこれらの組合せから成る終
   端用回路が接続されていることを特徴とする、請求項１
   に記載の分布増幅器。
3. 【請求項３】 前記電気的に順次接続されたドレイン電
   極の出力部とは反対側の端に、インダクタ、キャパシ
   タ、伝送線路のいずれかあるいはこれらの組合せから成
   る終端用回路が接続されていることを特徴とする、請求
   項１に記載の分布増幅器。
4. 【請求項４】 前記電気的に順次接続されたゲート電極
   の入力部とは反対側の端、および前記電気的に順次接続
   されたドレイン電極の出力部とは反対側の端に、インダ
   クタ、キャパシタ、伝送線路のいずれかあるいはこれら
   の組合せから成る終端用回路がそれぞれ接続されている
   ことを特徴とする、請求項１に記載の分布増幅器。
5. 【請求項５】 前記電気的に順次接続されたドレイン電
   極の出力部とは反対側の端に、少なくとも抵抗を含む前
   記終端用回路が接続されていることを特徴とする、請求
   項２に記載の分布増幅器。
6. 【請求項６】 前記電気的に順次接続されたゲート電極
   の入力部とは反対側の端に、少なくとも抵抗を含む前記
   終端用回路が接続されていることを特徴とする、請求項
   ３に記載の分布増幅器。
7. 【請求項７】 請求項１ないし請求項６に記載の分布増
   幅器を２つ有する分布差動増幅器であって、前記２つの
   分布増幅器は、線対称で、かつ前記ソース電極が向合う
   ように配置され、これらの分布増幅器の間に帯状のソー
   ス配線金属が形成され、このソース配線金属が前記ソー
   ス電極どうしの接続部分を構成していることを特徴とす
   る分布差動増幅器。
8. 【請求項８】 前記電気的に順次接続されたゲート電極
   の入力部とは反対側の端にそれぞれ接続された前記終端
   用回路の他端どうしが前記ソース配線金属とは電気的に
   分離されて接続されていることを特徴とする、請求項７
   に記載の分布差動増幅器。
9. 【請求項９】 前記電気的に順次接続されたドレイン電
   極の出力部とは反対側の端にそれぞれ接続された前記終
   端用回路の他端どうしが前記ソース配線金属とは電気的
   に分離されて接続されていることを特徴とする、請求項
   ７に記載の分布差動増幅器。