JP2015170957A - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP2015170957A JP2015170957A JP2014044010A JP2014044010A JP2015170957A JP 2015170957 A JP2015170957 A JP 2015170957A JP 2014044010 A JP2014044010 A JP 2014044010A JP 2014044010 A JP2014044010 A JP 2014044010A JP 2015170957 A JP2015170957 A JP 2015170957A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- amplifier circuit
- transistors
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
- H03F3/607—Distributed amplifiers using FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Abstract
Description
図1は、第1の実施形態による増幅回路の構成例を示す回路図である。n個のnチャネル電界効果トランジスタT1〜Tnのソース端子(基準端子)は、基準電位ノード(例えばグランド電位ノード)に接続される。電界効果トランジスタT1は、n個の電界効果トランジスタT1〜Tnのうちの初段のトランジスタである。電界効果トランジスタTnは、n個の電界効果トランジスタT1〜Tnのうちの最終段のトランジスタである。
図5は、第2の実施形態による増幅回路の構成例を示す回路図である。本実施形態(図5)は、第1の実施形態(図1)に対して、容量103の代わりに、容量103a、バラクタダイオード(可変容量)103b、抵抗501及び直流電源502を設けたものである。以下、本実施形態が第1の実施形態と異なる点を説明する。ショートスタブ101は、第3の伝送線路102、容量103a及びバラクタダイオード103bを有する。第3の伝送線路102は、端子O1及びノードN1間に接続される。容量103aは、ノードN1及びN2間に接続される。バラクタダイオード103bは、ノードN2及び基準電位ノード間に接続される。直流電源502は、抵抗501を介して、ノードN2に接続される。直流電源502は、抵抗501及び基準電位ノード間に接続される。直流電源502は、バラクタダイオード103bに直流電圧を印可する。バラクタダイオード103bは、外部の直流電源502による印可電圧に応じて、容量値が変化する可変容量である。容量103a及びバラクタダイオード(可変容量)103bは、図1の容量103に対応する。直流電源502により、バラクタダイオード(可変容量)103bの容量値を変えることにより、反射波の位相が変わり、高利得が得られる周波数を変えることができる。すなわち、入力信号の周波数を変えて使用する場合には、直流電源502により、バラクタダイオード(可変容量)103bの容量値を変えることにより、種々の周波数において高利得を得ることができる。
図6は、第3の実施形態による増幅回路の構成例を示す回路図である。本実施形態(図6)は、第1の実施形態(図1)に対して、nチャネル電界効果トランジスタT1〜Tnの代わりに、pnpバイポーラトランジスタQ1〜Qnを設けたものである。以下、本実施形態が第1の実施形態と異なる点を説明する。n個のpnpバイポーラトランジスタQ1〜Qnは、それぞれ、コレクタ端子(基準端子)が基準電位ノードに接続され、ベース端子(入力端子)が端子I1〜Inに接続され、エミッタ端子(出力端子)が端子O1〜Onに接続される。本実施形態も、第1の実施形態と同様の効果を得ることができる。同様に、第2の実施形態(図5)でも、nチャネル電界効果トランジスタT1〜Tnの代わりに、pnpバイポーラトランジスタQ1〜Qnを設けることができる。
102 第3の伝送線路
103 容量
104 バイアス電源
105 終端抵抗
T1〜Tn 電界効果トランジスタ
A1〜An+1 第1の伝送線路
B1〜Bn 第2の伝送線路
IN 入力ノード
OUT 出力ノード
Claims (9)
- 複数のトランジスタと、
前記複数のトランジスタの入力端子間にそれぞれ接続される複数の第1の伝送線路と、
前記複数のトランジスタの出力端子間にそれぞれ接続される複数の第2の伝送線路と、
前記複数のトランジスタのうちの初段のトランジスタの入力端子に接続される入力ノードと、
前記複数のトランジスタのうちの最終段のトランジスタの出力端子に接続される出力ノードと、
第3の伝送線路を介して前記初段のトランジスタの出力端子に接続される容量と
を有することを特徴とする増幅回路。 - 前記第3の伝送線路の線路長は、前記入力ノードに入力される信号の中心周波数の波長の0.11倍以上かつ0.18倍以下であることを特徴とする請求項1記載の増幅回路。
- 前記複数のトランジスタの基準端子は、基準電位ノードに接続され、
前記容量は、前記第3の伝送線路及び前記基準電位ノード間に接続されることを特徴とする請求項1又は2記載の増幅回路。 - 前記トランジスタは、nチャネル電界効果トランジスタであり、
前記トランジスタの入力端子は、前記nチャネル電界効果トランジスタのゲート端子であり、
前記トランジスタの出力端子は、前記nチャネル電界効果トランジスタのドレイン端子であることを特徴とする請求項1〜3のいずれか1項に記載の増幅回路。 - 前記トランジスタは、pnpバイポーラトランジスタであり、
前記トランジスタの入力端子は、前記pnpバイポーラトランジスタのベース端子であり、
前記トランジスタの出力端子は、前記pnpバイポーラトランジスタのエミッタ端子であることを特徴とする請求項1〜3のいずれか1項に記載の増幅回路。 - 前記容量は、可変容量であることを特徴とする請求項1〜5のいずれか1項に記載の増幅回路。
- さらに、前記最終段のトランジスタの入力端子に接続される終端抵抗を有することを特徴とする請求項1〜6のいずれか1項に記載の増幅回路。
- さらに、前記第3の伝送線路を介して前記初段のトランジスタの出力端子に接続されるバイアス電源を有することを特徴とする請求項1〜7のいずれか1項に記載の増幅回路。
- 前記複数の第2の伝送線路の線路幅は、前記出力ノードに近いほど広くなっていることを特徴とする請求項1〜8のいずれか1項に記載の増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014044010A JP2015170957A (ja) | 2014-03-06 | 2014-03-06 | 増幅回路 |
US14/571,734 US9614485B2 (en) | 2014-03-06 | 2014-12-16 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014044010A JP2015170957A (ja) | 2014-03-06 | 2014-03-06 | 増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015170957A true JP2015170957A (ja) | 2015-09-28 |
Family
ID=54018417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014044010A Ceased JP2015170957A (ja) | 2014-03-06 | 2014-03-06 | 増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9614485B2 (ja) |
JP (1) | JP2015170957A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016116198A (ja) * | 2014-12-18 | 2016-06-23 | 日本電信電話株式会社 | 分布ミキサ |
JP2019508955A (ja) * | 2016-02-04 | 2019-03-28 | フラウンホーファ−ゲゼルシャフト ツァー フォルデルング デア アンゲバンデン フォルシュンク エー. ファオ.Fraunhofer−Gesellschaft Zur Forderung Der Angewandten Forschung E. V. | マトリックス電力増幅器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MX2019011827A (es) * | 2017-04-06 | 2019-12-09 | Ericsson Telefon Ab L M | Disposicion de amplificador de potencia de banda ancha. |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03117013A (ja) * | 1989-09-29 | 1991-05-17 | Anritsu Corp | 分布型増幅器 |
JPH05243873A (ja) * | 1992-02-26 | 1993-09-21 | Nippon Telegr & Teleph Corp <Ntt> | 高効率増幅器 |
JPH11243333A (ja) * | 1998-02-26 | 1999-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 分布型直流レベルシフト回路 |
JP2002033627A (ja) * | 2000-07-19 | 2002-01-31 | Fujitsu Ltd | 分布増幅器 |
JP2003174338A (ja) * | 2001-12-05 | 2003-06-20 | Murata Mfg Co Ltd | 分布増幅器および分布差動増幅器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05251962A (ja) | 1992-03-09 | 1993-09-28 | Mitsubishi Electric Corp | 増幅器 |
WO2007044595A2 (en) * | 2005-10-07 | 2007-04-19 | University Of Rochester | Distributed amplifier with built-in filtering functions |
-
2014
- 2014-03-06 JP JP2014044010A patent/JP2015170957A/ja not_active Ceased
- 2014-12-16 US US14/571,734 patent/US9614485B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03117013A (ja) * | 1989-09-29 | 1991-05-17 | Anritsu Corp | 分布型増幅器 |
JPH05243873A (ja) * | 1992-02-26 | 1993-09-21 | Nippon Telegr & Teleph Corp <Ntt> | 高効率増幅器 |
JPH11243333A (ja) * | 1998-02-26 | 1999-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 分布型直流レベルシフト回路 |
JP2002033627A (ja) * | 2000-07-19 | 2002-01-31 | Fujitsu Ltd | 分布増幅器 |
JP2003174338A (ja) * | 2001-12-05 | 2003-06-20 | Murata Mfg Co Ltd | 分布増幅器および分布差動増幅器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016116198A (ja) * | 2014-12-18 | 2016-06-23 | 日本電信電話株式会社 | 分布ミキサ |
JP2019508955A (ja) * | 2016-02-04 | 2019-03-28 | フラウンホーファ−ゲゼルシャフト ツァー フォルデルング デア アンゲバンデン フォルシュンク エー. ファオ.Fraunhofer−Gesellschaft Zur Forderung Der Angewandten Forschung E. V. | マトリックス電力増幅器 |
US10530316B2 (en) | 2016-02-04 | 2020-01-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Matrix power amplifier |
Also Published As
Publication number | Publication date |
---|---|
US9614485B2 (en) | 2017-04-04 |
US20150256129A1 (en) | 2015-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9831834B2 (en) | Envelope tracking with low frequency loss correction | |
US10284150B2 (en) | Power amplification module | |
US11664768B2 (en) | Amplification circuit | |
US9184716B2 (en) | Low noise amplifier and receiver | |
US10224892B2 (en) | Power amplification module | |
JP2008277882A (ja) | 増幅回路および無線通信装置 | |
JP2008277882A5 (ja) | ||
US9209760B2 (en) | High-frequency, broadband amplifier circuit | |
Yishay et al. | A 17.8 dBm 110–130 GHz power amplifier and doubler chain in SiGe BiCMOS technology | |
US9444418B1 (en) | Frequency enhanced active transistor | |
JP2015170957A (ja) | 増幅回路 | |
US20170163220A1 (en) | Doherty amplifier | |
JP2020167503A (ja) | 分布型回路 | |
JP2017139671A (ja) | 増幅器 | |
WO2016034740A1 (en) | Iq signal generator system and method | |
US9509253B2 (en) | Bandwidth improvement for amplifiers | |
US20150381116A1 (en) | Power amplifier and class ab power amplifier | |
JP2019201290A (ja) | 電力増幅器 | |
US10326419B2 (en) | Power amplification circuit | |
Yishay et al. | A 17.5-dBm D-band power amplifier and doubler chain in SiGe BiCMOS technology | |
Mandal | Design and implementation of microwave integrated ultra low noise amplifier for receiver application | |
KR20150040412A (ko) | 광대역 증폭기 | |
US9374065B2 (en) | Variable inductor circuit and high frequency circuit | |
JP2015019328A (ja) | 増幅回路 | |
Al Khoury et al. | Tunable LNA filter design using coupled-inductor Q-enhancement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171031 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20180731 |