JP2017139671A - 増幅器 - Google Patents
増幅器 Download PDFInfo
- Publication number
- JP2017139671A JP2017139671A JP2016020297A JP2016020297A JP2017139671A JP 2017139671 A JP2017139671 A JP 2017139671A JP 2016020297 A JP2016020297 A JP 2016020297A JP 2016020297 A JP2016020297 A JP 2016020297A JP 2017139671 A JP2017139671 A JP 2017139671A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- capacitor
- gain
- feedback path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 71
- 230000005540 biological transmission Effects 0.000 description 35
- 238000010586 diagram Methods 0.000 description 30
- 230000000052 comparative effect Effects 0.000 description 18
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45116—Feedback coupled to the input of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45332—Indexing scheme relating to differential amplifiers the AAC comprising one or more capacitors as feedback circuit elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
【課題】低消費電力で高利得を実現できる増幅器を提供する。【解決手段】増幅器３１は、第１のトランジスタ５１と、ソース又はエミッタが第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタ５２とを有する第１のカスコード接続回路５５と、第１のカスコード接続回路と差動対をなし、ソース又はエミッタが第１のトランジスタのソース又はエミッタに共通接続された第３のトランジスタ５３と、ソース又はエミッタが第３のトランジスタのドレイン又はコレクタに接続された第４のトランジスタ５４とを有する第２のカスコード接続回路５６と、第３のトランジスタの出力端子が第１の容量素子６１を介して第１のトランジスタの入力端子に接続された第１の帰還経路８１と、第１のトランジスタの出力端子が第２の容量素子６２を介して第３のトランジスタの入力端子に接続された第２の帰還経路８２とを備える。【選択図】図３
Description
本発明は、増幅器に関する。
近年、直進性が強く比較的高周波の電波（例えば、３０ＧＨｚ〜３００ＧＨｚのＥＨＦ（Extremely High Frequency）帯のミリメートル波）を、無線通信やレーダーに利用した応用システムの開発が盛んである。このような応用システムとして、例えば、整列配置されたアンテナ素子をチャネル毎に備え、各アンテナ素子の電流の位相を調整することによって、電波ビームをステアするフェーズドアレイアンテナシステムが知られている。
このようなフェーズドアレイアンテナシステムにおいて、アンテナ開口（アンテナ利得）を大きくするためには、より多くの送信器または受信器を使用することとなる。しかしながら、送信器または受信器の数が増えると消費電力も増加してしまう。このため、各チャネルの送信器又は受信器で使用される増幅器は、消費電力が小さいものが望まれる。なお、増幅器の利得を増大させることに関する先行技術文献として、例えば特許文献１が知られている。
一方、ＥＨＦ帯以上の高周波帯で動作する増幅器に使用される半導体デバイス（例えば、トランジスタ）として、化合物半導体デバイス、ＳｉＧｅ（シリコンゲルマニウム）半導体デバイス等がある。近年では、技術の進歩によって、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスを用いた半導体デバイスが、ＥＨＦ帯以上の周波数帯域で動作可能となってきている。
ＥＨＦ帯以上の周波数帯域では、トランジスタ一つ当たりの利得が低下する。そのため、トランジスタを接続する段数を増やせば、ＥＨＦ帯以上の周波数帯域での増幅器の利得を増大させることは可能である。しかしながら、トランジスタを接続する段数が増えると、増幅器の消費電力が増加してしまう。
そこで、低消費電力で高利得を実現できる増幅器を提供することを目的とする。
一つの案では、
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有する第１のカスコード接続回路と、
前記第１のカスコード接続回路と差動対をなし、ソース又はエミッタが前記第１のトランジスタのソース又はエミッタに共通接続された第３のトランジスタと、ソース又はエミッタが前記第３のトランジスタのドレイン又はコレクタに接続された第４のトランジスタとを有する第２のカスコード接続回路と、
前記第３のトランジスタの出力端子が第１の容量素子を介して前記第１のトランジスタの入力端子に接続された第１の帰還経路と、
前記第１のトランジスタの出力端子が第２の容量素子を介して前記第３のトランジスタの入力端子に接続された第２の帰還経路とを備える、増幅器が提供される。
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有する第１のカスコード接続回路と、
前記第１のカスコード接続回路と差動対をなし、ソース又はエミッタが前記第１のトランジスタのソース又はエミッタに共通接続された第３のトランジスタと、ソース又はエミッタが前記第３のトランジスタのドレイン又はコレクタに接続された第４のトランジスタとを有する第２のカスコード接続回路と、
前記第３のトランジスタの出力端子が第１の容量素子を介して前記第１のトランジスタの入力端子に接続された第１の帰還経路と、
前記第１のトランジスタの出力端子が第２の容量素子を介して前記第３のトランジスタの入力端子に接続された第２の帰還経路とを備える、増幅器が提供される。
また、もう一つの案では、
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有するカスコード接続回路を備え、
前記カスコード接続回路は、前記第２のトランジスタの出力端子が容量素子を介して前記第２のトランジスタの入力端子に接続された帰還経路を有する、増幅器が提供される。
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有するカスコード接続回路を備え、
前記カスコード接続回路は、前記第２のトランジスタの出力端子が容量素子を介して前記第２のトランジスタの入力端子に接続された帰還経路を有する、増幅器が提供される。
本案によれば、低消費電力で高利得を実現できる増幅器を提供することができる。
図１は、一実施形態に係る増幅器を複数備えた応用システム１の構成の一例を示す図である。応用システム１は、送信装置１０と、受信装置２０とを備える。応用システム１の具体例として、無線通信システム、アレイアンテナシステムなどが挙げられる。応用システム１は、送信アンテナと受信アンテナを共通に用いるシステムでもよい。
送信装置１０は、送信信号処理部１１と、複数の送信器１２とを有する。送信信号処理部１１は、送信ベース信号を生成する。送信信号処理部１１によって生成された送信ベース信号は、複数の送信器１２に分配される。
複数の送信器１２は、それぞれ、送信ローノイズアンプ１３と、送信移相器１４と、送信増幅器１５と、送信アンテナ素子１６とを有する。送信ローノイズアンプ１３は、分配された送信ベース信号を増幅する。送信移相器１４は、送信ローノイズアンプ１３によって増幅された信号の位相を調整する。送信増幅器１５は、送信移相器１４により位相が調整された信号を増幅する。送信アンテナ素子１６は、送信増幅器１５によって増幅された信号電波を送信する。送信アレイアンテナは、複数の送信アンテナ素子１６が整列配置されたものである。
受信装置２０は、複数の受信器２２と、受信信号処理部２１とを有する。複数の受信器２２は、それぞれ、受信アンテナ素子２６と、受信ローノイズアンプ２５と、受信移相器２４と、受信増幅器２３とを有する。
受信アレイアンテナは、複数の受信アンテナ素子２６が整列配置されたものである。受信ローノイズアンプ２５は、受信アンテナ素子２６で受信した信号を増幅する。受信移相器２４は、受信ローノイズアンプ２５によって増幅された信号の位相を調整する。受信増幅器２３は、受信移相器２４によって位相が調整された信号を増幅する。受信信号処理部２１は、受信増幅器２３のそれぞれによって増幅された信号を合成した信号を処理することによって、受信データを生成する。
本実施形態の増幅器は、送信ローノイズアンプ１３と、送信増幅器１５と、受信ローノイズアンプ２５と、受信増幅器２３とのうちの少なくとも一種に適用可能である。
次に、本実施形態の増幅器と比較される増幅器（比較例）の構成について説明する。
図２は、本実施形態の増幅器の比較例である増幅器３０の構成の一例を示す図である。増幅器３０は、第１のカスコード接続回路５５と、第２のカスコード接続回路５６とを差動対で備えた差動カスコード接続回路である。
第１のカスコード接続回路５５は、接地方式がコモンソースの第１のトランジスタ５１と、接地方式がコモンゲートの第２のトランジスタ５２と、第１のバイアス回路５７とを有する第１のカスコード増幅器である。第２のトランジスタ５２は、入力トランジスタである第１のトランジスタ５１に直列に接続されたカスコードトランジスタである。
第１のトランジスタ５１は、第１の入力端子４１に接続された入力電極であるゲートと、グランドに接続されたコモン電極であるソースと、第２のトランジスタ５２のソースに接続された出力電極であるドレインとを有する第１のコモンソーストランジスタである。
第２のトランジスタ５２は、第１のバイアス回路５７に接続されたコモン電極であるゲートと、第１のトランジスタ５１のドレインに接続された入力電極であるソースと、第１の出力端子４３に接続された出力電極であるドレインとを有する第１のコモンゲートトランジスタである。
第１のバイアス回路５７は、第２のトランジスタ５２のゲートにバイアス電圧を印加する回路である。第１のバイアス回路５７は、例えば、一端がグランドに接続された第１の平滑キャパシタ７１と、一端が第１の電源端子４５に接続された第１の抵抗７２とが接続された回路である。第１の平滑キャパシタ７１の他端と第１の抵抗７２の他端との接続ノードが、第２のトランジスタ５２のゲートに接続されている。
第２のカスコード接続回路５６は、接地方式がコモンソースの第３のトランジスタ５３と、接地方式がコモンゲートの第４のトランジスタ５４と、第２のバイアス回路５８とを有する第２のカスコード増幅器である。第４のトランジスタ５４は、入力トランジスタである第３のトランジスタ５３に直列に接続されたカスコードトランジスタである。
第３のトランジスタ５３は、第２の入力端子４２に接続された入力電極であるゲートと、グランドに接続されたコモン電極であるソースと、第４のトランジスタ５４のソースに接続された出力電極であるドレインとを有する第２のコモンソーストランジスタである。第３のトランジスタ５３のソースは、第１のトランジスタ５１のソースに共通接続されている。
第４のトランジスタ５４は、第２のバイアス回路５８に接続されたコモン電極であるゲートと、第３のトランジスタ５３のドレインに接続された入力電極であるソースと、第２の出力端子４４に接続された出力電極であるドレインとを有する第２のコモンゲートトランジスタである。
第２のバイアス回路５８は、第４のトランジスタ５４のゲートにバイアス電圧を印加する回路である。第２のバイアス回路５８は、例えば、一端がグランドに接続された第２の平滑キャパシタ７３と、一端が第２の電源端子４６に接続された第２の抵抗７４とが接続された回路である。第２の平滑キャパシタ７３の他端と第２の抵抗７４の他端との接続ノードが、第４のトランジスタ５４のゲートに接続されている。
第１の入力端子４１と第２の入力端子４２とを合わせた一対の入力端子は、差動信号が入力される差動入力端子である。第１の出力端子４３と第２の出力端子４４とを合わせた一対の出力端子は、差動信号が出力される差動出力端子である。また、第１の電源端子４５と第２の電源端子４６は、互いに等しい電圧値の一定の電源電圧が入力される。
次に、本実施形態の増幅器の構成について説明する。
図３は、第１の実施形態の増幅器３１の構成の一例を示す図である。増幅器３１は、第１のカスコード接続回路５５と、第２のカスコード接続回路５６と、第１の帰還経路８１と、第２の帰還経路８２とを備える。つまり、増幅器３１は、図２の比較例に対して、第１の帰還経路８１と、第２の帰還経路８２とが追加された回路である。
第１の帰還経路８１は、第１のキャパシタ６１を有する回路であり、第３のトランジスタ５３のドレイン出力を第１のキャパシタ６１を介して第１のトランジスタ５１のゲート入力に帰還する。第１のキャパシタ６１は、第３のトランジスタ５３のドレインと第１のトランジスタ５１のゲートとの間に直列に接続された容量素子の一例である。第１の帰還経路８１は、第３のトランジスタ５３の出力端子（ドレイン）が第１のキャパシタ６１を介して第１のトランジスタ５１の入力端子（ゲート）に接続された経路の一例である。
第２の帰還経路８２は、第２のキャパシタ６２を有する回路であり、第１のトランジスタ５１のドレイン出力を第２のキャパシタ６２を介して第３のトランジスタ５３のゲート入力に帰還する。第２のキャパシタ６２は、第１のトランジスタ５１のドレインと第３のトランジスタ５３のゲートとの間に直列に接続された容量素子の一例である。第２の帰還経路８２は、第１のトランジスタ５１の出力端子（ドレイン）が第２のキャパシタ６２を介して第３のトランジスタ５３の入力端子（ゲート）に接続された経路の一例である。
図４は、第２の実施形態の増幅器３２の構成の一例を示す図である。増幅器３２は、第１のカスコード接続回路５５と、第２のカスコード接続回路５６と、第３の帰還経路８３と、第４の帰還経路８４とを備える。つまり、増幅器３２は、図２の比較例に対して、第３の帰還経路８３と、第４の帰還経路８４とが追加された回路である。
第３の帰還経路８３は、第３のキャパシタ６３を有する回路であり、第４のトランジスタ５４のドレイン出力を第３のキャパシタ６３を介して第１のトランジスタ５１のゲート入力に帰還する。第３のキャパシタ６３は、第４のトランジスタ５４のドレインと第１のトランジスタ５１のゲートとの間に直列に接続された容量素子の一例である。第３の帰還経路８３は、第４のトランジスタ５４の出力端子（ドレイン）が第３のキャパシタ６３を介して第１のトランジスタ５１の入力端子（ゲート）に接続された経路の一例である。
第４の帰還経路８４は、第４のキャパシタ６４を有する回路であり、第２のトランジスタ５２のドレイン出力を第４のキャパシタ６４を介して第３のトランジスタ５３のゲート入力に帰還する。第４のキャパシタ６４は、第２のトランジスタ５２のドレインと第３のトランジスタ５３のゲートとの間に直列に接続された容量素子の一例である。第４の帰還経路８４は、第２のトランジスタ５２の出力端子（ドレイン）が第４のキャパシタ６４を介して第３のトランジスタ５３の入力端子（ゲート）に接続された経路の一例である。
図５は、第３の実施形態の増幅器３３の構成の一例を示す図である。増幅器３３は、第１のカスコード接続回路５５と、第２のカスコード接続回路５６と、第５の帰還経路８５と、第６の帰還経路８６とを備える。つまり、増幅器３３は、図２の比較例に対して、第５の帰還経路８５と、第６の帰還経路８６とが追加された回路である。
第５の帰還経路８５は、第５のキャパシタ６５を有する回路であり、第２のトランジスタ５２のドレイン出力を第５のキャパシタ６５を介して第２のトランジスタ５２のソース入力に帰還する。第５のキャパシタ６５は、第２のトランジスタ５２のドレインと第２のトランジスタ５２のソースとの間に直列に接続された容量素子の一例である。第５の帰還経路８５は、第２のトランジスタ５２の出力端子（ドレイン）が第５のキャパシタ６５を介して第２のトランジスタ５２の入力端子（ソース）に接続された経路の一例である。
第６の帰還経路８６は、第６のキャパシタ６６を有する回路であり、第４のトランジスタ５４のドレイン出力を第６のキャパシタ６６を介して第４のトランジスタ５４のソース入力に帰還する。第６のキャパシタ６６は、第４のトランジスタ５４のドレインと第４のトランジスタ５４のソースとの間に直列に接続された容量素子の一例である。第６の帰還経路８６は、第４のトランジスタ５４の出力端子（ドレイン）が第６のキャパシタ６６を介して第４のトランジスタ５４の入力端子（ソース）に接続された経路の一例である。
図６は、第１の実施形態の増幅器の下段部分であるニュートラライズ差動ソースコモン回路の構成を示す図である。一対の差動信号が、第１のトランジスタ５１のゲートと第３のトランジスタ５３のゲートに入力される。一対の差動信号のうちの一方の信号は、第１の入力端子４１を介して第１のトランジスタ５１のゲートに入力され、一対の差動信号のうちの他方の信号は、第２の入力端子４２を介して第３のトランジスタ５３のゲートに入力される。
一対の差動信号のうちの一方の信号が第１のトランジスタ５１のゲートに入力されると、当該一方の信号が第１のトランジスタ５１により増幅される。これにより、当該一方の信号に対して位相が反転し且つ振幅が増幅した信号（一方の反転信号）が、第１のトランジスタ５１のドレインから出力される。当該一方の反転信号が第２のキャパシタ６２に入力されると、当該一方の反転信号に対して位相が同じで振幅が減衰した信号が第３のトランジスタ５３のゲートに帰還する。
一方、一対の差動信号のうちの他方の信号が第３のトランジスタ５３のゲートに入力されると、当該他方の信号が第３のトランジスタ５３により増幅される。これにより、当該他方の信号に対して位相が反転し且つ振幅が増幅した信号（他方の反転信号）が、第３のトランジスタ５３のドレインから出力される。当該他方の反転信号が寄生帰還容量５３ａに入力されると、当該他方の反転信号に対して位相が同じで振幅が減衰した信号が第３のトランジスタ５３のゲートに帰還する。寄生帰還容量５３ａは、第３のトランジスタ５３のゲートとドレインとの間に寄生する容量である。
したがって、第３のトランジスタ５３のドレインから寄生帰還容量５３ａを介して帰還した信号は、第１のトランジスタ５１のドレインから第２のキャパシタ６２を介して帰還した信号により減衰する。よって、寄生帰還容量５３ａが第３のトランジスタ５３の利得を低下させることを抑制することができる。同様に、第１のキャパシタ６１の存在により、寄生帰還容量５１ａが第１のトランジスタ５１の利得を低下させることを抑制することができる。寄生帰還容量５１ａは、第１のトランジスタ５１のゲートとドレインとの間に寄生する容量である。
図７は、比較例の増幅器３０と第１の実施形態の増幅器３１の利得の一例を示す図である。図８は、比較例の増幅器３０と第２の実施形態の増幅器３２の利得の一例を示す図である。図７及び図８は、第１の入力端子４１と第２の入力端子４２とを入力とし、第１の出力端子４３と第２の出力端子４４とを出力とするときの利得を表す。
また、図７及び図８は、実際のＣＭＯＳトランジスタモデルを用いた回路シミュレーションの結果を示し、各増幅器に使用されるトランジスタのサイズは、利得を同一条件で比較するため、同一である。利得を示す後述の図面についても、同様である。
縦軸は、最大有能利得（ＭＡＧ：Maximum Available Gain）または最大安定利得（ＭＳＧ：Maximum Stable Gain）を表す（式（１）〜（３）参照）。横軸は、規格化周波数（ｆ／ｆ０）を表す。規格化周波数は、ＥＨＦ帯の基準周波数ｆ０（例えば、６０ＧＨｚ）で規格化した値である。ｆは、増幅器の動作周波数である。
増幅器３１及び増幅器３２は、増幅器３０とトランジスタの接続構成が同じなので、増幅器３１及び増幅器３２の消費電力は、増幅器３０と同一である。すなわち、増幅器の利得が高ければ、増幅器の単位電力当たりの利得（消費電力に対する利得達成効率）は、高いということになる。図７及び図８から明らかなように、全ての周波数にわたり、増幅器３１及び増幅器３２の利得が、増幅器３０の利得よりも高いことが分かる。
規格化周波数１のとき、増幅器３０の単位電力当たりの利得（消費電力に対する利得達成効率）は1.29dB／mWである。これに対し、規格化周波数１のとき、増幅器３１の単位電力当たりの利得（消費電力に対する利得達成効率）は1.87dB／mWであり、増幅器３２の単位電力当たりの利得（消費電力に対する利得達成効率）は1.55dB／mWである。したがって、増幅器３１，３２は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３１，３２は、低消費電力で高利得を実現することができる。
図９は、比較例の増幅器３０と第３の実施形態の増幅器３３の利得の一例を示す図である。図９は、第１の入力端子４１と第２の入力端子４２とを入力とし、第１の出力端子４３と第２の出力端子４４とを出力とするときの利得を表す。
増幅器３３は、増幅器３０とトランジスタの接続構成が同じなので、増幅器３３の消費電力は、増幅器３０と同一である。図９を参照すると、ある周波数より下の周波数領域では、増幅器３０の方が、増幅器３３よりも利得が高いが、その周波数より高い周波数領域では増幅器３３の方が、増幅器３０よりも利得が高い。すなわち、ある周波数より高い周波数領域では、増幅器３３の方が増幅器３０よりも消費電力に対する利得達成効率が良い。
規格化周波数１のとき、増幅器３０の単位電力当たりの利得（消費電力に対する利得達成効率）は1.29dB／mWである。これに対し、規格化周波数１において、増幅器３３の単位電力当たりの利得は1.50dB／mWである。したがって、増幅器３３は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３３は、低消費電力で高利得を実現することができる。
図１０は、コモンゲートの第２のトランジスタ５２に第５のキャパシタ６５が接続された回路の一例を示す図である。図１０の回路は、増幅器３３の一部分の回路である。図１１は、図１０の回路の利得の一例を示す図である。図１１は、図１０の第２のトランジスタ５２のソースを入力とし、第２のトランジスタ５２のドレインを出力とするときの利得を表す。図１１に示されるように、第５のキャパシタ６５のキャパシタンスを大きくすると、利得は下がる傾向にある。
図１２は、図１０の回路のＳ２１特性の一例を示す図である。Ｓ２１は、回路の正方向（入力から出力への方向）の通過係数（利得）を表す。第５のキャパシタ６５のキャパシタンスを大きくすると、Ｓ２１は、微減する。図１３は、図１０の回路のＳ１２特性の一例を示す図である。Ｓ１２は、回路の逆方向（出力から入力への方向）の通過係数を表す。第５のキャパシタ６５のキャパシタンスが増加すると、Ｓ１２が上昇する。図１４は、図１０の回路のスミスチャートである。Ｓ１１は、回路の入力反射係数を表す。Ｓ２２は、回路の出力反射係数を表す。図１５は、図１０の回路のＳ２２特性の一例を示す図である。第５のキャパシタ６５のキャパシタンスが増加すると、Ｓ２２の振幅は殆ど変化せずに（図１４参照）、位相のみ変化している（図１５参照）。
一方、図１６は、差動の増幅器３３の片側の第１のカスコード接続回路５５の構成の一例を示す図である。図１７は、図１６の回路を等価回路で示した図である。コモンソースの第１のトランジスタ５１は、キャパシタ５１ａ，５１ｅ，５１ｄと、抵抗５１ｂと、定電流５１ｃで表すことができる。図１８は、図１６の回路のＳ１２特性の一例を示す図である。図１８は、第１の入力端子４１を入力とし、第１の出力端子４３を出力とするときのＳ１２を表す。第５のキャパシタ６５のキャパシタンスが増加すると、Ｓ１２が上昇する。図１９は、図１６の回路のＳ２１特性の一例を示す図である。第５のキャパシタ６５のキャパシタンスが増加すると、Ｓ２１が微減する。
図２０は、図１６の回路のスミスチャートである。図２１は、図１６の回路の利得を示す特性図である。図２０及び図２１は、第１の入力端子４１を入力とし、第１の出力端子４３を出力とするときの特性を表す。
図１６及び図１７に示されるように、コモンゲートの第２のトランジスタ５２の入力側に、コモンソースの第１のトランジスタ５１が存在する。そのため、第２のトランジスタ５２の入力負荷（第１のトランジスタ５１の出力容量）の反射係数は、第１のトランジスタ５１が存在する分だけ高い状態になる。よって、第５のキャパシタ６５による帰還によって、最終出力の反射係数Ｓ２２を上昇させることができる（つまり、Ｓ２２は、図２０のスミスチャートの外側にシフトする）。したがって、図２１に示されるように、図１６の回路のＭＡＧが上昇する。
図２２は、第４の実施形態の増幅器３４の構成の一例を示す図である。増幅器３４は、比較例の増幅器３０の構成に対して、増幅器３１の帰還経路８１，８２と、増幅器３２の帰還経路８３，８４と、増幅器３３の帰還経路８５，８６とが追加された回路である。
図２３は、増幅器３４の利得特性の第１のケース３４＿１を示す図である。図２４は、増幅器３４の利得特性の第２のケース３４＿２を示す図である。図２３及び図２４は、第１の入力端子４１と第２の入力端子４２とを入力とし、第１の出力端子４３と第２の出力端子４４とを出力とするときの利得を表す。
第１のケース３４＿１と第２のケース３４＿２の違いは、３種のフィードバック容量（キャパシタ６１〜６６）の値の違いである。第１のケース３４＿１に対して第２のケース３４＿２の各容量の値を下げている。具体的には、キャパシタ６１，６２は、約９パーセント減、キャパシタ６３，６４は、約２９パーセント減、キャパシタ６５，６６は２５パーセント減である。
２つのケースとも、増幅器３０に比べて、利得が高くなっている。増幅器３４は、増幅器３０とトランジスタの接続構成が同じなので、増幅器３４の消費電力は、増幅器３０と同一である。すなわち、増幅器３４の単位電力当たりの利得は、増幅器３０の単位電力当たりの利得よりも高いことになる。
規格化周波数１のとき、増幅器３０の単位電力当たりの利得（消費電力に対する利得達成効率）は1.29dB／mWである。これに対し、規格化周波数１において、増幅器３４の単位電力当たりの利得（消費電力に対する利得達成効率）は、第１のケースでは2.5dB／mW、第２のケースでは2.0dB／mWである。したがって、増幅器３４は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３４は、低消費電力で高利得を実現することができる。
図２５は、増幅器３０〜３３の利得の一例を示す。図２５では、増幅器３１，３２，３３どの回路も、増幅器３０に比べ規格化周波数１以上では利得が高くなっている。増幅器３３は低い周波数側では利得が増幅器３０に比べ低いが、変曲点、すなわち、ＭＳＧとＭＡＧの切り替えポイントが高周波側にシフトしている。
図２６は、増幅器３０，３１，３４の利得の一例を示す。増幅器３４は、規格化周波数１より高い周波数領域で、増幅器３１よりも高い利得を得ている。増幅器３４では、増幅器３３のタイプの帰還経路を含んでいるため、ＭＳＧとＭＡＧの切り替えポイントが高周波側にシフトする。これにより、増幅器３４は、増幅器３１に比べ高周波側で高利得となっている。
図２７は、第５の実施形態の増幅器３５の構成の一例を示す図である。増幅器３５は、図２の比較例に対して、第１の帰還経路８１と、第２の帰還経路８２と、第５の帰還経路８５と、第６の帰還経路８６とが追加された回路である。
図２８は、増幅器３５の利得の一例を示す。増幅器３５は、増幅器３４と同様に、ＭＳＧとＭＡＧの切り替えポイントが高周波側にシフトしている。よって、増幅器３５は、規格化周波数１より高い周波数領域で、増幅器３１より高い利得を得ている。したがって、増幅器３５は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３５は、低消費電力で高利得を実現することができる。
図２９は、第６の実施形態の増幅器３６の構成の一例を示す図である。増幅器３６は、図２の比較例に対して、第３の帰還経路８３と、第４の帰還経路８４と、第５の帰還経路８５と、第６の帰還経路８６とが追加された回路である。
図３０は、増幅器３６の利得の一例を示す。増幅器３６は、増幅器３４と同様に、ＭＳＧとＭＡＧの切り替えポイントが高周波側にシフトしている。よって、増幅器３６は、規格化周波数１より高い周波数領域で、増幅器３１より高い利得を得ている。したがって、増幅器３６は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３６は、低消費電力で高利得を実現することができる。
図３１は、第７の実施形態の増幅器３７の構成の一例を示す図である。増幅器３７は、図２の比較例に対して、第１の帰還経路８１と、第２の帰還経路８２と、第３の帰還経路８３と、第４の帰還経路８４とが追加された回路である。
図３２は、増幅器３７の利得の一例を示す。増幅器３７は、規格化周波数１付近及び高い周波数領域で、増幅器３１より高い利得を得ている。したがって、増幅器３７は、増幅器３０に比べて、同じ消費電力で高利得を達成できる。つまり、増幅器３７は、低消費電力で高利得を実現することができる。
このように、本実施形態の増幅器によれば、低消費電力で高利得を実現することができる。例えば、本実施形態の増幅器を、図１内の増幅器（送信ローノイズアンプ１３と、送信増幅器１５と、受信ローノイズアンプ２５と、受信増幅器２３とのうちの少なくとも一種）に適用することで、応用システム１の消費電力の増加を抑えたまま、送信装置１０及び受信装置２０のアンテナ利得を大きくすることができる。
以上、増幅器を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
例えば、上述の実施形態では、トランジスタが電界効果トランジスタである場合を例示したが、トランジスタはバイポーラトランジスタでもよい。トランジスタがバイポーラトランジスタの場合、上述の実施形態において、ソースはエミッタに、コモンソースはコモンエミッタに、ゲートはベースに、コモンゲートはコモンベースに、ドレインはコレクタに置換される。
また、第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタのうち、少なくとも一つが電界効果トランジスタで、残りがバイポーラトランジスタでもよい。
また、上述の実施形態では、容量素子の一例としてキャパシタを例示したが、容量素子は、通常言われる「キャパシタ」に限られない。容量素子は、インダクタンス成分ではなくキャパシタンス成分にて帰還をかけるので、主要成分としてキャパシタンス成分を有する素子であればよい。ＣＭＯＳの場合、ＭＯＳトランジスタが容量素子として用いられる場合がある。例えば、ドレインとソースとを短絡することで、ゲート端子とドレインソース短絡端子の２端子を有するＭＯＳトランジスタが容量素子として用いられる。また、バラクタダイオード（可変容量ダイオード）が容量素子として用いられてもよい。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有する第１のカスコード接続回路と、
前記第１のカスコード接続回路と差動対をなし、ソース又はエミッタが前記第１のトランジスタのソース又はエミッタに共通接続された第３のトランジスタと、ソース又はエミッタが前記第３のトランジスタのドレイン又はコレクタに接続された第４のトランジスタとを有する第２のカスコード接続回路と、
前記第３のトランジスタの出力端子が第１の容量素子を介して前記第１のトランジスタの入力端子に接続された第１の帰還経路と、
前記第１のトランジスタの出力端子が第２の容量素子を介して前記第３のトランジスタの入力端子に接続された第２の帰還経路とを備える、増幅器。
（付記２）
前記第４のトランジスタの出力端子が第３の容量素子を介して前記第１のトランジスタの入力端子に接続された第３の帰還経路と、
前記第２のトランジスタの出力端子が第４の容量素子を介して前記第３のトランジスタの入力端子に接続された第４の帰還経路とを備える、付記１に記載の増幅器。
（付記３）
前記第２のトランジスタの出力端子が第５の容量素子を介して前記第２のトランジスタの入力端子に接続された第５の帰還経路と、
前記第４のトランジスタの出力端子が第６の容量素子を介して前記第４のトランジスタの入力端子に接続された第６の帰還経路とを備える、付記１又は２に記載の増幅器。
（付記４）
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有するカスコード接続回路を備え、
前記カスコード接続回路は、前記第２のトランジスタの出力端子が容量素子を介して前記第２のトランジスタの入力端子に接続された帰還経路を有する、増幅器。
（付記５）
前記カスコード接続回路を差動対で備えた付記４に記載の増幅器。
（付記６）
一対の容量素子と、一対の帰還経路とを備え、
前記一対の帰還経路のうちの一方の帰還経路は、前記差動対のうちの一方の前記カスコード接続回路における前記第２のトランジスタの出力端子が、前記一対の容量素子のうちの一方の容量素子を介して、前記差動対のうちの他方の前記カスコード接続回路における前記第１のトランジスタの入力端子に接続された経路であり、
前記一対の帰還経路のうちの他方の帰還経路は、前記他方の前記カスコード接続回路における前記第２のトランジスタの出力端子が、前記一対の容量素子のうちの他方の容量素子を介して、前記一方の前記カスコード接続回路における前記第１のトランジスタの入力端子に接続された経路である、付記５に記載の増幅器。
（付記７）
付記１から６のいずれか一項に記載の増幅器を、送信アンテナ素子で信号を送信する送信装置と、受信アンテナ素子で信号を受信する受信装置にそれぞれ備える、システム。
（付記１）
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有する第１のカスコード接続回路と、
前記第１のカスコード接続回路と差動対をなし、ソース又はエミッタが前記第１のトランジスタのソース又はエミッタに共通接続された第３のトランジスタと、ソース又はエミッタが前記第３のトランジスタのドレイン又はコレクタに接続された第４のトランジスタとを有する第２のカスコード接続回路と、
前記第３のトランジスタの出力端子が第１の容量素子を介して前記第１のトランジスタの入力端子に接続された第１の帰還経路と、
前記第１のトランジスタの出力端子が第２の容量素子を介して前記第３のトランジスタの入力端子に接続された第２の帰還経路とを備える、増幅器。
（付記２）
前記第４のトランジスタの出力端子が第３の容量素子を介して前記第１のトランジスタの入力端子に接続された第３の帰還経路と、
前記第２のトランジスタの出力端子が第４の容量素子を介して前記第３のトランジスタの入力端子に接続された第４の帰還経路とを備える、付記１に記載の増幅器。
（付記３）
前記第２のトランジスタの出力端子が第５の容量素子を介して前記第２のトランジスタの入力端子に接続された第５の帰還経路と、
前記第４のトランジスタの出力端子が第６の容量素子を介して前記第４のトランジスタの入力端子に接続された第６の帰還経路とを備える、付記１又は２に記載の増幅器。
（付記４）
第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有するカスコード接続回路を備え、
前記カスコード接続回路は、前記第２のトランジスタの出力端子が容量素子を介して前記第２のトランジスタの入力端子に接続された帰還経路を有する、増幅器。
（付記５）
前記カスコード接続回路を差動対で備えた付記４に記載の増幅器。
（付記６）
一対の容量素子と、一対の帰還経路とを備え、
前記一対の帰還経路のうちの一方の帰還経路は、前記差動対のうちの一方の前記カスコード接続回路における前記第２のトランジスタの出力端子が、前記一対の容量素子のうちの一方の容量素子を介して、前記差動対のうちの他方の前記カスコード接続回路における前記第１のトランジスタの入力端子に接続された経路であり、
前記一対の帰還経路のうちの他方の帰還経路は、前記他方の前記カスコード接続回路における前記第２のトランジスタの出力端子が、前記一対の容量素子のうちの他方の容量素子を介して、前記一方の前記カスコード接続回路における前記第１のトランジスタの入力端子に接続された経路である、付記５に記載の増幅器。
（付記７）
付記１から６のいずれか一項に記載の増幅器を、送信アンテナ素子で信号を送信する送信装置と、受信アンテナ素子で信号を受信する受信装置にそれぞれ備える、システム。
１ 応用システム
１０ 送信装置
１１ 送信信号処理部
１２ 送信器
１３ 送信ローノイズアンプ
１４ 送信移相器
１５ 送信増幅器
１６ 送信アンテナ素子
２０ 受信装置
２１ 受信信号処理部
２２ 受信器
２３ 受信増幅器
２４ 受信移相器
２５ 受信ローノイズアンプ
２６ 受信アンテナ素子
３０〜３７ 増幅器
５１ 第１のトランジスタ
５２ 第２のトランジスタ
５３ 第３のトランジスタ
５４ 第４のトランジスタ
５５ 第１のカスコード接続回路
５６ 第２のカスコード接続回路
５７ 第１のバイアス回路
５８ 第２のバイアス回路
６１ 第１のキャパシタ
６２ 第２のキャパシタ
６３ 第３のキャパシタ
６４ 第４のキャパシタ
６５ 第５のキャパシタ
６６ 第６のキャパシタ
８１ 第１の帰還経路
８２ 第２の帰還経路
８３ 第３の帰還経路
８４ 第４の帰還経路
８５ 第５の帰還経路
８６ 第６の帰還経路
１０ 送信装置
１１ 送信信号処理部
１２ 送信器
１３ 送信ローノイズアンプ
１４ 送信移相器
１５ 送信増幅器
１６ 送信アンテナ素子
２０ 受信装置
２１ 受信信号処理部
２２ 受信器
２３ 受信増幅器
２４ 受信移相器
２５ 受信ローノイズアンプ
２６ 受信アンテナ素子
３０〜３７ 増幅器
５１ 第１のトランジスタ
５２ 第２のトランジスタ
５３ 第３のトランジスタ
５４ 第４のトランジスタ
５５ 第１のカスコード接続回路
５６ 第２のカスコード接続回路
５７ 第１のバイアス回路
５８ 第２のバイアス回路
６１ 第１のキャパシタ
６２ 第２のキャパシタ
６３ 第３のキャパシタ
６４ 第４のキャパシタ
６５ 第５のキャパシタ
６６ 第６のキャパシタ
８１ 第１の帰還経路
８２ 第２の帰還経路
８３ 第３の帰還経路
８４ 第４の帰還経路
８５ 第５の帰還経路
８６ 第６の帰還経路
Claims (6)
- 第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有する第１のカスコード接続回路と、
前記第１のカスコード接続回路と差動対をなし、ソース又はエミッタが前記第１のトランジスタのソース又はエミッタに共通接続された第３のトランジスタと、ソース又はエミッタが前記第３のトランジスタのドレイン又はコレクタに接続された第４のトランジスタとを有する第２のカスコード接続回路と、
前記第３のトランジスタの出力端子が第１の容量素子を介して前記第１のトランジスタの入力端子に接続された第１の帰還経路と、
前記第１のトランジスタの出力端子が第２の容量素子を介して前記第３のトランジスタの入力端子に接続された第２の帰還経路とを備える、増幅器。 - 前記第４のトランジスタの出力端子が第３の容量素子を介して前記第１のトランジスタの入力端子に接続された第３の帰還経路と、
前記第２のトランジスタの出力端子が第４の容量素子を介して前記第３のトランジスタの入力端子に接続された第４の帰還経路とを備える、請求項１に記載の増幅器。 - 前記第２のトランジスタの出力端子が第５の容量素子を介して前記第２のトランジスタの入力端子に接続された第５の帰還経路と、
前記第４のトランジスタの出力端子が第６の容量素子を介して前記第４のトランジスタの入力端子に接続された第６の帰還経路とを備える、請求項１又は２に記載の増幅器。 - 第１のトランジスタと、ソース又はエミッタが前記第１のトランジスタのドレイン又はコレクタに接続された第２のトランジスタとを有するカスコード接続回路を備え、
前記カスコード接続回路は、前記第２のトランジスタの出力端子が容量素子を介して前記第２のトランジスタの入力端子に接続された帰還経路を有する、増幅器。 - 前記カスコード接続回路を差動対で備えた請求項４に記載の増幅器。
- 一対の容量素子と、一対の帰還経路とを備え、
前記一対の帰還経路のうちの一方の帰還経路は、前記差動対のうちの一方の前記カスコード接続回路における前記第２のトランジスタの出力端子が、前記一対の容量素子のうちの一方の容量素子を介して、前記差動対のうちの他方の前記カスコード接続回路における前記第１のトランジスタの入力端子に接続された経路であり、
前記一対の帰還経路のうちの他方の帰還経路は、前記他方の前記カスコード接続回路における前記第２のトランジスタの出力端子が、前記一対の容量素子のうちの他方の容量素子を介して、前記一方の前記カスコード接続回路における前記第１のトランジスタの入力端子に接続された経路である、請求項５に記載の増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016020297A JP6662072B2 (ja) | 2016-02-04 | 2016-02-04 | 増幅器 |
| US15/419,516 US10020780B2 (en) | 2016-02-04 | 2017-01-30 | Amplifier |
| EP17154161.8A EP3203631A1 (en) | 2016-02-04 | 2017-02-01 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016020297A JP6662072B2 (ja) | 2016-02-04 | 2016-02-04 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017139671A true JP2017139671A (ja) | 2017-08-10 |
| JP6662072B2 JP6662072B2 (ja) | 2020-03-11 |
Family
ID=57956180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016020297A Active JP6662072B2 (ja) | 2016-02-04 | 2016-02-04 | 増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10020780B2 (ja) |
| EP (1) | EP3203631A1 (ja) |
| JP (1) | JP6662072B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11043918B2 (en) | 2018-10-02 | 2021-06-22 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
| JP7387855B1 (ja) | 2022-11-15 | 2023-11-28 | 株式会社フジクラ | 電力増幅装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112106293B (zh) * | 2018-05-17 | 2024-01-02 | 株式会社村田制作所 | 放大电路 |
| CN114499425A (zh) * | 2022-01-10 | 2022-05-13 | 电子科技大学 | 一种基于中和电容的高稳定性差分共源放大器 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012770A (ja) * | 2003-05-22 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 高周波差動回路、差動増幅器、差動ミキサ、差動発振器、およびそれらを用いた無線回路 |
| US20060229039A1 (en) * | 2005-04-08 | 2006-10-12 | Behzad Arya R | Gain boosting for local oscillation distribution circuitry |
| US20070120603A1 (en) * | 2007-02-09 | 2007-05-31 | Agere Systems Inc. | Techniques for designing wide band low noise amplifiers |
| US20090102571A1 (en) * | 2007-09-21 | 2009-04-23 | Electronics And Telecommunications Research Institute | Cascode amplifier and differential cascode voltage-controlled oscillator using the same |
| US7697915B2 (en) * | 2004-09-10 | 2010-04-13 | Qualcomm Incorporated | Gain boosting RF gain stage with cross-coupled capacitors |
| US20120319782A1 (en) * | 2009-12-15 | 2012-12-20 | Snu R&Db Foundation | Class e power amplifier |
| CN102868377A (zh) * | 2012-09-05 | 2013-01-09 | 江南大学 | 一种基于可控有源电感的全3g cmos差分低噪声放大器 |
| US20140049320A1 (en) * | 2012-08-17 | 2014-02-20 | Cambridge Silicon Radio Limited | Power amplifier circuit |
| JP2014512775A (ja) * | 2011-04-19 | 2014-05-22 | クゥアルコム・インコーポレイテッド | 高められた効率性および出力電力を有するｒｆ電力増幅器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3386019B2 (ja) | 1999-10-27 | 2003-03-10 | 日本電気株式会社 | ミキサ回路 |
| US6255889B1 (en) | 1999-11-09 | 2001-07-03 | Nokia Networks Oy | Mixer using four quadrant multiplier with reactive feedback elements |
| EP1480333A3 (en) | 2003-05-22 | 2006-05-03 | Matsushita Electric Industrial Co., Ltd. | High frequency differential amplifier, differential mixer, differential oscillator and radio circuit using same |
| JP2006254419A (ja) | 2005-02-08 | 2006-09-21 | Sony Corp | 差動増幅器、２段増幅器、及びアナログ／ディジタル変換器 |
| US7256646B2 (en) * | 2005-06-21 | 2007-08-14 | Seiko Epson Corporation | Neutralization techniques for differential low noise amplifiers |
| EP1833162A1 (en) | 2006-03-06 | 2007-09-12 | Seiko Epson Corporation | Low noise amplifiers for low-power impulse radio ultra-wideband receivers |
| US8294515B1 (en) * | 2011-05-19 | 2012-10-23 | Renesas Mobile Corporation | Amplifier |
| US8576007B2 (en) | 2011-09-09 | 2013-11-05 | Texas Instruments Incorporated | High speed amplifier |
| US9413309B1 (en) | 2015-03-25 | 2016-08-09 | Analog Devices Global | Apparatus and methods for a cascode amplifier topology for millimeter-wave power application |
-
2016
- 2016-02-04 JP JP2016020297A patent/JP6662072B2/ja active Active
-
2017
- 2017-01-30 US US15/419,516 patent/US10020780B2/en active Active
- 2017-02-01 EP EP17154161.8A patent/EP3203631A1/en not_active Withdrawn
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012770A (ja) * | 2003-05-22 | 2005-01-13 | Matsushita Electric Ind Co Ltd | 高周波差動回路、差動増幅器、差動ミキサ、差動発振器、およびそれらを用いた無線回路 |
| US7697915B2 (en) * | 2004-09-10 | 2010-04-13 | Qualcomm Incorporated | Gain boosting RF gain stage with cross-coupled capacitors |
| US20060229039A1 (en) * | 2005-04-08 | 2006-10-12 | Behzad Arya R | Gain boosting for local oscillation distribution circuitry |
| US20070120603A1 (en) * | 2007-02-09 | 2007-05-31 | Agere Systems Inc. | Techniques for designing wide band low noise amplifiers |
| US20090102571A1 (en) * | 2007-09-21 | 2009-04-23 | Electronics And Telecommunications Research Institute | Cascode amplifier and differential cascode voltage-controlled oscillator using the same |
| US20120319782A1 (en) * | 2009-12-15 | 2012-12-20 | Snu R&Db Foundation | Class e power amplifier |
| JP2014512775A (ja) * | 2011-04-19 | 2014-05-22 | クゥアルコム・インコーポレイテッド | 高められた効率性および出力電力を有するｒｆ電力増幅器 |
| US20140049320A1 (en) * | 2012-08-17 | 2014-02-20 | Cambridge Silicon Radio Limited | Power amplifier circuit |
| CN102868377A (zh) * | 2012-09-05 | 2013-01-09 | 江南大学 | 一种基于可控有源电感的全3g cmos差分低噪声放大器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11043918B2 (en) | 2018-10-02 | 2021-06-22 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
| US11558014B2 (en) | 2018-10-02 | 2023-01-17 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
| US11757411B2 (en) | 2018-10-02 | 2023-09-12 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
| JP7387855B1 (ja) | 2022-11-15 | 2023-11-28 | 株式会社フジクラ | 電力増幅装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10020780B2 (en) | 2018-07-10 |
| JP6662072B2 (ja) | 2020-03-11 |
| EP3203631A1 (en) | 2017-08-09 |
| US20170230008A1 (en) | 2017-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8212615B2 (en) | Variable-gain amplifier circuit and wireless communication device integrated circuit equipped therewith | |
| US10924063B2 (en) | Coupling a bias circuit to an amplifier using an adaptive coupling arrangement | |
| JP6662072B2 (ja) | 増幅器 | |
| CN110635771A (zh) | 功率放大电路 | |
| US7405626B2 (en) | Distributed amplifier having a variable terminal resistance | |
| CN111277232B (zh) | 一种基于改进型tia的超宽带放大器单元电路 | |
| JP2014175675A (ja) | 高周波増幅回路、無線通信装置、及び高周波増幅回路の制御方法 | |
| US9374046B2 (en) | Current amplifier and transmitter using the same | |
| US9331639B2 (en) | Power amplification circuit and power amplification module | |
| US9019015B2 (en) | Wideband and reconfigurable Doherty based amplifier | |
| CN113572433B (zh) | 射频差分放大电路和射频模组 | |
| CN214380823U (zh) | 一种功率放大器电路 | |
| JPWO2019215849A1 (ja) | 分布型増幅器 | |
| JP2015170957A (ja) | 増幅回路 | |
| JP2007158380A (ja) | 可変利得増幅器 | |
| JP5205403B2 (ja) | 半導体集積回路装置 | |
| KR102564031B1 (ko) | 저잡음 증폭기 | |
| JP5484206B2 (ja) | 差動増幅回路 | |
| JP2014220672A (ja) | 双方向増幅器 | |
| KR102479977B1 (ko) | 고주파 발진기 | |
| KR102487060B1 (ko) | 소형 광대역 증폭기 회로 | |
| JP2007235524A (ja) | 可変利得増幅回路 | |
| US20200295791A1 (en) | Signal processing device | |
| US9755586B2 (en) | Radiofrequency power limiter, and associated radiofrequency emitter and/or receiver chain and low-noise amplifying stage | |
| CN116979906A (zh) | 通过使用交叉耦合组件的偏置控制使差分射频功率放大器线性化 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6662072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |