CN111277232B

CN111277232B - 一种基于改进型tia的超宽带放大器单元电路

Info

Publication number: CN111277232B
Application number: CN202010152026.3A
Authority: CN
Inventors: 李连鸣; 何龙; 吴旭; 牛晓康; 付宇鹏
Original assignee: Southeast University; Network Communication and Security Zijinshan Laboratory
Current assignee: Southeast University; Network Communication and Security Zijinshan Laboratory
Priority date: 2020-03-06
Filing date: 2020-03-06
Publication date: 2020-12-01
Anticipated expiration: 2040-03-06
Also published as: CN111277232A

Abstract

本发明公开了一种基于改进型TIA的超宽带放大器单元电路，包括：第一部分电路、第二部分电路和第三部分电路。本发明可有效利用电流复用技术减小功耗；有效提高带宽并避免大面积电感的使用，大大减小芯片面积和成本；有效提高放大器的线性度；有效解决带宽的一致性和增益之间的矛盾；有效提高共模抑制比，降低共模噪声的影响。

Description

一种基于改进型TIA的超宽带放大器单元电路

技术领域

本发明涉及模拟集成电路设计技术领域，尤其是一种基于改进型TIA的超宽带放大器单元电路。

背景技术

在无线通信技术需求的推动下，应用于高数据传输速率的毫米波通信系统中的收发机快速发展，但是在毫米波信号传输过程中，受自由空间传输损耗的影响，发射机发射的信号功率最终到达接收机端时变化较大，大大超出基带电路所能处理的信号幅度范围。因此为了使基带电路获得最优幅度的信号，减小误码率，必须在接收机中采用可变增益放大器进行增益调节，其性能也直接决定了整个接收机系统性能。而作为可变增益放大器的关键组成部分，超宽带放大器单元电路成为接收机设计中的重点和难点。

目前在超宽带放大器设计中面临的主要挑战是如何在低功耗下有效提高放大器的增益、带宽、线性度以及噪声性能，另外，对于应用于可变增益放大器中的超宽带放大器单元电路而言，其还应在增益调节的同时保证带宽不变。

发明内容

本发明所要解决的技术问题在于，提供一种基于改进型TIA的超宽带放大器单元电路，可有效利用电流复用技术减小功耗；有效提高带宽并避免大面积电感的使用，大大减小芯片面积和成本；有效提高放大器的线性度；有效解决带宽的一致性和增益之间的矛盾；有效提高共模抑制比，降低共模噪声的影响。

为解决上述技术问题，本发明提供一种基于改进型TIA的超宽带放大器单元电路，包括：第一部分电路100、第二部分电路200和第三部分电路300；第一部分电路100和第二部分电路200的差分输入端相连，并作为整个放大器的输入端；第二部分电路200的输出端与第三部分电路300的输入端直接相连；第一部分电路100是用于中和放大器输入电容的独立于主放大器之外的负电容发生器；第二部分电路200是将输入电压信号转换成电流信号的跨导级放大器；第三部分电路300是将电流信号转换成电压信号并输出的改进型跨阻放大器。

优选的，第一部分电路100包括第一差分放大器、第一差分输入信号和中和电容；第一差分放大器包括第十一晶体管M₁₁、第十二晶体管M₁₂、第一电阻R₁和第二电阻R₂，其中第十一晶体管M₁₁和第十二晶体管M₁₂的源极连接后通过第二电流源I₂接地，第十一晶体管M₁₁和第十二晶体管M₁₂的漏极分别通过第一电阻R₁和第二电阻R₂连接电源Vcc；中和电容包括第一电容C_n1和第二电容C_n2,，第十一晶体管M₁₁的栅极通过第一电容C_n1与第十二晶体管M₁₂的漏极连接，第十二晶体管M₁₂的栅极通过第二电容C_n2与第十一晶体管M₁₁的漏极连接，第十一晶体管M₁₁和第十二M₁₂的栅极分别连接差分输入信号V_in和V_ip。

优选的，第十一晶体管M₁₁和第十二晶体管M₁₂为N型晶体管。

优选的，第二部分电路200包括第二差分放大器和第二差分输入信号，第二差分放大器包括第一晶体管M₁、第二晶体管M₂、第三晶体管M₃和第四晶体管M₄，第一晶体管M₁和第二晶体管M₂的源极连接后经第一电流源I₁接地，第一晶体管M₁和第二晶体管M₂的栅极分别接差分输入电压V_ip和V_in，第一晶体管M₁和第二晶体管M₂的漏极分别连接第三晶体管M₃和第四晶体管M₄的漏极，连接点分别为节点A和节点B；第三晶体管M₃和第四晶体管M₄的栅极均接电压V_p，第三晶体管M₃和第四晶体管M₄的源极均接电源Vcc。

优选的，第一晶体管M₁和第二晶体管M₂为N型晶体管，第三晶体管M₃和第四M₄为P型晶体管。

优选的，第三部分电路300包括两个反相器结构、两个反馈电阻、两个自偏置尾电流源和第三差分输出信号；第一反相器结构包括第五晶体管M₅和第九晶体管M₉，第二反相器结构包括第六晶体管M₆和第十晶体管M₁₀，第一自偏置尾电流源包括第七晶体管M₇和第一偏置电阻R_b1，第二自偏置尾电流源包括第八晶体管M₈和第二偏置电阻R_b2；第五晶体管M₅和第九晶体管M₉的栅极均连接节点A，第六晶体管M₆和第十晶体管M₁₀的栅极均连接节点B，第五晶体管M₅的漏极和第六晶体管M₆的漏极之间串联连接第一偏置电阻R_b1和第二偏置电阻R_b2，其连接点与第七晶体管M₇和第八晶体管M₈的栅极连接；第五晶体管M₅和第六晶体管M₆的源极连接，且同时与第七晶体管M₇和第八晶体管M₈的漏极连接；第七晶体管M₇的源极和第八晶体管M₈的源极均与地连接；第五晶体管M₅和第九晶体管M₉的漏极、第六晶体管M₆和第十晶体管M₁₀的漏极分别与差分输出端V_op和V_on连接，第九晶体管M₉和第十晶体管M₁₀的源极接电源Vcc，节点A和B分别通过第一反馈电阻R_f1和第二反馈电阻R_f2连接输出端V_op和V_on。

优选的，第五晶体管M₅、第六晶体管M₆、第七晶体管M₇和第八晶体管M₈为N型晶体管，第九晶体管M₉和第十晶体管M₁₀为P型晶体管。

本发明的有益效果为：首先通过采用基于反相器结构的电流复用技术减小跨阻级功耗同时获得较大的输入跨导，从而提高整个电路的带宽和线性度；其次通过在跨阻级放大器中增加带有电阻自偏置的尾电流源，在不影响带宽的情况下大大提高了传统反相器结构的共模抑制比，增加对共模噪声的抑制能力；最后通过采用独立的中和电容减小单元电路输入端的寄生电容，既使得该单元电路在级联情况下依然具有优异的宽带特性，又避免了用于可变增益放大器中时，增益的变化对电容中和效果的影响，保证了不同增益下带宽的一致性。

附图说明

图1(a)为本发明基于改进型TIA的超宽带放大器单元电路示意图。

图1(b)为本发明基于改进型TIA的超宽带放大器单元电路原理示意图。

图2(a)为本发明提出的单元电路的增益幅频特性曲线示意图。

图2(b)为本发明有无自偏置尾电流源时跨阻级放大器共模抑制比的幅频特性曲线对比示意图。

具体实施方式

如图1(a)所示，一种基于改进型TIA的超宽带放大器单元电路，包括三部分电路：第一部分电路100是用于中和放大器输入电容的独立于主放大器之外的负电容发生器，该电路可有效减小输入对地电容，在级联应用中有效提高带宽；第二部分电路200是将输入电压信号转换成电流信号的跨导级放大器；第三部分电路300是将电流信号转换成电压信号并输出的改进型跨阻放大器，该电路采用基于反相器的改进型TIA，有效增加跨导、带宽、线性度、共模抑制比并降低功耗。第一部分电路100和第二部分电路200的差分输入端相连，并作为整个放大器的输入端。

如图1(b)所示，本发明第一部分负电容发生器包括一个全差分放大器和两个中和电容第一电容C_n1和第二电容C_n2，差分放大器包括N型第十一晶体管M₁₁和第十二晶体管M₁₂、以及两个电阻第一电阻R₁和第二电阻R₂，其中第十一晶体管M₁₁和第十二晶体管M₁₂的源极连接后通过第二电流源I₂接地，第十一晶体管M₁₁和第十二晶体管M₁₂的漏极分别通过第一电阻R₁和第二电阻R₂连接电源Vcc，第十一晶体管M₁₁的栅极通过中和电容第一电容C_n1与第十二晶体管M₁₂的漏极连接，第十二晶体管M₁₂的栅极通过另一中和电容第二电容C_n2与第十一晶体管M₁₁的漏极连接，第十一晶体管M₁₁的栅极连接输入电压V_in，第十二晶体管M₁₂的栅极连接输入电压V_ip。不妨设差分放大器的增益为A_V，则等效到差分输入端V_ip和V_in处的电容大小分别为(1-A_v)·C_n2和(1-A_v)·C_n1，通过设计获得合适的器件参数及增益大小，该电路可以在差分输入端V_ip和V_in处产生所需的负电容，该负电容可有效中和第二部分电路的输入寄生电容，从而提高输入极点频率，并在级联应用中有效提高整体电路的带宽性能。

如图1(b)所示，本发明第二部分跨导级放大器包括N型晶体管第一晶体管M₁和第二晶体管M₂以及P型晶体管第三晶体管M₃和第四晶体管M₄，第一晶体管M₁和第二晶体管M₂的栅极分别连接负电容产生电路的V_ip端和V_in端，第一晶体管M₁的源极和第二晶体管M₂的源极连接后通过第一电流源I₁接地，第一晶体管M₁的漏极与第三晶体管M₃的漏极连接，第二晶体管M₂的漏极和第四晶体管M₄的漏极连接，第三晶体管M₃的源极和第四晶体管M₄的源极均与电源Vcc相连，第三晶体管M₃的栅极和第四晶体管M₄的栅极均与PMOS晶体管偏置电压V_p相连。第一晶体管M₁和第二晶体管M₂的主要作用是将输入电压信号转换为电流信号，第三晶体管M₃和第四晶体管M₄的主要作用是导流，避免跨导级的电流在第三部分电路中的反馈电阻上产生电压差，从而有效降低电源电压和功耗。

如图1(b)所示，本发明第三部分基于反相器结构的跨阻放大器包括N型晶体管M₅～M₈、P型晶体管M₉～M₁₀，两个反馈电阻第一反馈电阻R_f1和第二反馈电阻R_f2和两个偏置电阻第一偏置电阻R_b1和第二偏置电阻R_b2。第五晶体管M₅和第九晶体管M₉的栅极均连接跨导级的第一晶体管M₁和第三晶体管M₃的连接点A，第六晶体管M₆和第十晶体管M₁₀的栅极均连接跨导级的第二晶体管M₂和第四晶体管M₄的连接点B，第五晶体管M₅的漏极和第六晶体管M₆的漏极之间通过两个偏置电阻相连，第一偏置电阻R_b1和第二偏置电阻R_b2的连接点与第七晶体管M₇和第八晶体管M₈的栅极连接；第五晶体管M₅和第六晶体管M₆的源极相连，且同时与第七晶体管M₇和第八晶体管M₈的漏极连接；第七晶体管M₇的源极和第八晶体管M₈的源极均与地连接；第五晶体管M₅和第九晶体管M₉的漏极、第六晶体管M₆和第十晶体管M₁₀的漏极分别与电路的输出端V_op和V_on连接，第九晶体管M₉和第十晶体管M₁₀的源极接电源Vcc；节点A和B分别通过第一反馈电阻R_f1和第二反馈电阻R_f2连接输出端V_op和V_on；，从而形成电压并联负反馈并大大减小输入端和输出端的小信号等效阻抗，进而有效提高极点频率，增加带宽。另外由理论分析可知，该等效阻抗与输入跨导成反比，输入跨导越大，带宽越宽。因此该结构将第五晶体管M₅和第六晶体管M₆、第九晶体管M₉和第十晶体管M₁₀同时作为跨阻级差分输入管，有效实现电流复用，即增加了输入跨导、带宽和线性度，又降低了功耗，同时还提高噪声性能。但是该结构的缺点是其差模增益和共模增益相同，导致该部分电路对共模噪声毫无抑制能力，为此本发明在该结构中增加由第七晶体管M₇、第八晶体管M₈和第一偏置电阻R_b1、第二偏置电阻R_b2组成的自偏置尾电流源。对于差模通路而言，第七晶体管M₇、第八晶体管M₈的漏极以及第一偏置电阻R_b1、第二偏置电阻R_b2的中间节点均等效为虚地点，而且由于第一偏置电阻R_b1、第二偏置电阻R_b2的引入，第七晶体管M₇、第八晶体管M₈栅极寄生电容对输出节点的影响可以忽略，因此该自偏置尾电流源对差模增益和带宽无影响；对于共模通路而言，由于自偏置尾电流源的存在而引入了负反馈回路，该负反馈大大减小了输出节点的小信号等效阻抗，从而有效减小共模增益，据推导可知共模增益可减小的倍数相当于第一反馈电阻R_f1和第九晶体管M₉的跨导之积，从而大大提高共模抑制比。

图2(a)所示为本发明提出的单元电路的增益幅频特性曲线。该数据是通过仿真实验获得，从图中可以看出该电路可实现21.6dB的增益，3dB带宽高达7.3GHz。如果应用在可变增益放大器中，可通过改变跨导级跨导从而获得不同的增益，从图中可以看出在不同增益下，该单元电路带宽保持恒定不变。

图2(b)所示为采用本发明中自偏置尾电流源实施的跨阻级放大器的共模抑制比和不采用自偏置尾电流源的跨阻级放大器的共模抑制比的幅频特性曲线。该数据是通过仿真实验获得，从图中可以看出加入自偏置尾电流后，跨阻级放大器的共模抑制比可有效提高16dB以上，大大增加了跨阻级放大器的共模噪声抑制能力。

Claims

1.一种基于改进型TIA的超宽带放大器单元电路，其特征在于，包括：第一部分电路(100)、第二部分电路(200)和第三部分电路(300)；第一部分电路(100)的差分输入端和第二部分电路(200)的差分输入端相连，并作为整个放大器的输入端；第二部分电路(200)的输出端与第三部分电路(300)的输入端直接相连；第一部分电路(100)是用于中和放大器输入电容的独立于主放大器之外的负电容发生器；第二部分电路(200)是将输入电压信号转换成电流信号的跨导级放大器；第三部分电路(300)是将电流信号转换成电压信号并输出的改进型跨阻放大器；

第二部分电路(200)包括第二差分放大器和第二差分输入信号，第二差分放大器包括第一晶体管M₁、第二晶体管M₂、第三晶体管M₃和第四晶体管M₄，第一晶体管M₁和第二晶体管M₂的源极连接后经第一电流源I₁接地，第一晶体管M₁和第二晶体管M₂的栅极分别接差分输入电压V_ip和V_in，第一晶体管M₁和第二晶体管M₂的漏极分别连接第三晶体管M₃和第四晶体管M₄的漏极，连接点分别为节点A和节点B；第三晶体管M₃和第四晶体管M₄的栅极均接电压V_p，第三晶体管M₃和第四晶体管M₄的源极均接电源Vcc；

第三部分电路(300)包括两个反相器结构、两个反馈电阻、两个自偏置尾电流源和第三差分输出信号；第一反相器结构包括第五晶体管M₅和第九晶体管M₉，第二反相器结构包括第六晶体管M₆和第十晶体管M₁₀，第一自偏置尾电流源包括第七晶体管M₇和第一偏置电阻R_b1，第二自偏置尾电流源包括第八晶体管M₈和第二偏置电阻R_b2；第五晶体管M₅和第九晶体管M₉的栅极均连接节点A，第六晶体管M₆和第十晶体管M₁₀的栅极均连接节点B，第五晶体管M₅的漏极和第六晶体管M₆的漏极之间串联连接第一偏置电阻R_b1和第二偏置电阻R_b2，第一偏置电阻R_b1和第二偏置电阻R_b2的连接点与第七晶体管M₇和第八晶体管M₈的栅极连接；第五晶体管M₅和第六晶体管M₆的源极连接，且同时与第七晶体管M₇和第八晶体管M₈的漏极连接；第七晶体管M₇的源极和第八晶体管M₈的源极均与地连接；第五晶体管M₅和第九晶体管M₉的漏极、第六晶体管M₆和第十晶体管M₁₀的漏极分别与差分输出端V_op和V_on连接，第九晶体管M₉和第十晶体管M₁₀的源极接电源Vcc，节点A和B分别通过第一反馈电阻R_f1和第二反馈电阻R_f2连接输出端V_op和V_on。

2.如权利要求1所述的基于改进型TIA的超宽带放大器单元电路，其特征在于，第一部分电路(100)包括第一差分放大器、第一差分输入信号和中和电容；第一差分放大器包括第十一晶体管M₁₁、第十二晶体管M₁₂、第一电阻R₁和第二电阻R₂，其中第十一晶体管M₁₁和第十二晶体管M₁₂的源极连接后通过第二电流源I₂接地，第十一晶体管M₁₁和第十二晶体管M₁₂的漏极分别通过第一电阻R₁和第二电阻R₂连接电源Vcc；中和电容包括第一电容C_n1和第二电容C_n2，第十一晶体管M₁₁的栅极通过第一电容C_n1与第十二晶体管M₁₂的漏极连接，第十二晶体管M₁₂的栅极通过第二电容C_n2与第十一晶体管M₁₁的漏极连接，第十一晶体管M₁₁和第十二M₁₂的栅极分别连接差分输入信号V_in和V_ip。

3.如权利要求2所述的基于改进型TIA的超宽带放大器单元电路，其特征在于，第十一晶体管M₁₁和第十二晶体管M₁₂为N型晶体管。

4.如权利要求1所述的基于改进型TIA的超宽带放大器单元电路，其特征在于，第一晶体管M₁和第二晶体管M₂为N型晶体管，第三晶体管M₃和第四晶体管M₄为P型晶体管。

5.如权利要求1所述的基于改进型TIA的超宽带放大器单元电路，其特征在于，第五晶体管M₅、第六晶体管M₆、第七晶体管M₇和第八晶体管M₈为N型晶体管，第九晶体管M₉和第十晶体管M₁₀为P型晶体管。