CN109951161A - 一种互补型数字可变增益放大器 - Google Patents

Abstract

本发明公开了一种互补型数字可变增益放大器，包括跨导放大器和跨阻放大器，其中跨导放大器由四个结构相同的第一至第四跨导级并联构成，用于将输入电压转化成输出电流，并通过对接入跨导级级数的控制，实现对跨导级的等效跨导值与可变增益放大器增益的控制；所述跨阻放大器，用于将跨导放大器得到的输出电流转化为跨阻放大器的输出电压。所述跨阻放大器包括第一跨阻放大器（A1）、第一电阻（R1）、第二电阻（R2）。本发明通过每一个跨导级跨导值的选取与跨导级个数的选定来确定可变增益放大器的步长与增益可调范围，实现对跨导级放大器跨导值的控制；在相同的增益需求下可节省一半的电流，在实现相同等效增益时可降低功耗。

Description

一种互补型数字可变增益放大器

技术领域

本发明涉及一种互补型数字可变增益放大器，属于可变增益放大器技术领域。

背景技术

在射频接收系统中，需要根据接收到的信号的大小来调整对信号的放大倍数，可变增益放大器是实现该功能的关键模块。根据系统的需要，可变增益放大器考虑增益控制范围、增益控制精度、带宽、线性度、功耗等问题。根据控制放大和实现的不同，可变增益放大器主要分为模拟可变增益放大器（VGA）和数字可变增益放大器（PGA），而由于数字可变增益放大器的增益控制实现方法简单，增益控制精度高，结构简单清晰等原因，逐渐成为主流。

数字可变增益放大器（PGA）较常用的实现方法是通过控制全差分放大器的反馈电阻实现增益的控制，然而反馈系数的改变会影响放大器的闭环增益与带宽，为保证电路在所有增益状态下的稳定，需要牺牲电路的直流增益或者功耗，牺牲直流增益使得电路对后级的驱动能力降低，而增加功耗将不利于低功耗设计的实现。

发明内容

本发明所要解决的技术问题在于，解决传统数字可控放大器通过控制全差分放大器的反馈系数来控制电路增益，但反馈系数的改变会影响全差分放大器的带宽与直流增益，导致功耗增加的问题，提供一种互补型数字可变增益放大器，实现同样的等效增益时可节约了一半的跨导级电流，显著降低功耗，并保证输出跨阻放大器增益与带宽恒定。

本发明具体采用以下技术方案解决上述技术问题：

一种互补型数字可变增益放大器，包括跨导放大器和跨阻放大器，其中跨导放大器由四个结构相同的第一至第四跨导级并联构成，用于将输入电压转化成输出电流，并通过对接入跨导级级数的控制，实现对跨导级的等效跨导值与可变增益放大器增益的控制；所述跨阻放大器，用于将跨导放大器的输出电流转化为跨阻放大器的输出电压。

进一步地，作为本发明的一种优选技术方案：所述跨阻放大器包括第一跨阻放大器、第一电阻、第二电阻，其中第一电阻的正端连接第一跨阻放大器的正输入端，第一电阻的负端连接第一跨阻放大器的负输出端；所述第二电阻的正端接第一跨阻放大器的负输入端，第二电阻的负端接第一跨阻放大器的负输出端。

进一步地，作为本发明的一种优选技术方案：所述第一跨导级包括第一PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第五NMOS管、第六NMOS管；PMOS管的偏置电压Vbp连接第一PMOS管的栅极，及第一PMOS管的源极接电源VDD，第一PMOS管的漏极分别与第五PMOS管的源极、第六PMOS管的源极相连；所述第五PMOS管栅极与第五NMOS管的栅极连接后通过第一开关连接正输入电压，且第五PMOS管的漏极与第五NMOS管的漏极连接后接入第一跨阻放大器的正输入端；所述第六PMOS管的栅极与第六NMOS管的栅极连接后通过第二开关连接负输入电压，且第六PMOS管的漏极与第六NMOS管的漏极连接后接入第一跨阻放大器的负输入端；所述第五NMOS管的源极和第六NMOS管的源极分别与第一NMOS管的漏极连接；所述第一NMOS管的栅极连接NMOS管的偏置电压Vbn，且第一NMOS管的漏极接地。

本发明采用上述技术方案，能产生如下技术效果：

本发明的互补型数字可变增益放大器，通过将跨导级与跨阻级分开，通过控制跨导级等效跨导的方式实现对增益的控制，根据接入的跨导级级数不同，来改变跨导放大器的跨导值gm，通过接入互补型跨导管，在达到相同的跨导值时可降低一半的跨导级电流，通过使用互补型输入跨导管，使得跨导级在得到相同跨导值时可节省一半的功耗，并使输出跨阻级保持恒定的带宽与增益；当需要驱动大的负载时，输出端可同时从跨阻放大器与跨导放大器中抽取电流，驱动能力大。

因此，本发明相对于传统数字可变增益放大器具有带宽恒定、直流工作点稳定，芯片面积小、驱动能力强等特点。

附图说明

图1为本发明的互补型数字可变增益放大器电路图。

图2为本发明可变增益放大器接入不同级数跨导级时电路增益随输入频率变化曲线。

具体实施方式

下面结合说明书附图对本发明的实施方式进行描述。

如图1所示，本发明设计了一种互补型数字可变增益放大器，该可变增益放大器包括跨导放大器和跨阻放大器，其中跨导放大器由四个结构相同的第一、第二、第三、第四跨导级并联构成，用于将输入电压转化成输出电流，并通过对接入跨导级级数的控制，实现对跨导级的等效跨导值与可变增益放大器增益的控制；所述跨阻放大器，用于将跨导放大器得到的输出电流转化为跨阻放大器的输出电压后输出。当改变所选择跨导级接入电路时可改变电路的增益值，实现电路增益数字可控的功能；互补型输入跨导管得到更大的电路等效跨导值，从而降低电路的功耗。

所述跨阻放大器的电路结构如图1所示，主要包括第一跨阻放大器A1、第一电阻R1、第二电阻R2，其中第一电阻R1的正端连接第一跨阻放大器A1的正输入端，第一电阻R1的负端连接第一跨阻放大器A1的负输出端；所述第二电阻R2的正端接第一跨阻放大器A1的负输入端，第二电阻R2的负端接第一跨阻放大器A1的负输出端。

所述第一跨导级的电路结构如图1所示，主要包括第一PMOS管MP1、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第五NMOS管MN5、第六NMOS管MN6；将PMOS管的偏置电压Vbp连接第一PMOS管MP1的栅极，及第一PMOS管MP1的源极接电源VDD，第一PMOS管MP1的漏极分别与第五PMOS管MP5的源极、第六PMOS管MP6的源极相连；所述第五PMOS管MP5栅极与第五NMOS管MN5栅极连接后通过第一开关Ctr1连接正输入电压Vin+，且第五PMOS管MP5的漏极与第五NMOS管MN5的漏极连接后接入第一跨阻放大器A1的正输入端；所述第六PMOS管MP6栅极与第六NMOS管MN6栅极连接后通过第二开关Ctr2连接负输入电压Vin-，且第六PMOS管MP6的漏极与第六NMOS管MN6的漏极连接后接入第一跨阻放大器A1的负输入端；所述第五NMOS管MN5的源极和第六NMOS管MN6的源极分别与第一NMOS管MN1的漏极连接；所述第一NMOS管MN1的栅极连接NMOS管的偏置电压Vbn，且第一NMOS管MN1的漏极接地。

所述第二跨导级的电路结构如图1所示，包括第二、第七、第八PMOS管，第二、第七、第八NMOS管，第三、第四开关，其中第二PMOS管MP2的栅极接PMOS管的偏置电压Vbp，源极连接电源VDD，漏极连接第七PMOS管MP7与第八PMOS管MP8的源极，所述第七PMOS管MP7栅极与第八NMOS管MN8栅极连接后通过第三开关Ctrl3连接正输入电压Vin+，且第七PMOS管MP7的漏极与第七NMOS管MN7的漏极连接后接入第一跨阻放大器A1的正输入端；所述第八PMOS管MP8栅极与第八NMOS管MN8栅极连接后通过第四开关Ctrl4接负输入电压Vin-，且第八PMOS管MP8的漏极与第八NMOS管MN8的漏极连接后接入第一跨阻放大器A1的负输入端。所述第七NMOS管MN7的源极和第八NMOS管MN8的源极分别与第二NMOS管MN2的漏极连接；所述第二NMOS管MN2的栅极连接NMOS管的偏置电压Vbn，且第二NMOS管MN2的漏极接地。

所述第三跨导级的电路结构如图1所示，包括第三、第九、第十PMOS管，第三、第九、第十NMOS管，第五、第六开关，其中第三PMOS管MP3的栅极连接PMOS管的偏置电压Vbp，源极连接电源VDD，其漏连接第九PMOS管MP9的源极与第十PMOS管MP10的源极；所述第九PMOS管MP9栅极与第九NMOS管MN9栅极连接后通过第五开关Ctrl5连接正输入电压Vin+，且第九PMOS管MP9的漏极与第九NMOS管MN9的漏极连接后接入第一跨阻放大器A1的正输入端；所述第十PMOS管MP10的栅极与第十NMOS管MN10的栅极连接后通过第六开关Ctrl6连接负输入电压Vin-，且第十PMOS管MP10的漏极与第十NMOS管MN10的漏极连接后接入第一跨阻放大器A1的负输入端；所述第九NMOS管MN9的源极和第十NMOS管MN10的源极分别与第三NMOS管MN3的漏极连接；所述第三NMOS管MN3的栅极连接NMOS管的偏置电压Vbn，且第三NMOS管MN3的漏极接地。

所述第四跨导级的电路结构如图1所示，包括第四、第十一、第十二PMOS管，第四、第十一、第十二NMOS管，第七、第八开关，其中第四PMOS管MP4的栅极连接PMOS管的偏置电压Vbp，源极连接电源VDD，漏极连接第十一PMOS管MP11的源极与第十二PMOS管MP12的源极；所述第十一PMOS管MP11的栅极与第十一NMOS管MN11的栅极连接后通过第七开关Ctrl7连接正输入电压Vin+，且第十一PMOS管MP11的漏极与第十一NMOS管MN11的漏极连接后接入第一跨阻放大器A1的正输入端；所述第十二PMOS管MP12栅极与第十二NMOS管MN12栅极连接后并通过第八开关Ctrl8连接负输入电压Vin-，且第十二PMOS管MP12的漏极与第十二NMOS管MN12的漏极连接后接入第一跨阻放大器A1的负输入端。所述第十一NMOS管MN11的源极和第十二NMOS管MN12的源极分别与第四NMOS管MN4的漏极连接；所述第四NMOS管MN4的栅极连接NMOS管的偏置电压Vbn，且第四NMOS管MN4的漏极接地。

当第一开关Ctrl1与第二开关Ctrl2接通，第三开关Ctrl3、第四开关Ctrl4第五开关Ctrl5、第六开关Ctrl6、第七开关Ctrl7与第八开关Ctrl8断开时，第一跨导级接入，第二跨导级、第三跨导级与第四跨导级断开，可变增益放大器的增益为最小值，如图2中0dB增益曲线所示；当第一开关Ctrl1、第二开关Ctrl2、第三开关Ctrl3与第四开关Ctrl4接通，第五开关Ctrl5、第六开关Ctrl6、第七开关Ctrl7与第八开关Ctrl8断开时，第一跨导级、第二跨导级接入，第三跨导级与第四跨导级断开，可变增益放大器的增益为最小值，如图2中2dB增益曲线所示；当第一开关Ctrl1、第二开关Ctrl2、第三开关Ctrl3、第四开关Ctrl4、第五开关Ctrl5与第六开关Ctrl6接通，第七开关Ctrl7与第八开关Ctrl8断开时，第一跨导级、第二跨导级与第三跨导级接入，第四跨导级断开，可变增益放大器的增益为最小值，如图2中4dB增益曲线所示；当第一开关Ctrl1、第二开关Ctrl2、第三开关Ctrl3、第四开关Ctrl4、第五开关Ctrl5、第六开关Ctrl6、第七开关Ctrl7与第八开关Ctrl8接通时，第一跨导级、第二跨导级、第三跨导级与第四跨导级接入，可变增益放大器的增益为最小值，如图2中6dB增益曲线所示。由此，可通过改变各个跨导级的跨导值与跨导级的级数来改变可控增益放大器的步长与增益控制范围。

综上，本发明的互补型数字可变增益放大器，将跨导级与跨阻级分开，通过每一个跨导级跨导值的选取与跨导级个数的选定来确定可变增益放大器的步长与增益可调范围，输入级跨导控制网络负责控制接入跨导放大器的电流与跨导管尺寸，实现对跨导级放大器跨导值gm的控制；互补型输入跨导管提供更高的跨导增益，在相同的增益需求下可节省一半的电流，而不影响输出跨阻级的直流增益与带宽，互补型跨导管使得在实现相同等效增益时可降低功耗。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (3)

1.一种互补型数字可变增益放大器，其特征在于，包括跨导放大器和跨阻放大器，其中跨导放大器由四个结构相同的第一至第四跨导级并联构成，用于将输入电压转化成输出电流，并通过对接入跨导级级数的控制，实现对跨导级的等效跨导值与可变增益放大器增益的控制；所述跨阻放大器，用于将跨导放大器的输出电流转化为跨阻放大器的输出电压。

2.根据权利要求1所述互补型数字可变增益放大器，其特征在于：所述跨阻放大器包括第一跨阻放大器（A1）、第一电阻（R1）、第二电阻（R2），其中第一电阻（R1）的正端连接第一跨阻放大器（A1）的正输入端，第一电阻（R1）的负端连接第一跨阻放大器（A1）的负输出端；所述第二电阻（R2）的正端接第一跨阻放大器（A1）的负输入端，第二电阻（R2）的负端接第一跨阻放大器（A1）的负输出端。

3.根据权利要求1所述互补型数字可变增益放大器，其特征在于：所述第一跨导级包括第一PMOS管（MP1）、第五PMOS管（MP5）、第六PMOS管（MP6）、第一NMOS管（MN1）、第五NMOS管（MN5）、第六NMOS管（MN6）；将PMOS管的偏置电压Vbp连接第一PMOS管（MP1）的栅极，及第一PMOS管（MP1）的源极接电源VDD，第一PMOS管（MP1）的漏极分别与第五PMOS管（MP5）的源极、第六PMOS管（MP6）的源极相连；所述第五PMOS管（MP5）的栅极与第五NMOS管（MN5）的栅极连接后通过第一开关（Ctr1）连接正输入电压（Vin+），且第五PMOS管（MP5）的漏极与第五NMOS管（MN5）的漏极连接后接入第一跨阻放大器（A1）的正输入端；所述第六PMOS管（MP6）的栅极与第六NMOS管（MN6）的栅极连接后通过第二开关（Ctr2）连接负输入电压（Vin-），且第六PMOS管（MP6）的漏极与第六NMOS管（MN6）的漏极连接后接入第一跨阻放大器（A1）的负输入端；所述第五NMOS管（MN5）的源极和第六NMOS管（MN6）的源极分别与第一NMOS管（MN1）的漏极连接；所述第一NMOS管（MN1）的栅极连接NMOS管的偏置电压Vbn，且第一NMOS管（MN1）的漏极接地。