JPH02279013A - アイソレータ回路からなる集積半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は少なくとも１つの電界効果トランジスタを含む
アクティブアイソレータ回路からなる集積半導体装置に
係る。

本発明は、ミキサのインピーダンス変化から局部発振器
をアイソレートすることが必要である衛星用アンテナフ
ロントエンドのようなマイクロ波周波数システムの実現
に適用される。本発明はマイクロ波サーキュレータの実
現にも適用される。

アイソレータ回路は１９８７年７月の米国特許筒４．６
７９，０１０号及びアイ、ジェー、バールによる１９８
８年のＩＥＥＥ、　８１丁−Ｓダイジェスト、　１０１
１〜１０１４頁の「６ボートのアクティブサーキュレー
タの設計」という題の出版物で知られている。これらの
文献は３つのアイソレータ回路と３つのカプラーにより
構成されたアクティブサーキュレータ回路を示している
。

特に上記文献は多くのマイクロ波回路において、アイソ
レータ又はサーキュレータのような非往復部品はシステ
ムの種々のブロック間での相互作用を避けるのに有用で
あることを指摘している。従来のマイクロ波システムで
は、フェライト部材はかかる部品を実現するのに用いら
れた。現在、これらの部品はフェライトディスクと永久
磁石を加えることによりＧａＡｓ基板上に実現されつる
。しかし、この技術は部品の非常に大きい寸法とかなり
の重さを生じ、モノリシックマイクロ波集積回路技術の
両立性がない。従って、上記特許及び出版物は完全な集
積化可能なアクティブサーキュレータを提案する。この
目的の為、上記の出版物では、サーキュレータを実現す
るに必要なアイソレータ回路は、７ｄＢの利得で１から
１ＱＧＨ２の間で動作する４つのセルと、リターン損失
と１２ｄＢと２０ｄＢの夫々を越えるアイソレーション
を有するモノリシック分布増幅器により構成される。か
かる増幅器は０．５ｘ　１５０μｍのゲートを有する４
つの電界効果トランジスタを用い、そして約６０ｎＷを
消費する。これらのアイソレータ回路の完全な記述は、
ヤルシン、アヤスリ、他によるマイクロ波理論と技術の
ＩＥＥＥ会報のＮＴＴ−３０巻、第７号、１９８２年７
月、　　９７０−９８１頁の「モノリシックＧａＡｓ１
−１３ＧＨ２進行波増幅器」という題の出版物にある。

この従来のアイソレータ回路は下記の種々の欠点を示す
ニ ーこの回路により実現された１　２−ｄＢリターン損失
と２Ｏ−ｄＢアイソレーションは上記の考えられた適用
には十分ではない、 −この回路を形成する４つのトランジスタの使用は６０
ｍＷの大きな電力消費を起こす。

−占有された面は、集積回路で使用されるには欠点とな
る大きさ（２１１＋１２）である、機能は技術的パラメ
ータに敏感である。

これに対し、上記特許のアイソレータ回路は異なる。

上記の特許では、アイソレータ回路は入力での共通ゲー
トＦＥＴと出力での共通ドレーンＦＥＴの出力とからな
る。ＦＥＴの寸法は５０オームに良い適合を得るよう最
適化される。

この特許から知られたアイソレータは更に伝送ラインと
接地間に接続された直列Ｌ−Ｃ回路を含み、その機能は
アイソレータを平衡することである。第１のトランジス
タは高周波数に対して構成された増幅器として作動する
。回路は２つの方向のいずれか１つに低周波数を阻止す
るよう設けられる。

この上記の特許は、第２のトランジスタが出力端子に入
り、逆の入・出力方向に伝搬する反射信号が２５ｄＢの
減衰を有する程度に示し、ゲート−ソースインピーダン
スを示すことを指摘している。

実際、当業者は、トランジスタのゲート−ソースキャパ
シタンスがそのゲート−ドレーンキャパシタンスより約
１０倍小さいことを知っている。

従って、上記特許で開示された機能は全く過大評価され
ているように思われる。

ツネノ、トクミツによる、ＧａＡｓ　ＩＣシンポジウム
ＩＥＥＥ　、１９８８年、２７３−２７６頁の「アクテ
ィブアイソレータ、コンバイナー、デイバイダー、と小
型化された機能ブロックのようなＭＡＧＩＣ−Ｔ　Ｊと
いう題の別な出版物は同じアイソレータ回路を示す。

この出版物では、アイソレーションが、同じ周波数で１
５４ｄＢの入力リターン損失で１００Ｈ７で単の２０ｄ
Ｂであることが記述されている。

この機能は本発明で考えた適用には不十分である。

他方、特許や上記出版物の後者で知られるアイソレータ
回路は４つの誘導性インピーダンスからなるが、これら
は回路に大きな面を必要とする各素子であり、かくて、
集積回路への適用に出来るだけ避けられるべきである。

本発明の目的は、広域周波数帯に立って従来の回路より
良いアイソレーションと共に良い適合を得るようにし、
技術的パラメータに非常に敏感でなく、低電力消費を有
する非常に単純なコンパクト回路によりこれを達成する
アクティブアイソレータ回路を提供することにある。

これらの目的は冒頭に述べた如き装置により達成され、
更にアイソレータ回路は逆の意味で用いられた負帰還増
幅器を含むことを特徴とする。

これらの状況下で、本発明によるアイソレータは上記の
出版物や特許から知られる伝送ライン増幅器よりさらに
単純である。

一例では、本発明による装置は、この増幅器がドレーン
が入力信号を受け、ゲートが出力信号を生ずる共通ソー
ス電界効果トランジスタからなる段と、ゲートとドレー
ンの間に接続された負帰還回路とよりなることを特徴と
する。

かくて、本発明による回路は、電界効果トランジスタに
よる技術、例えば■−■コンパウンド又はシリコンが用
いられる技術で実現されつる利点がある。

■−■コンパウンドを用いる技術において、得られた作
動周波数は非常に高い。

以下図面と共に本発明による実施例を説明する。

第１ａ図に示される如く、本発明による絶縁回路はソー
スＳ１ゲートＧ及びドレーンＤを有する電界効果形トラ
ンジスタＴ１からなる。アインレ−夕回路を実現させる
為、この電界効果形トランジスタは逆の意味で用いられ
た負帰還増幅器として配置される。

との目的の為、抵抗器ＲＦを含む負帰還分岐はこのトラ
ンジスタＴ１のゲートとドレーンの間に入れられる。入
力信号ＶＥはそのソースとそのドレーンの間に印加され
、出力信号Ｖｓはそのソースとドレーン間から取り出さ
れる。前の回路の出力インピーダンスはトランジスタＴ
１のドレーンとソース間に接続された抵抗ＲＥにより象
徴的に示される。後の回路の入力インピーダンスはトラ
ンジスタＴ＋のゲートとソース間に接続された抵抗Ｒｓ
により象徴的に示される。かくて、負帰還コンダクタン
スは０Ｆ＝１／ＲＦであり；入力コンダクタンスはＱＥ
＝１／ＲＥであり；出力コンダクタンスはＱｓ−１／Ｒ
ｓである。

第１ｂ図の回路は第１ａ図のアイソレータの等価回路図
であり、ここでｇｍはトランジスタＴ１の相互コンダク
タンスを示し、Ｑｏはそのドレーンコンダクタンスを示
し、ＲＦは負の帰還分岐の抵抗でもあり、ＣＧＳはトラ
ンジスタＴ＋のゲート−ソースキャパシタンスである。

これらの状況下で、本発明によるアイソレータ回路の利
得はテーブルＩの式（１）で与えられる。このアイソレ
ータの入力コンダクタンスは式０により与えられたＹε
である。これらの式で、ωはアイソレータ回路の入力に
印加された周波数Ｆの信号ＶＥの角周波数である。

下記の表■で、出力電圧に対する入力電圧の比により示
されたアイソレーションは式■により与えられ、アイソ
レータの出力コンダクタンスは式（Ａ）により与えられ
るＹｓである。

式（４）で、用語ＪωＣＧＳは周波数と共に増大する小
さなサセプタンスであり、非常に高い周波数で制限を与
える。

本発明によると、負帰還コンダクタンスＱｐがトランジ
スタＴ＋の相互コンダクタンスｇｍと等しくなることは
必要である。これらの状況下で、絶縁を示す用語は零に
なり、これは逆の意味の回路の利得が零になることを意
味する。

他方、本発明によるアイソレータ回路は所定の基準イン
ピーダンスＲｏに前や後の回路を適合させることからな
ることが望まれる。この結果を得る為、電界効果形トラ
ンジスタＴＩの特徴はその相互コンダクタンスｇＴ１１
とそのドレーンコンダクタンスＱｏの合計が所定のイン
ピーダンスＲ０の逆に等しくなるよう選ばれる。

これらの状況は表■の式■と（８）により再現される。

この結果は、本発明によるアイソレータ回路の入力イン
ピーダンスは表■の式ので示され、その出力インピーダ
ンスは式■で示される。

基準インピーダンスＲｏが５０Ωになるよう選ばれる場
合、アイソレータ利ＷＶｓ／Ｖεは１／２（表■の式１
ｂｉｓ）と等しくなり、そしてアイソレーションＶＥ／
ＶＳはＯ（表■の式３ｂｉＳ）に等しくなる。

本発明の実施例では、負の帰還分岐はトランジシスタＴ
１のゲートとドレーンの間に配置された１つの抵抗ｉＲ
Ｆからなる。基準インピーダンスＲ０が５００になるよ
う選ばれる場合、かくてトランジシスタの大きさはｇｍ
＋（］ｏ＝２０ｍｓであるよう選ばれる。

これらの状況下で、入力コンダクタンスＹＥ＝２０１Ｓ
で、出力コンダクタンスＹｓは２０１ＩＩＳプラス上記
の如き小さなサセプタンスに等しい。

第２図に示される如く、本発明によるアイソレータ回路
は高周波数で用いられるべき特に適切な方法である。こ
れらの高周波数で、遅延は、トランジスタＴ１のゲート
下の電子の移動時間により、又トランジスタのアクセス
と固有抵抗により生成された時定数により、更にゲート
−シースキャパシタンスによっても現われる。高周波数
でのこれらの遅延を補償する為、負帰還分岐は抵抗器Ｒ
Ｆと直列に接続された伝送線ＬＦよりなる。この伝送線
は望ましくはマイクロストリップラインである。第２図
に示された本発明による回路の実施例では、トランジス
タＴ１のゲートは、トランジスタＴ１の相互コンダクタ
ンスｇｍの値を調整自在にし、用いられ゛た方法により
その特徴の分散の効果を補償するバイアス手段からなる
。これらのバイアス手段は、抵抗器ＲＰＩを介してゲー
トに印加された負の直流バイアス電圧ｖＧ１を有する。

他方、第２図に示された本発明による回路が用いられる
際、回路機能がアクティブ負荷をトランジスタＴ１に与
えることにより有利に改良されうることが確立される。

この目的の為、トランジスタＴ２はトランジスタＴ＋の
直流供給電圧ｖＤＯとドレーンの間に挿入される。加え
て、トランジスタＴ２のゲートは正のバイアス電圧ＶＧ
２により抵抗器ＲＰ２を介してバイアスされる。随時に
、コンデンサＣ２は負荷トランジスタ■２のゲートをア
イソレータ回路のトランジスタＴ１のドレーンに接続す
る。最後に、減結合コンデンサＣ１は、ゲートと抵抗器
ＲＰ１の接続点と負帰還分岐が接続される点ＳＴ、すな
わち出力電圧Ｖｓが取り出される点との間に挿入される
。

実施例で、第２図に示す回路は表■の素子により実現さ
れるアイソレータ用の基準インピーダンスはＲ，−５０
０であり、アイソレータのトランジスタＴ１と負荷のト
ランジスタＴ２はガリウムひ素（ＧａＡｓ）により実現
されたＨＥＳＦＥＴである。アイソレータ回路ＦのＧａ
Ａｓ基板の厚さは１００μｍである。トランジスタＴ１
のソースは、略０．０３ｎＨのインンダクタンスに等し
い接続誘導性インピーダンスＬｓを実現する金属開口部
により接地により接続される。他の素子は表■で示され
る。ラインの長さの計算の為、表Ｉに示された弐ｅ）を
考慮する。この表にこの式を実現する素子も示されてい
る。

回路の機能は第３図から第５図に示される。

第３ａ図に第３ｂ図は、２．８ｐｓの移動時間ｙ用のＧ
Ｈ２の周波数に対してプロットされた回路のパラメータ
８２１　、８１２　、　Ｓ２２及びＳｏをｄＢで示す。

曲線から、アイソレーションは３０ｄＢより良く、入力
リターン減衰量は１−１３０Ｈ２の周波数帯で２０ｄＢ
より良いことが引き出される。かくて、得られた機能は
、従来技術として述べた回路よっつ明らかに良い。

加えて、本発明による回路は、単一リアクティブ素子に
より実現されるのでよりコンパクトである。たった１つ
の上記実施例の１００μｍの厚さを有するトランジスタ
が用いられるので、電力消費は小さい。さらに、回路の
機能はトランジスタの相互コンダクタンスＱｒｎに敏感
でなく、後者はトランジスタＴ＋のゲートバイアスＶＧ
１に影響することにより調整されつる。これは用いられ
た方法によりトランジスタＴ１の特徴の分散の効果を補
償させる。

第４ａ図と第４ｂ図は３．５ｐｓの移動時間τ用にこれ
らの同じパラメータを示し、第５Ａ図と第５ｂ図は２．
１ｐｓの移動時間τ用のパラメータを示す。

かくて、第４図と第５図は、電子の移動時間が第３図の
元の値に関して２５％長いか又は２５％短かい状況下の
アイソレータの機能を示す。回路の応答は変化したが機
能は低下しないこと、すなわち、アイソレーションは３
０ｄＢのより常に良く、入力リターン減衰量が１〜１３
０Ｈ２の周波数帯の２０ｄＢより常に良いことが分かっ
た。

活性負荷が回路の欠損を減少するように選ばれ、この装
置がアイソレーションを決定したことを予期以上に確立
したことを分かった。

本発明による回路は、完全に、モノリシックに集積化で
き、非常にコンパクトであり、非常に大きな周波数帯域
幅を有する。例えば、直列に接続されたブロックが不整
合を示す場合、又は回路が発振器を含む場合、周波数偏
移を示すこの発振器を避けるためマイクロ波回路に現わ
れる反対の問題を減少する。

本発明による回路は、非常に高い直接利得は示さないが
、集積マイクロ波回路が関係する時、この種類の損失を
回復するよう小さい増幅器を加えることは容易であるの
で、これは問題がない小さな欠点である。

本発明による回路は、ＨＥ旧の名称により当業者に知ら
れたトランジスタにより、そしてより一般的にＨＯＳＦ
ＥＴの名称により当業者に知られたトランジスタのよう
なある電界効果トランジスタにより有利に実現もされう
る。

［ ｇｍ＝トランジスタＴ１の相互コンダクタンスＯＦ＝負
帰還抵抗の１／ＲＦコンダクタンスｑε−前の回路の１
／ＲＥ出力コンダクタンスＱｓ＝後の回路の１／Ｒｓ入
カコンダクタンスＱｏ＝トランジスタＴ１のドレーンコ
ンダクタンス ＣＧｓ＝トランジスタＴ１のゲート−ソースキャパシタ
ンス ω＝周波数Ｆを有する入力及び出力信号、ＶＥ及びＶｓ
の角周波数 フイ’）Ｉ／−夕利得＝Ｖｓ／ＶＥ−Ｑｐ／　　　（１
゜（ＯＦ　＋Ｏ３＋ｊωＣＧｓ） アイソレータの入力コンダクタンス＝ＹεＹε＝Ｑｐ　
＋ｇＤ　＋ＯＦ　（ｇｍ−ＯＦ　）／　　（２）（ＯＦ
　＋Ｏ５＋ｊωＣＧｓ） アイソレーション：ＶＥ／ＶＳ− （ｇｍ−ＯＦ　）１０Ｆ　＋ＱＥ　＋Ｑｏ　）アイソレ
ータの出力コンダクタンス＝ＹｓＹｓ＝ｊωＣａｓ　＋
　ＯＦ（４） （ｇｍ＋Ｑｏ　＝ＱＥ　）／　（ＯＦ　＋ＣＪＤ　＋Ｑ
Ｅ　）ライン長さ１ １　＝　（ＲＦ　／ＺＣ）　ｖｒ　　　　　　　　　（
９）ここでＶは伝搬の位相速度 モしてて＝τ１＋τ２ 但し、τ１−ゲート下の電子の移動時間τ２−　（ＲＧ
＋ＲＧＳ）　ＣＧＳ ＲＧ−ゲート抵抗 ＲＧＳ−ゲート−ソース抵抗 及びＺｃ＝ライン特性インピーダンス。

■ アイソレータ用の基準インピーダンス Ｒｏ”５０Ω トランジスタＴ＋　、Ｔ２　＝２つのゲートフィンガを
有するガリウムひ素により実現されたＨＥＳＦＥＴトラ
ンジスタＴ＋　、Ｔ２のゲート長 ｐＧ師０．５μｍ トランジスタＴＩ、Ｔ、２のゲート幅 ＷＧ４１００μ７７１ アイソレータ回路下のＧａＡｓ基板の厚さＨ＝１００μ
ｍ トランジスタＴ１のソースを接地に接続する誘導インピ
ーダンス Ｌｓ　４０．Ｇ３ｎ１ｌ 負荷抵抗 ＲＰｌ−ＲＰ２’″１０にΩ 直流アイソレーションコンデンサ Ｃ＋＝ＩＰＦ 負帰還分岐の抵抗ＲＦ　：　ＲＦ　＝５９．４ω負帰還
分岐のマイクロストリップライン　ＬＦ幅Ｗｊ＝１０μ
ｍを有し、 長さＬｌｌ−４５８μｍを有する。

ラインの特性インピーダンス Ｚｊ　−０，４６ｎＨ（４０，５ｎＨ）負のバイアス電
圧　　ｖＧｌ−−ｏ、ｓｖ正のバイアス電圧　　ＶＯ２
−２，５Ｖ直流供給電圧 Ｖ　ｏＤ−４Ｖ ■ ｇｍ−１／ＲＦ　＝（ＩＦ １／Ｒｏ　−Ｑｔｎ＋ｇ。

入力インピーダンス ＺＥ　＝１／　（１／ＲＦ　＋（ＪＤ　）さＲＦ　＝Ｒ
。

出力インピーダンス Ｚｓ　＝１／　（１／ＲＦ　＋ｊωＣＧｓ）シＲＦ　−
ＲＯ アイソレータ利得 Ｖｓ／Ｖε−１／２ アイソレーション ■ε／Ｖｓ＝０ （１ｂｉＳ） （３ｂｉｓ） ■ ■

【図面の簡単な説明】

第１ａ図は本発明によるアイソレータ回路図、第１ｂ図
は第１ａ図のアイソレータの等価回路図、第２図はガリ
ウムひ素電界効果トランジスタを有する装置のアイソレ
ータ回路の回路図、第３ａ図と第３ｂ図は、周波数に対
してプロットした、２、８ｐｓのゲート下の電子移動時
間に対する本発明によるアイソレータ回路のパラメータ
Ｓ２＋、ＳＩ２゜Ｓ２２及びＳｏをｄＢで示す図、第４
ａ図と第４ｂ図は３．５ｐｓの移動時間に対する同じパ
ラメータを示す図、第５ａ図と第５ｂ図は２．１ｐＳの
移動時間に対する同じ２．　ｌｐｓの移動時間に対する
同じパラメータを示す図である。 Ｃ・・・キャパシタンス、Ｆ・・・周波数、Ｇ・・・ゲ
ート、し・・・インピーダンス、Ｒ・・・抵抗、Ｓ・・
・ソース、■・・・トランジスタ、■・・・電圧、ＶＥ
　、Ｖｓ・・・信号、ω・・・出力信号、Ｙ・・・コン
ダクタンス、τ・・・移ａ時間。 １　　　　　　で−

Claims (1)

1. 【特許請求の範囲】 １、アイソレータ回路は逆の意味で用いられた負帰還増
   幅器を含むことを特徴とするアイソレータ回路からなる
   集積半導体装置。 ２、この増幅器は、ドレーンが入力信号を受けゲートが
   出力信号を生ずる共通ソース電界効果トランジスタから
   なる段と、ゲートとドレーンの間に接続された負帰還回
   路とよりなることを特徴とする請求項１記載の装置。 ３、この段は逆の意味の零利得と所定の基準インピーダ
   ンスＲ＿０に等しいインピーダンスを示す手段からなる
   ことを特徴とする請求項２記載の装置。 ４、負帰還回路のコンダクタンンスｇ＿Ｒと電界効果ト
   ランジスタの相互コンダクタンスｇ＿ｍは、この段が逆
   の意味の零利得を示すよう、等しくなるよう選ばれるこ
   とを特徴とする請求項３記載の装置。 ５、電解効果トランジスタの特性は、この段が所定のイ
   ンピーダンスＲ＿０に等しいインピーダンスを示すよう
   その相互コンダクタンスｇ＿ｍとそのドレーンコンダク
   タンスｇ＿Ｄの和が所定のインピーダンスＲ＿０の逆の
   値に等しくなるよう選ばれることを特徴とする請求項４
   記載の装置。 ６、負の帰還回路は抵抗Ｒ＿Ｆからなる分岐により構成
   されることを特徴とする請求項５記載の装置。 ７、ゲート下の電子の移動時間とトランジスタのアクセ
   スと固有抵抗とゲートソースキャパシタンスにより生成
   された時定数による遅延を高周波数で補償する為、負帰
   還分岐が抵抗Ｒ＿Ｆに直列に接続されたラインＬ＿Ｆも
   含む請求項６記載の装置。 ８、トランジスタの相互コンダクタンスｇ＿ｍの値を調
   整自在にし、技術によるその特性的特徴の分散の効果を
   補償する為、トランジスタのゲートはバイアス手段を設
   けられる請求項４乃至７のうちいずれか一項記載の装置
   。 ９、ゲートバイアス手段は抵抗Ｒ＿Ｐ＿１を介してゲー
   トに印加された負の直流バイアス電圧Ｖ＿Ｇ＿１を有す
   ることを特徴とする請求項８記載の装置。 １０、第１のトランジスタと称するアイソレータ段の電
   界効果トランジスタがそのドレーンに印加された活性負
   荷を有する請求項２乃至９のうちいずれか一項記載の装
   置。 １１、アクティブ負荷は、ソースが該第１のトランジス
   タのドレーンに接続され、ドレーンが直流供給電圧Ｖ＿
   Ｄ＿Ｄに接続され、ゲートが抵抗Ｒ＿Ｐ＿２を介して正
   の直流バイアス電圧Ｖ＿Ｇ＿２に接続された第２のトラ
   ンジスタと称する電界効果トランジスタからなり、第２
   のトランジスタのゲートとソースにコンデンサが任意に
   相互接続される請求項１０記載の装置。 １２、例えばＨＥＳＦＥＴ又はＨＥＭＴと一般に呼ばれ
   る型のトランジスタである複合III−Ｖ電界効果トラン
   ジスタを用いる技術で製造されることを特徴とする請求
   項１１記載の装置。 １３、第１と第２のトランジスタは、２つのゲートフィ
   ンガを有するガリウムひ素ＭＥＳＦＥＴと一般に呼ばれ
   る型のものであり、そのゲート長ｌ＿Ｇは０．５μｍで
   、ゲートの幅Ｗ＿Ｇは１００μｍであることを特徴とす
   る請求項１２記載の装置。 １４、負帰還分岐の抵抗Ｒ＿Ｆの抵抗は６０Ωであり、
   この抵抗に直列に接続されたラインは 約０．５ｎＨの誘導性インピーダンスに相当する約１０
   ０Ωの特性インピーダンスを有するマイクロストリップ
   ラインであることを特徴とする請求項１３記載の装置。 １５、負のバイアス電圧Ｖ＿Ｇ＿１は−０．５Ｖであり
   、正のバイアス電圧Ｖ＿Ｇ＿２は＋２．５Ｖであり、直
   流供給電圧Ｖ＿Ｄ＿Ｄは４Ｖであり、バイアス抵抗Ｒ＿
   Ｐ＿１とＲ＿Ｐ＿２は１０ｋΩであることを特徴とする
   請求項１４記載の装置。 １６、減結合コンデンサＣ＿１がゲートバイアス抵抗Ｒ
   ＿Ｐ＿１の端部と負の帰還分岐の接合の出力ＳＴ間に挿
   入されることを特徴とする請求項１５記載の装置。 １７、ＨＯＳＦＥＴとして一般に呼ばれる型のシリコン
   電界効果トランジスタを用いる技術で実現されることを
   特徴とする請求項１１記載の装置。