JP2008516515A

JP2008516515A - 能動分相器を用いたドハティ増幅器

Info

Publication number: JP2008516515A
Application number: JP2007535589A
Authority: JP
Inventors: キム，ジュン・ヒュン
Original assignee: アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド
Priority date: 2004-10-11
Filing date: 2004-12-02
Publication date: 2008-05-15
Also published as: DE112004002699B4; CN1947331B; CN1947331A; WO2006041234A1; DE112004002699T5; KR20060032270A

Abstract

キャリア増幅器とピーク増幅器とが４分の１波長変成器（λ／４線路）を用いて並列に接続される能動分相器を用いたドハティ増幅器が提供される。該ドハティ増幅器は、能動分相器を備える。該能動分相器は、入力信号を第１のルートと第２のルートとに分割し且つ位相差を補償するための第１のトランジスタ及び第２のトランジスタを備え、入力信号端子が該第１のトランジスタのエミッタ端子に接続されるベースコモン増幅器と、該入力信号端子が該第２のトランジスタのベース端子に接続されるエミッタコモン増幅器とからなる構造を有する。前記第１のトランジスタのコレクタ端子の出力は、前記第１のルートを形成し、前記第２のトランジスタのコレクタ端子の出力は、前記第２のルートを形成する。前記第１のルートからの信号出力は、前記キャリア増幅器に入力され、前記第２のルートからの信号出力は、バッファ増幅器に入力される。

Description

本発明は、ドハティ増幅器（Doherty amplifier）に関し、特に、ドハティ増幅器の位相を補償するための装置に関する。

ドハティ増幅器は、高電力送信器のための高効率変調法において使用される増幅器のうちの１つであり、Ｂ級増幅器とＣ級増幅器とインピーダンス反転回路との組み合わせによって、効率を主として改善する。

図１は、従来のドハティ増幅器のブロック図である。図１を参照すると、従来のドハティ増幅器は、９０°分相器１１０、キャリア増幅器１２０、ピーク（又はピーキング）増幅器１３０、及び４分の１波長変成器１４０を備える。

ドハティ増幅器は、キャリア増幅器１２０とピーク増幅器１３０とを４分の１波長変成器１４０（λ／４線路）を用いて並列に接続する方法を採用する。負荷としてのピーク増幅器１３０から出力される電流量は、電力レベルに従って変動する。従って、キャリア増幅器１２０の負荷インピーダンスを調整することによって、効率が改善される。

９０°分相器１１０において、分相器は、入力信号を２つの信号に分割する。その結果、一方の信号が、キャリア増幅器１２０に入力され、他方の信号が、ピーク増幅器１３０に入力される。ピーク増幅器１３０に入力された信号は、９０°だけ遅延させられるため、キャリア増幅器１２０に入力された信号との遅延時間の差分が補償される。

９０°位相補償は理論的には可能であるが、実際の回路においては、回路内に存在する様々な構成要素に起因して、遅延時間が必ずしも正確に９０°というわけでないため、実際の差分と等価な位相が、補償されることとなる。

９０°分相器１１０は、主に受動デバイスと共に実装され、３ｄＢのハイブリッドカプラを用いる。

キャリア増幅器１２０及びピーク増幅器１３０は、入力整合、駆動端トランジスタ（drive end transistor）、中間段整合、出力端トランジスタ、及び出力整合ネットワークを含む。

しかしながら、受動デバイスからなる９０°分相器１１０は、より低い周波数において実施される大きなサイズの受動デバイスを必要とし、その統合化（集積化）は容易ではない。

［発明の開示］
上記の問題及び／又は他の問題を解決するため、本発明は、能動分相器を用いたドハティ増幅器を提供する。該能動分相器は、能動デバイスによってのみ位相を補償することができ、更には、インダクタＬ及び／又はコンデンサＣを追加することによって位相を細かく補償することができる。

本発明の一態様によれば、キャリア増幅器とピーク増幅器とが４分の１波長変成器（λ／４線路）を用いて並列に接続される能動分相器を用いたドハティ増幅器であって、該ドハティ増幅器は、能動分相器を備え、該能動分相器は、入力信号を第１のルートと第２のルートとに分割し且つ位相差を補償するバッファ増幅器を備え、該バッファ増幅器のベース端子は、入力信号端子に接続され、その結果、該バッファ増幅器のコレクタ端子の出力が該第１のルートを形成し、該バッファ増幅器のエミッタ端子の出力が該第２のルートを形成し、該第１のルートからの信号出力は、前記キャリア増幅器に入力され、該第２のルートからの信号出力は、該バッファ増幅器に入力されることからなる、ドハティ増幅器である。

本発明の別の態様によれば、キャリア増幅器とピーク増幅器とが４分の１波長変成器（λ／４線路）を用いて並列に接続される能動分相器を用いたドハティ増幅器であって、該ドハティ増幅器は、能動分相器を備え、該能動分相器は、入力信号を第１のルートと第２のルートとに分割し且つ位相差を補償するための第１のトランジスタ及び第２のトランジスタを備え、該第１のトランジスタと該第２のトランジスタとは、差動対構造を有し、該第１のトランジスタのコレクタ端子の出力は、該第１のルートを形成し、該第２のトランジスタのコレクタ端子の出力は、該第２のルートを形成し、該第１のルートからの信号出力は、前記キャリア増幅器に入力され、該第２のルートからの信号出力は、バッファ増幅器に入力されることからなる、ドハティ増幅器である。

本発明の別の態様によれば、キャリア増幅器とピーク増幅器とが４分の１波長変成器（λ／４線路）を用いて並列に接続される能動分相器を用いたドハティ増幅器であって、該ドハティ増幅器は、能動分相器を備え、該能動分相器は、入力信号を第１のルートと第２のルートとに分割し且つ位相差を補償するための第１のトランジスタ及び第２のトランジスタを備え、入力信号端子が該第１のトランジスタのエミッタ端子に接続されたベースコモン増幅器と、入力信号端子が該第２のトランジスタのベース端子に接続されたエミッタコモン増幅器とによって形成された構造を有し、該第１のトランジスタのコレクタ端子の出力は、該第１のルートを形成し、該第２のトランジスタのコレクタ端子の出力は、該第２のルートを形成し、該第１のルートからの信号出力は、前記キャリア増幅器に入力され、該第２のルートからの信号出力は、該バッファ増幅器に入力されることからなる、ドハティ増幅器である。

［本発明を実施する最良モード］
図２は、本発明の一実施形態による能動分相器を用いたドハティ増幅器のブロック図である。図２を参照すると、能動分相器を用いたドハティ増幅器は、能動分相器２１０、キャリア増幅器２２０、ピーク増幅器２３０、及び４分の１波長変成器２４０を備える。

能動分相器２１０は、バッファ増幅器に基づいて形成され、位相補償を実施するためにか所望程度の位相差を生成するために、インダクタＬ及び／又はコンデンサＣを追加することができる。慣例的に、第１段のキャリア増幅器２２０と、２つか又は３つ以上の増幅段からなるピーク増幅器２３０との代りに、バッファ増幅器を使用することができる。

バッファ増幅器のみを使用する構成か、又はバッファ増幅器とＬ及び／又はＣとを使用する構成とが、高周波数モノリシックマイクロ波回路（ＭＭＩＣ）が実現可能な構造であり、増幅器のサイズを低減することができる。

能動分相器２１０は、入力信号を２つの出力信号へと分割し、その結果、第１のルート上の出力信号が、キャリア増幅器２２０に入力され、第２のルート上のその他の出力信号が、ピーク増幅器２３０に入力される。ピーク増幅器２３０に入力される信号が、９０°だけ遅延されるため、キャリア増幅器２２０に対する入力信号との遅延時間の差分が補償される。

代替として（交互に）、能動分相器２１０によって分割された２つの信号間において、第１のルート上の出力信号をピーク増幅器２３０に入力することができ、第２のルート上の出力信号をキャリア増幅器２３０に入力することができる。ここで、能動分相器２１０は、ピーク増幅器２３０に入力された信号と、キャリア増幅器２２０に入力された信号とが、約９０°の位相差を有するように設計される。

図３ａ〜３ｄは、本発明の一実施形態による能動位相器の回路図である。図３ａは、能動デバイスであるトランジスタＱ３０のみを用いて位相を補償するための単一のデバイス構造を有する回路を示す。トランジスタＱ３０のコレクタ端子（すなわち第１のルート）及びエミッタ端子（すなわち第２のルート）に対する２つの信号出力間において、第１のルート上の該出力信号は、図２の接点３５に接続されて、キャリア増幅器２２０に入力される一方で、第２のルート上の該出力信号は、図２の接点４５に接続されて、ピーク増幅器２３０に入力される。

代替として（交互に）、第１のルート上の出力信号を接点４５に接続してピーク増幅器２３０に入力することができる一方で、第２のルート上の出力信号を接点３５に接続してキャリア増幅器２２０に入力することができる。

図３ｂは、能動デバイスであるトランジスタＱ３０とインダクタＬ１とコンデンサＣ１とを用いて位相を補償する回路を示す。回路内において、Ｌ１とＣ１とが、トランジスタＱ３０のコレクタ端子に接続されているため、より精細な位相補償が可能であるか、又は所望の程度の位相差を生成することができる。必要であれば、Ｌ１とＣ１とのうちの一方だけを使用することができる。

図３ｃは、精細な位相補償を実施するか又は所望の程度の位相差を生成するために、能動デバイスであるトランジスタＱ３０のエミッタ端子にインダクタＬ２とコンデンサＣ２とが追加されている回路を示す。必要であれば、位相差を補償するために、Ｌ１とＣ１とのうちの一方だけが追加される。

図３ｄは、能動デバイスであるトランジスタＱ３０と、Ｌ１及びＣ１と、Ｌ２及びＣ２とを用いて位相を補償するための回路を示す。Ｌ１及びＣ１は、トランジスタＱ３０のコレクタ端子に接続され、Ｌ２及びＣ２は、トランジスタＱ３０のエミッタ端子に接続されているため、より精細な位相補償が可能であるか又は、所望の程度の位相差が生成される。

すなわち、トランジスタＱ３０のコレクタ端子に接続されたＬ１及びＣ１は、直列に接点３５に接続される一方で、トランジスタＱ３０のエミッタ端子に接続されたＬ２及びＣ２は、直列に接点４５に接続される。Ｌ１及びＣ１と、Ｌ２及びＣ２との値を調整することによって、キャリア増幅器２２０とピーク増幅器２３０とに入力される信号間の９０°の位相差が生成される。

図３ｂ〜３ｄにおいて、各回路は、能動デバイスであるトランジスタＱ３０にインダクタ及びコンデンサを接続することによって構成されている。本実施形態において、インダクタとコンデンサとのうちの１つが、基本的に使用される。しかしながら、インダクタとコンデンサとの両方を使用することができるか、或いはインダクタとコンデンサとを更に追加することもできる。

図４ａ〜４ｄは、本発明の別の実施形態による能動分相器の回路図である。図４ａは、第１のトランジスタＱ４１と第２のトランジスタＱ４２とを用いて位相を補償するための差動増幅構造を有する回路を示す。第１のトランジスタＱ４１のコレクタ端子（すなわち、第１のルート）と、第２のトランジスタＱ４２のコレクタ端子（すなわち、第２のルート）とに対する２つの信号入力間において、第１のルート上の出力信号は、接点３５に接続されて、キャリア増幅器２２０に入力される一方で、第２のルート上の出力信号は、接点４５に接続されて、ピーク増幅器２３０に入力される。

代替として（交互に）、第１のルート上の出力信号を接点４５に接続して、ピーク増幅器２３０に入力することができる一方で、第２のルート上の出力信号を接点３５に接続して、キャリア増幅器２２０に入力することができる。

図４ｂは、より精細な位相補償が実施されるか又は所望の程度の位相差が生成されるように、インダクタＬ１とコンデンサＣ１とが、第１のトランジスタＱ４１のコレクタ端子のみに接続されている回路を示す。

図４ｃは、より精細な位相補償が実施されるか又は所望の程度の位相差が生成されるように、インダクタＬ２とコンデンサＣ２とが、第２のトランジスタＱ４２のコレクタ端子のみに接続されている回路を示す。

図４ｄは、より精細な位相補償が実施されるか又は所望の程度の位相差が生成されるように、Ｌ１とＣ１とが、第１のトランジスタＱ４１のコレクタ端子に接続され、Ｌ２とＣ２とが、第２のトランジスタＱ４２のコレクタ端子に接続されている回路を示す。

すなわち、第１のトランジスタＱ４１のコレクタ端子に接続されたＬ１とＣ１とが、直列に接点３５に接続される一方で、第２のトランジスタＱ４２のエミッタ端子に接続されたＬ２とＣ２とが、直列に接点４５に接続される。Ｌ１及びＣ１と、Ｌ２及びＣ２との値を調整することによって、キャリア増幅器２２０とピーク増幅器２３０とに入力される信号間において９０°の位相差が生成される。

図４ｂ〜４ｄにおいて、各回路は、能動デバイスであるトランジスタＱ４１及び／又はＱ４２にインダクタ及びコンデンサを接続することによって構成されている。本実施形態において、インダクタとコンデンサとのうちの１つが、基本的に使用される。しかしながら、インダクタとコンデンサとの両方を使用することができるか、或いはインダクタとコンデンサとを更に追加することもできる。

図５ａ〜５ｄは、本発明の更に別の実施形態による能動分相器の回路図である。図５ａは、コモンベースＣＢ／コモンエミッタＣＥ構造を有する回路を示す。該回路内において、入力信号端子１０と第１のトランジスタＱ５１のエミッタ端子とが接続されているベースコモン増幅器の第１のルート上の出力信号は、接点３５に接続されて、キャリア増幅器２２０に入力される。入力信号端子１０と第２のトランジスタＱ５２のベース端子とが接続されているエミッタコモン増幅器の第２のルート上の出力信号は、接点４５に接続されて、ピーク増幅器２２０に入力される。

第１のルート上の出力信号が接点４５に接続されてピーク増幅器２３０に入力され、且つ、第２のルート上の出力信号が接点３５に接続されてキャリア増幅器２２０に入力されるように回路を設計することもできる。

能動デバイスのみによって位相差が十分に生成されない時か、又はより正確に位相差を補償するために、図５ｂにおいて示されるように、インダクタＬ１及び／又はコンデンサＣ１を、入力信号端子１０と第１のトランジスタＱ５１のエミッタ端子との間のみに接続することができる。

更にまた、能動デバイスのみによって位相差が十分に生成されない時か、又はより正確に位相差を補償するために、図５ｃにおいて示されるように、インダクタＬ２及び／又はコンデンサＣ２を、入力信号端子１０と第２のトランジスタＱ５２のベース端子との間のみに接続することができる。

図５ｄは、Ｌ１及び／又はＣ１が、入力信号端子１０と第１のトランジスタＱ５１のエミッタ端子との間に接続され、Ｌ２及び／又はＣ２が、入力信号端子１０と第２のトランジスタＱ５２のベース端子との間に接続されている回路を示す。この結果、より精細な位相差が生成されるか、又は回路設計者が望むほどに多くの位相差が生成されることとなる。

Ｌ１及び／又はＣ１は、入力信号端子１０と第１のトランジスタＱ５１のエミッタ端子との間に直列に接続され、そして接点３５へと接続され、Ｌ２及び／又はＣ２は、入力信号端子１０と第２のトランジスタＱ５２のベース端子との間に直列に接続され、そして接点４５へと接続される。

Ｌ１及びＣ１と、Ｌ２及びＣ２との値を調整することによって、キャリア増幅器２２０とピーク増幅器２３０とに入力された信号間において９０°の位相差が生成される。

図５ｂ〜図５ｄにおいて、各回路は、能動デバイスであるトランジスタＱ５１及び／又はＱ５２にインダクタ及びコンデンサを接続することによって構成されている。本実施形態において、インダクタとコンデンサとのうちの１つが、基本的に使用される。しかしながら、インダクタとコンデンサとの両方を使用することができるか、或いはインダクタとコンデンサとを更に追加することもできる。

本発明が、その好適実施形態に関して具体的に図示され且つ説明されてきたが、添付の特許請求によって画定された本発明の原理と範囲とを逸脱すること無く、形態及び詳細部における様々な改変を行うことができることが、当業者であれば理解されよう。
［工業適用可能性］
上述のように、本発明に従って、能動デバイスを用いて位相補償回路が作られるため、該位相補償回路によってとられるサイズが、著しく低減されることから、該位相補償回路を、高周波数モノリシックマイクロ波回路（ＭＭＩＣ）内に統合（集積）することができる。更にまた、位相補償回路を構成する能動デバイスは、第１段のキャリア増幅器とピーク増幅器とを置き換えることもでき、該キャリア増幅器と該ピーク増幅器とは、容易に設計されることが可能である。

従来のドハティ増幅器のブロック図である。本発明の一実施形態による能動分相器を用いたドハティ増幅器のブロック図である。本発明の一実施形態による能動分相器の回路図である。本発明の一実施形態による能動分相器の回路図である。本発明の一実施形態による能動分相器の回路図である。本発明の一実施形態による能動分相器の回路図である。本発明の別の実施形態による能動分相器の回路図である。本発明の別の実施形態による能動分相器の回路図である。本発明の別の実施形態による能動分相器の回路図である。本発明の別の実施形態による能動分相器の回路図である。本発明の更に別の実施形態による能動分相器の回路図である。本発明の更に別の実施形態による能動分相器の回路図である。本発明の更に別の実施形態による能動分相器の回路図である。本発明の更に別の実施形態による能動分相器の回路図である。

Claims

キャリア増幅器とピーク増幅器とが４分の１波長変成器（λ／４線路）を用いて並列に接続される能動分相器を用いたドハティ増幅器であって、能動分相器を備え、
前記能動分相器は、入力信号を第１のルートと第２のルートとに分割し且つ位相差を補償するバッファ増幅器を備え、該バッファ増幅器のベース端子は、入力信号端子に接続され、その結果、該バッファ増幅器のコレクタ端子の出力が該第１のルートを形成し、該バッファ増幅器のエミッタ端子の出力が該第２のルートを形成し、該第１のルートからの信号出力は、前記キャリア増幅器に入力され、該第２のルートからの信号出力は、該バッファ増幅器に入力されることからなる、ドハティ増幅器。
前記バッファ増幅器が利得を有するため、前記能動分相器は、第１段の各々の前記キャリア増幅器と前記ピーク増幅器とを置き換える、請求項１に記載のドハティ増幅器。
インダクタＬ及び／又はコンデンサＣとが、前記バッファ増幅器の前記コレクタ端子と前記エミッタ端子とのうちの少なくとも１つに接続され、位相差が、該インダクタＬ及び／又は該コンデンサＣを調整することによって補償されることからなる、請求項１に記載のドハティ増幅器。
前記能動分相器において、前記第１のルートの出力信号と、前記第２のルートの出力信号とが、前記キャリア増幅器及び前記ピーク増幅器の入力として使用されるために切り換えられる、請求項１に記載のドハティ増幅器。
キャリア増幅器とピーク増幅器とが４分の１波長変成器（λ／４線路）を用いて並列に接続される能動分相器を用いたドハティ増幅器であって、能動分相器を備え、
前記能動分相器は、入力信号を第１のルートと第２のルートとに分割し且つ位相差を補償するための第１のトランジスタ及び第２のトランジスタを備え、該第１のトランジスタと該第２のトランジスタとは、差動対構造を有し、該第１のトランジスタのコレクタ端子の出力は、該第１のルートを形成し、該第２のトランジスタのコレクタ端子の出力は、該第２のルートを形成し、該第１のルートからの信号出力は、前記キャリア増幅器に入力され、該第２のルートからの信号出力は、バッファ増幅器に入力されることからなる、ドハティ増幅器。
差動対構造を有する前記第１のトランジスタ及び前記第２のトランジスタが利得を有するため、前記能動分相器は、第１段の各々の前記キャリア増幅器と前記ピーク増幅器とを置き換える、請求項５に記載のドハティ増幅器。
インダクタＬ及び／又はコンデンサＣとが、前記第１のトランジスタの前記コレクタ端子と前記第２のトランジスタの前記エミッタ端子とのうちの少なくとも１つに接続され、位相差が、前記インダクタＬ及び／又は前記コンデンサＣを調整することによって補償されることからなる、請求項５に記載のドハティ増幅器。
前記能動分相器において、前記第１のルートの出力信号と、前記第２のルートの出力信号とが、前記キャリア増幅器及び前記ピーク増幅器の入力として使用されるために切り換えられる、請求項５に記載のドハティ増幅器。
キャリア増幅器とピーク増幅器とが４分の１波長変成器（λ／４線路）を用いて並列に接続される能動分相器を用いたドハティ増幅器であって、能動分相器を備え、
前記能動分相器は、入力信号を第１のルートと第２のルートとに分割し且つ位相差を補償するための第１のトランジスタ及び第２のトランジスタを備え、入力信号端子が該第１のトランジスタのエミッタ端子に接続されるベースコモン増幅器と、該入力信号端子が該第２のトランジスタのベース端子に接続されるエミッタコモン増幅器とからなる構造を有し、該第１のトランジスタのコレクタ端子の出力は、該第１のルートを形成し、該第２のトランジスタのコレクタ端子の出力は、該第２のルートを形成し、該第１のルートからの信号出力は、前記キャリア増幅器に入力され、該第２のルートからの信号出力は、バッファ増幅器に入力されることからなる、ドハティ増幅器。
ベースコモン及びエミッタコモン増幅器構造を有する前記第１のトランジスタ及び前記第２のトランジスタが利得を有するため、前記能動分相器は、第１段の各々の前記キャリア増幅器と前記ピーク増幅器とを置き換える、請求項９に記載のドハティ増幅器。
インダクタＬ及び／又はコンデンサＣとが、前記入力信号端子と前記第１のトランジスタの前記エミッタ端子との間の部分と、前記入力信号端子と前記第２のトランジスタの前記ベース端子との間の部分とのうちの少なくとも１つに接続され、位相差が、前記インダクタＬ及び／又は前記コンデンサＣを調整することによって補償されることからなる、請求項９に記載のドハティ増幅器。
前記能動分相器において、前記第１のルートの出力信号と、前記第２のルートの出力信号とが、前記キャリア増幅器及び前記ピーク増幅器の入力として使用されるために切り換えられる、請求項９に記載のドハティ増幅器。