JPH04301905A - 歪発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はマイクロ波・ミリ波帯
を含む高周波帯の高出力増幅器の非線形性により生じる
信号歪を補償する歪補償回路において逆相で加えられる
歪を発生させる歪発生回路に関するものである。

【０００２】

【従来の技術】図５は、例えば１９９０年電子情報通信
学会春季全国大会予稿集２−４８６ページに示された従
来の歪補償回路を示す構成図である。図において、１は
入力端子、２は出力端子、５は歪発生回路、１０は歪補
償回路、２５は歪を補償すべき高出力増幅器である。ま
た、歪補償回路１０において、１１〜１６は９０°ハイ
ブリッド、２０は歪発生用増幅器、２１は線形増幅器、
３１〜３４は可変減衰器、４０は無反射終端である。な
お、９０°ハイブリッド１１〜１６にはランゲカップラ
などが用いられる。また、歪発生用増幅器２０と線形増
幅器２１は同一種類の内部整合形ＦＥＴ（電界効果トラ
ンジスタ）増幅器が用いられている。

【０００３】次に動作について説明する。入力端子１に
入力した信号は分配器として機能する９０°ハイブリッ
ド１１で９０°位相差で２分配される。なお、無反射終
端４０は、９０°ハイブリッド１１のアイソレーション
出力に接続されている。

【０００４】９０°ハイブリッド１１の第１の分配出力
は、歪発生用増幅器２０に導入される。歪発生用増幅器
２０によって歪成分を含んで増幅された信号は、可変減
衰器３１を通して９０°ハイブリッド１２で２分配され
る。９０°ハイブリッド１２の第１の分配出力は９０°
ハイブリッド１４に、また、第２の分配出力は無反射終
端４０に導入される。９０°ハイブリッド１１の第２の
分配出力は、可変減衰器３２を通して線形増幅器２１で
歪成分を含まずに信号だけが増幅される。

【０００５】線形増幅器２１の出力は、９０°ハイブリ
ッド１３で２分配され、第１の分配出力は、９０°ハイ
ブリッド１４に導入され、第２の分配出力は、一方の分
配出力が無反射終端４０に接続されている９０°ハイブ
リッド１５に導入される。

【０００６】合成器として機能する９０°ハイブリッド
１４では、歪発生用増幅器２０の歪成分を含んだ出力と
、線形増幅器２１の歪を含まない出力とを、９０°位相
差で合成する。この際、すでに、両者の間に９０°ハイ
ブリッド１１で９０°の位相差が生じているので、信号
は逆相で合成され、相殺されることにより、歪発生用増
幅器２０の出力の歪成分のみが出力される。

【０００７】なお、９０°ハイブリッド１２は、線形増
幅器２１の出力が９０°ハイブリッド１３を通過する際
に生じる位相遅れと同じだけ、歪発生用増幅器２０の出
力の位相を遅らせるためのものである。

【０００８】また、歪を抽出する際、合成する信号成分
の振幅が等しくなるように、可変減衰器３１、３２の減
衰量は設定される。本来は、可変減衰器３１、３２の減
衰量は等しいものであるが、歪発生用増幅器２０と線形
増幅器２１の利得にはばらつきがあるため、このばらつ
きを補償している。この９０°ハイブリッド１４の出力
が、すなわち歪発生回路５の出力となる。

【０００９】歪発生回路５の出力、および、９０°ハイ
ブリッド１５の出力は、それぞれ可変減衰器３３、３４
を通じて９０°ハイブリッド１６に導入され、９０°位
相差で合成される。したがって、９０°ハイブリッド１
６の出力中の信号と歪との位相関係は逆相となっている
。

【００１０】この歪補償回路１０の出力は、歪を補償す
べき高出力増幅器２５に入力する。高出力増幅器２５で
発生する歪に対して、歪補償回路１０で加えられた歪は
逆相となっているので互いに打ち消し、出力端子２には
増幅された信号だけが出力される。なお、歪を完全に打
ち消すには、歪補償回路１０で加えられ、高出力増幅器
２５で増幅された歪の振幅と、高出力増幅器２５で発生
する歪の振幅とが等しくなければならず、歪補償回路１
０で加えられる歪の量は可変減衰器３３、３４によって
、調整される。

【００１１】

【発明が解決しようとする課題】従来の歪発生回路は以
上のように構成されているので、歪発生回路内の歪発生
用増幅器と線形増幅器の通過位相が等しくないと、９０
°ハイブリッド１４において、歪発生用増幅器の出力中
の信号成分と線形増幅器の出力中の信号成分との位相関
係が逆相でなくなってしまい、信号成分が相殺されない
ために、通過位相の等しい１対のＦＥＴ増幅器を選別し
て使用しなければならないという問題点があった。

【００１２】また、歪発生用増幅器と線形増幅器の利得
のばらつきがあるために、歪発生用増幅器の出力および
線形増幅器の入力にある可変減衰器３１、３２を調整す
る必要があるという問題点があった。

【００１３】この発明は上記のような問題点を解決する
ためになされたもので、歪発生回路内の歪発生用増幅器
と線形増幅器に用いるＦＥＴ増幅器を選別する必要がな
い、また、可変減衰器３１、３２を調整する必要がない
歪発生回路を得ることを目的とする。

【００１４】

【課題を解決するための手段】この発明に係る歪発生回
路は、歪補償回路内の歪発生用増幅器と線形増幅器とを
１枚の半導体基板上にモノリシックに作成したものであ
る。すなわち、この発明に係る歪発生回路は、入力信号
を分配する分配器と、上記分配器の第１の出力を非線形
領域で増幅する歪発生用増幅器と、上記分配器の第２の
出力を線形領域で増幅する線形増幅器と、上記歪発生用
増幅器の出力と線形増幅器の出力を逆相で合成する合成
器からなる歪発生回路において、少なくとも歪発生用増
幅器と線形増幅器の所定の特性を決定する部分は同一の
半導体基板上にモノリシック集積回路として構成されて
いることを特徴とする歪発生回路である。

【００１５】

【作用】この発明においては、歪補償回路内の歪発生用
増幅器と線形増幅器の位相特性に影響する部分、あるい
は、増幅利得に影響する部分を１枚の半導体基板上にモ
ノリシックに作成することにより、両者の通過位相のば
らつきや増幅器間の利得のばらつきを抑えることができ
る。

【００１６】

【実施例】実施例１．図１はこの発明の一実施例を示す
構成図であり、１は入力端子、２は出力端子、５は歪発
生回路、１０は歪補償回路、２５は歪を補償すべき高出
力増幅器である。また、歪補償回路１０において、１１
〜１６は９０°ハイブリッド、２０は歪発生用増幅器、
２１は線形増幅器、３３、３４は可変減衰器、３６、３
７は固定減衰器、４０は無反射終端、５０は歪発生用増
幅器２０と線形増幅器２１が形成されている半導体基板
である。

【００１７】図２は半導体基板５０の平面図であり、図
において、６０ａ、６０ｂはＦＥＴ、６１ａ、６１ｂ、
６２ａ、６２ｂは整合回路、２０は歪発生用増幅器、２
１は線形増幅器である。

【００１８】歪発生用増幅器２０と線形増幅器２１は、
それぞれの用途に応じて異なる構成にしても良いが、こ
の例では、ＦＥＴ６０ａと６０ｂは同一構成であり、ま
た、整合回路６１ａと６１ｂも同一構成であり、さらに
、整合回路６２ａと６２ｂも同一構成である場合を示し
ている。

【００１９】また、入力側の整合回路６１ａと６１ｂが
、それぞれＦＥＴ６０ａと６０ｂに接続され、さらに、
出力側の整合回路６２ａと６２ｂに接続され、接続順序
が同一である場合を示している。

【００２０】そして、また、これらの入力側の整合回路
とＦＥＴと出力側の整合回路は平行に配置され、しかも
、できるだけ近距離に配置されている場合を示している
。図１の図面上においては、歪発生用増幅器２０と線形
増幅器２１は、離れた位置に示されているが、図１は、
物理的配置を示したものではなく、実際は図２に示すよ
うにできるだけ隣接して配置するのが望ましい。これは
、半導体基板の特性が同じになること、熱による影響が
同じになること、ノイズによる影響が同じになること等
の諸条件が同じになることを利用して、歪発生用増幅器
２０と線形増幅器２１の特性ばらつきがすくなくなるた
めである。

【００２１】このように、それぞれの増幅器２０、２１
の構成部分を同一構成にしたり、それぞれの増幅器２０
、２１の構成部分を同一順序に接続したり、あるいは、
近距離に配置することにより、増幅利得特性や通過位相
特性にばらつきが少ない増幅器２０、２１を得ることが
できる。

【００２２】前記のように構成された歪発生回路におい
ては、図２に示すように、歪発生用増幅器２０のＦＥＴ
６０ａと、線形増幅器２１のＦＥＴ６０ｂは、同一チッ
プ上に形成されているので、ＦＥＴ素子特性にばらつき
は少ない。

【００２３】また、従来の内部整合ＦＥＴ増幅器におい
ては、ＦＥＴチップと整合回路の形成されている誘電体
基板は別々であり、これらをアセンブリする際に生じる
取り付け位置のばらつきにより、増幅器の利得や通過位
相のばらつきが生じることがある。ところが、本実施例
においては、整合回路６１ａ、６１ｂはＦＥＴ６０ａ、
６０ｂと同一チップ上にモノリシックに形成されている
ために、アセンブリによる特性のばらつきは生じない。

【００２４】上記のように、ＦＥＴ６０ａ、６０ｂと整
合回路６１ａ、６１ｂが同一チップ上にモノリシックに
形成されているために、ＦＥＴ素子特性のばらつきが少
なく、また、アセンブリによる特性のばらつきが生じな
い。したがって、歪発生用増幅器２０と線形増幅器２１
の利得と通過位相のばらつきは少ない。

【００２５】利得のばらつきが少ないために、歪発生用
増幅器２０の出力および線形増幅器２１の入力に挿入さ
れている減衰器３６、３７は固定減衰器でよい。また、
通過位相のばらつきが少ないために、通過位相のそろっ
たＦＥＴ増幅器を選別する必要がない。

【００２６】実施例２．上記実施例１においては、半導
体基板５０上にＦＥＴ６０ａ、６０ｂのほかに、整合回
路６１ａ、６１ｂ、６２ａ、６２ｂも作成されているが
、歪発生用増幅器２０と線形増幅器２１の特性のばらつ
きが、主にＦＥＴの素子特性による場合は、ＦＥＴ６０
ａ、６０ｂだけを半導体基板５０上に作成しても同様の
効果を奏する。

【００２７】実施例３．上記実施例１においては、半導
体基板５０上にＦＥＴ６０ａ、６０ｂと整合回路６１ａ
、６１ｂ、６２ａ、６２ｂが作成されているが、ＦＥＴ
のバイアス回路も同一半導体基板に作成してもよい。

【００２８】実施例４．上記実施例３では、固定減衰器
３６、３７は、ＦＥＴ６０ａ、６０ｂの作成されている
半導体基板５０と異なる誘電体基板上に構成されている
が、固定減衰器３６、３７をＦＥＴ６０ａ、６０ｂと同
一の半導体基板上に作成してもよい。

【００２９】実施例５．上記実施例４では、ＦＥＴ６０
ａ、６０ｂの他に固定減衰器３６、３７を半導体基板５
０上に作成したが、歪発生回路５全体を１つの半導体基
板上に作成してもよい。

【００３０】実施例６．また、歪補償回路１０の一部ま
たは全体をＦＥＴ６０ａ、６０ｂと同一半導体基板上に
作成してもよい。図３は、歪補償回路の一部を半導体基
板上に構成した一例を示したものである。

【００３１】実施例７．上記実施例１〜５においては、
１個の歪発生用増幅器、１個の線形増幅器、２つの減衰
器、４つの９０°ハイブリッドとからなる歪発生回路に
ついて説明したが、歪発生用増幅器と線形増幅器を用い
る歪発生回路であれば、他の回路構成においても同様な
効果を奏する。

【００３２】図４は、他の回路構成の歪発生回路に適用
させた例を示したものである。図において、１７は分割
器、１８は合同器である。図４に示した歪発生回路５の
回路構成は、図１の歪発生回路の構成に比べて、線形増
幅器２１の出力の一部を歪発生回路の外部に取り出す９
０°ハイブリッドが省かれている。高出力増幅器２５の
入力信号の一部を分割器１７で取り出し、歪発生回路５
で歪を抽出する。この歪発生回路５で発生した歪は、高
出力増幅器２５の出力に合同器１８を介して合成される
。この際、高出力増幅器２５で発生している歪と同振幅
、逆相で、歪発生回路５で発生した歪を合成することに
より、歪を相殺することができる。

【００３３】なお、本実施例では、歪発生回路５全体を
１つの半導体基板上に作成した状態をしめしている。

【００３４】実施例８．上記実施例１〜６では、歪発生
回路において分配器、合成器として９０°ハイブリッド
を用いた場合について示したが、歪発生用増幅器２０と
線形増幅器２１の出力を合成する際の通過位相が逆相で
あれば良いのであって、９０°ハイブリッドの代わりに
ラットレースやウイルキンソン電力分配器と遅延線路を
用いても同様の効果を奏する。

【００３５】実施例９．上記実施例では、半導体基板５
０上に、歪発生用増幅器２０と線形増幅器２１のＦＥＴ
６０ａ、６０ｂや整合回路６１ａ、６１ｂ、６２ａ、６
２ｂを作成する場合を示したが、これらは、歪補償回路
内の歪発生用増幅器２０と線形増幅器２１の位相特性に
影響する部分、あるいは、増幅利得に影響する部分の一
例であって、このほかに位相特性に影響する部分、ある
いは、増幅利得に影響する部分があればを、これらを１
枚の半導体基板上にモノリシックに作成することにより
、両者の通過位相のばらつきや、増幅器間の利得のばら
つきを、抑えることができる。

【００３６】

【発明の効果】以上のようにこの発明によれば、歪発生
回路内の歪発生用増幅器と線形増幅器の所定の部分を同
一の半導体基板上にモノリシックに構成することにより
、歪発生用増幅器の出力および線形増幅器の入力に挿入
する減衰器を固定減衰器とすることができるとともに、
通過位相の等しい増幅器を選別する必要がないという効
果がある。

【図面の簡単な説明】

【図１】この発明の実施例１による歪発生回路の構成図
である。

【図２】この発明の実施例１における歪発生用増幅器と
線形増幅器が構成されている半導体基板の平面図である
。

【図３】この発明の実施例６による歪発生回路の構成図
である。

【図４】この発明の実施例７による歪発生回路の構成図
である。

【図５】従来の歪発生回路の構成図である。

【符号の説明】

１　　入力端子 ２　　出力端子 １０　　歪補償回路 １１〜１６　　９０°ハイブリッド １７　　分割器 １８　　合同器 ２０　　歪発生用増幅器 ２１　　線形増幅器 ２５　　歪を補償すべき高出力増幅器 ３１〜３４　　可変減衰器 ４０　　無反射終端 ５０　　半導体基板 ６０ａ〜６０ｂ　　ＦＥＴ ６１ａ〜６１ｂ　　整合回路 ６２ａ〜６２ｂ　　整合回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力信号を分配する分配器と、上記分
   配器の第１の出力を非線形領域で増幅する歪発生用増幅
   器と、上記分配器の第２の出力を線形領域で増幅する線
   形増幅器と、上記歪発生用増幅器の出力と線形増幅器の
   出力を逆相で合成する合成器とを有する歪発生回路にお
   いて、少なくとも歪発生用増幅器と線形増幅器の所定の
   特性を決定する部分は、同一の半導体基板上にモノリシ
   ック集積回路として構成されていることを特徴とする歪
   発生回路。