JPS6351708A - フイ−ドフオワ−ド増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概　要〕 本発明はフィードフォワード増幅器において、信号の分
配及び結合に結線の単なる接続及び差動増幅器をそれぞ
れ用いることにより、フィードフォワード増幅器のモノ
シリツク集積回路（ＩＣ）化を可能にする。

〔産業上の利用分野〕

本発明はフィードフォワード増幅器に関し、特にフィー
ドフォワード増幅器のモノシリツク　ＩＣ化を可能にす
る回路構成に関する。

従来より、低歪で安定な利得を有する線形増幅器として
、フィードフォワード増幅器が知られている。このフィ
ードフォワード増幅器は、それが具備する増幅器が発生
ずる歪を抽出且っ逆相に位相反転し、この逆相の歪と増
幅された信号に重畳している正相の歪とを相殺し、もっ
て歪を除去するものである。

〔従来の技術〕

従来のフィードフォワード増幅器の回路構成を第４図に
示す。図中、２０１は主増幅器、２０２はロス回路、２
０４は誤差増幅器、２０６〜２０９はハイブリッドトラ
ンス、２１０及び２１１はディレィラインであり、主増
幅器２０１で発生した歪はエラー検出ループで検出され
、エラー抽入ループの誤差増幅器２０４で増幅且つ位相
反転される。そして、この逆相の歪と主増幅器２０１で
増幅された信号に重畳している正相の信号とはハイブリ
ッドトランス２０９で結合されることにより相殺され、
ハイブリッドトランスからは増幅された信号のみが出力
される。

〔発明が解決しようとする問題点〕

この従来のフィードフォワード増幅器においては、その
構成部品にモノシリツクＩＣ化が不可能なハイブリッド
トランス及びディレィラインを用いていたため、モノシ
リツクＩＣにすることができないという問題点があった
。

本発明はこのような点に鑑みて創作されたもので、ハイ
ブリッドトランス及びディレィラインを用いずに、モノ
シリツクＩＣ化が可能な要素でフィードフォワード増幅
器を構成することにより、モノシリツクＩＣ化が可能な
回路構成を有するフィードフォワード増幅器を提供する
ことを目的としている。

〔問題点を解決するための手段〕 本発明のフィードフォワード増幅器は、第１図の原理ブ
ロック図に示すように、入力信号を増幅する増幅器１と
、該増幅器１の出力を分圧するロス回路２と、該ロス回
路２の出力と該入力信号とを結合する第１差分増幅器３
と、該増幅器１の出力と該第１差分増幅器３の出力とを
結合する第２差分増幅器５とを具備する。

〔作　用〕

増幅器１で発生した歪は、ロス回路２で分圧された後、
第１差分増幅器３で抽出される。そして、このロス回路
２で分圧され、第１差分増幅器３で抽出された歪は、増
幅器ｌの出力である、歪が重畳している増幅された入力
信号と第２差分増幅器５において結合される。この結果
、歪は相殺され、第２差分増幅器５は増幅器１で増幅さ
れた入力信号のみを出力信号として出力する。

ここで、増幅器１、差分増幅８３，５及びロス回路２は
いずれもモノシリツクＩＣ化が可能である。従って、フ
ィードフォワード増幅器のモノシリツクＩＣ化が可能と
なる。

〔実施例〕

第２図は本発明の第１実施例によるフィードフォワード
増幅器を示す回路図である。図中、１１は主増幅器であ
り、この主増幅器１１は第１図における増幅器１に対応
する。

ロス回路２は、オペアンプ２１、抵抗２２及び２３から
成る逆相増幅器とオペアンプ２４、抵抗２５及び２６か
ら成る逆相増幅器とが二段接続されることにより構成さ
れている。

第１差分増幅器３はオペアンプ３１、抵抗３２゜３３　
、３４及び３５から成り、いわゆる減算回路として構成
されている。

４１は誤差増幅器であり、この誤差増幅器４４の特性は
、出力信号の位相が逆であることを除いて、主増幅器１
１のそれと同一である。

第２差分増幅器５はオペアンプ５１、抵抗５２゜５３　
、５４及び５５から成り、第１差分増幅器３と同様に、
減算回路として構成されている。

なお、第２図に示されている第１実施例は、主増幅器１
１及び誤差増幅器４１に位相遅れがない場合のものであ
る。

次に上記構成の動作を説明する。

入力信号が主増幅器１１に入力すると、主増幅器１１は
入力信号を増幅し、ロス回路２及び第２差分増幅器５に
出力する。このとき、主増幅器１１から出力される信号
は増幅された信号に主増幅器１１で発生した歪が重畳し
たものである。この歪が重畳している信号は、信号成分
の振幅が第１差分増幅器３の一方の入力端子に入力する
入力信号の振幅と等しくなるようロス回路２によって分
圧され、第１差分増幅器３の他方の入力端子に供給され
る。そして、第１差分増幅器３において、ロス回路２か
らの歪が重畳している信号から入力信号が減算されるこ
とにより、歪成分のみが第１差分増幅器３から出力され
る。

第１差分増幅器３から出力された歪信号は誤差増幅器４
１によって増幅され且つ位相反転される。

この結果、誤差増幅器４１から出力される歪信号は、主
増幅器１１から出力される信号の歪成分と同じものとな
る。そして、第２差分増幅器５において、歪が重畳して
いる増幅された信号から歪信号が減算されることにより
、増幅された信号成分のみが第２差分増幅器５から出力
される。

ここで、第２図に示される構成要素は全てモノシリツク
ＩＣ化が可能である。従って、第２図に示される第１実
施例としてのフィードフォワード増幅器はモノシリツク
ＩＣ化が可能となる。

第３図は本発明の第２実施例によるフィードフォワード
増幅器を示す回路図である。この第２実施例は主増幅器
１１°及び誤差増幅器４１゛　に位相遅れがある場合の
ものであり、従って、移相回路６及び７が介装されてい
る。これらの移相回路６及び７は周知のものであり、移
相回路６はオペアンプ６１、コンデンサ６２、抵抗６３
　、６４及び６５から成り、移相回路７はオペアンプ７
１、コンデンサ７２、抵抗７３　、７４及び７５から構
成されている。また、第３図に示される第２実施例にお
いては、ロス回路２は抵抗２７及び２８で構成されてい
る。

なお、その他の構成要素は第２図に示される第１実施例
と同一であるので、同一部分には同一参照符号を付して
それらの説明を省略する。そして、この第２実施例にお
ける主増幅器１１′、誤差増幅２ｇ４１’　、移相回路
６及び７、並びに抵抗２７及び２８は全てモノシリツク
　ＩＣ化が可能であるので、第２実施例としてのフィー
ドフォワード増幅器もまたモノシリツクＩＣ化が可能と
なる。

〔発明の効果〕

以上述べてきたように、本発明によれば、モノシリツク
ＩＣ化が可能な要素でフィードフォワード増幅２ｇを構
成するようにしたので、フィー１′フオワード増幅器の
モノシリツクＩＣ化が可能になる。

【図面の簡単な説明】

第１図は本発明のフィードフォワード増幅２５の原理ブ
ロック図、 第２図は本発明の第１実施例を示す回路図、第３図は本
発明の第２実施例を示す回路図、第４図は従来例を示す
回路図である。 １・・・・・・増幅器、 ２・・・・・・ロス回路、 ３・・・・・・第１差分増幅器、 ５・・・・・・第２差分増幅器、 ６．７・・・移用回路。

Claims (1)

1. 【特許請求の範囲】 １、フィードフォワード増幅器であって、 入力信号を増幅する増幅器（１）と、 該増幅器（１）の出力を分圧するロス回路（２）と、 該ロス回路（２）の出力と該入力信号とを結合する第１
   差分増幅器（３）と、 該増幅器（１）の出力と該第１差分増幅器（３）の出力
   とを結合する第２差分増幅器（５）と、を具備するフィ
   ードフォワード増幅器。