JPH03153112A - バイアスシフト回路およびバイアスシフト方法 - Google Patents
バイアスシフト回路およびバイアスシフト方法Info
- Publication number
- JPH03153112A JPH03153112A JP1291812A JP29181289A JPH03153112A JP H03153112 A JPH03153112 A JP H03153112A JP 1291812 A JP1291812 A JP 1291812A JP 29181289 A JP29181289 A JP 29181289A JP H03153112 A JPH03153112 A JP H03153112A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- voltage
- circuit
- resistors
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 7
- 102220123496 rs557896607 Human genes 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、信号回路のバイアス電圧を、あるバイアス電
圧から他のバイアス電圧へ変換することのできるバイア
スシフト回路およびその方法に関するものである。
圧から他のバイアス電圧へ変換することのできるバイア
スシフト回路およびその方法に関するものである。
従来の技術
以下に、従来のバイアスシフトのための回路構成につい
て説明する。
て説明する。
第2図は従来のバイアスシフトのための構成を示す回路
図である。第1のバイアス系で構成された回路21と、
第2のバイアス系で構成された回路22を備え、この2
つの系を交流的に結合し、しかも直流的に切断するため
の容量 23で接続されている。なお、24は第1のバ
イアス電源、25は第2のバイアス電源である。
図である。第1のバイアス系で構成された回路21と、
第2のバイアス系で構成された回路22を備え、この2
つの系を交流的に結合し、しかも直流的に切断するため
の容量 23で接続されている。なお、24は第1のバ
イアス電源、25は第2のバイアス電源である。
発明が解決しようとする課題
(7か12ながら、従来の構成では、2つのバイアス系
回路を交流的に接続17、直流的に切断するために必ず
容量が必要であった。特に集積回路においては、この容
量を4付けするための外部ピンが必要なため、ビン数が
増加するLいう問題を在していた。
回路を交流的に接続17、直流的に切断するために必ず
容量が必要であった。特に集積回路においては、この容
量を4付けするための外部ピンが必要なため、ビン数が
増加するLいう問題を在していた。
本発明は、上記従来の問題点を解決するもので、容量を
用いることなく信号系のバイアス電圧を、あるバイアス
から他のバイアスへ変換することを可能としたバイアス
シフト回路およびその方法を提供することを目的乏する
ものである。
用いることなく信号系のバイアス電圧を、あるバイアス
から他のバイアスへ変換することを可能としたバイアス
シフト回路およびその方法を提供することを目的乏する
ものである。
課題を解決するための手段
本発明のバイアスシフト回路は、バッファアンプと、同
バッファアンプをバイアスする第1のバイアス電源で構
成された第1のバイアス系回路およびオペアンプと、前
記バッファアンプの出力端子と前記オペアンプの負側入
力端了吉同オペアンプの出力端子間に接続された第2の
抵抗と、前記オペアンプをバイアスする第2のバイアス
電源上、前記第1−のバイアス電源と前記第2のバイア
ス電源間に直列接続された第3占第4の抵抗と、同第3
と第4の抵抗の接続点と前記オペアンプの正側入力端子
間に接続されたバッファアンプで構成された第2のバイ
アス系回路を備えるとともに、前記第1−と第2の抵抗
の抵抗比が前記第3き第4の抵抗の抵抗比が等しいもの
である。
バッファアンプをバイアスする第1のバイアス電源で構
成された第1のバイアス系回路およびオペアンプと、前
記バッファアンプの出力端子と前記オペアンプの負側入
力端了吉同オペアンプの出力端子間に接続された第2の
抵抗と、前記オペアンプをバイアスする第2のバイアス
電源上、前記第1−のバイアス電源と前記第2のバイア
ス電源間に直列接続された第3占第4の抵抗と、同第3
と第4の抵抗の接続点と前記オペアンプの正側入力端子
間に接続されたバッファアンプで構成された第2のバイ
アス系回路を備えるとともに、前記第1−と第2の抵抗
の抵抗比が前記第3き第4の抵抗の抵抗比が等しいもの
である。
またバイアスシフト方法は、第2のバイアス系回路で構
成されたオペアンプの正側入力端子へ、第1のバイアス
系回路の第1のバイアス電圧と前記第2のバイアス系回
路の第2のバイアス電圧から前記オペアンプの利得を決
定する2個の抵抗の抵抗比と同率の抵抗比に応じてつく
り出した電圧を供給するものである。
成されたオペアンプの正側入力端子へ、第1のバイアス
系回路の第1のバイアス電圧と前記第2のバイアス系回
路の第2のバイアス電圧から前記オペアンプの利得を決
定する2個の抵抗の抵抗比と同率の抵抗比に応じてつく
り出した電圧を供給するものである。
作用
この構成および方法によって、第1のバイアス系回路か
ら第2のバイアス系回路へ、容量を使用することなく信
号を受は渡しするこ吉ができる。
ら第2のバイアス系回路へ、容量を使用することなく信
号を受は渡しするこ吉ができる。
実施例
以下、本発明の一実施例について、図面を参照にしなが
ら説明する。
ら説明する。
第1図は、本発明の一実施例のバイアスシフト回路を示
すシステム図である。第1のバイアス系の回路は、入力
端子111.バッファアンプ12および第1のバイアス
電源J3で構成され、第2のバイアス系回路は、オペア
ンプ15.バッファアンプ16、第2のバイアス電源1
4.抵抗17゜18.19.20および出力端子10で
構成されています。
すシステム図である。第1のバイアス系の回路は、入力
端子111.バッファアンプ12および第1のバイアス
電源J3で構成され、第2のバイアス系回路は、オペア
ンプ15.バッファアンプ16、第2のバイアス電源1
4.抵抗17゜18.19.20および出力端子10で
構成されています。
次に、この回路の動作を説明する。
まず、第1のバイアス系の回路1の出力すなわちバッフ
ァアンプ12の出力が、第2のバイアス系の回路2の抵
抗17へ入力される。この直流(D C)電位は、第1
のバイアス電源13の電圧値と等しく、この値を■、と
する。また第2のバイアス電源14の電圧値をv:!と
する。ここで抵抗19及び20の抵抗値をRI9とR2
,とすると、バッファアンプ1Gを介して第2のバイア
ス系回路2内にあるオペアンプ15の正入力端子へ供給
される電圧は、この値を■4とすると、となる。また抵
抗17.1!: 18の抵抗値をR1□。
ァアンプ12の出力が、第2のバイアス系の回路2の抵
抗17へ入力される。この直流(D C)電位は、第1
のバイアス電源13の電圧値と等しく、この値を■、と
する。また第2のバイアス電源14の電圧値をv:!と
する。ここで抵抗19及び20の抵抗値をRI9とR2
,とすると、バッファアンプ1Gを介して第2のバイア
ス系回路2内にあるオペアンプ15の正入力端子へ供給
される電圧は、この値を■4とすると、となる。また抵
抗17.1!: 18の抵抗値をR1□。
R11lとし、出力端子10のDCfllK圧をVoと
すると、前述のオペアンプ]、5の負入力端子へ供給さ
れる電圧は、この値を■、とすると、 となる。このオペアンプ15のオーブンループゲインが
十分高ければ、VA−=Vu となる。すなわち、 ・・・・・・(3) ここで、抵抗17.18,19.20の値を、R+?
: R+s= R+9 + R2゜となるようにえらぶ
と、(3)式は、 V2=VO・・・・・・(4) となる。すなわち第2のバイアス系の回路2のバイアス
電圧がV2となる。
すると、前述のオペアンプ]、5の負入力端子へ供給さ
れる電圧は、この値を■、とすると、 となる。このオペアンプ15のオーブンループゲインが
十分高ければ、VA−=Vu となる。すなわち、 ・・・・・・(3) ここで、抵抗17.18,19.20の値を、R+?
: R+s= R+9 + R2゜となるようにえらぶ
と、(3)式は、 V2=VO・・・・・・(4) となる。すなわち第2のバイアス系の回路2のバイアス
電圧がV2となる。
発明の効果
以上の様に、本発明によると、容量を使用することなく
、回路のバイアス電圧を、ある値から他の値へ容易に変
換することができる。
、回路のバイアス電圧を、ある値から他の値へ容易に変
換することができる。
第1図は、本発明の一実施例におけるバイアスシフト回
路のシステム図、第2図は従来のバイアスシフト回路の
回路図である。 1・・・・・・第1のバイアス系の回路、2・・・・・
・第2のバイアス系の回路、10・・・・・・出力端子
、11・・・・・・入力端子、12・・・・・・バッフ
ァアンプ、13・・・・・・第1のバイアス電源、14
・・・・・・第2のバイアス電源、15・・・・・・オ
ペアンプ、16・・・・・・バッファアンプ。17.1
8,19.20・・・・・・抵抗。
路のシステム図、第2図は従来のバイアスシフト回路の
回路図である。 1・・・・・・第1のバイアス系の回路、2・・・・・
・第2のバイアス系の回路、10・・・・・・出力端子
、11・・・・・・入力端子、12・・・・・・バッフ
ァアンプ、13・・・・・・第1のバイアス電源、14
・・・・・・第2のバイアス電源、15・・・・・・オ
ペアンプ、16・・・・・・バッファアンプ。17.1
8,19.20・・・・・・抵抗。
Claims (2)
- (1)バッファアンプと、同バッファアンプをバイアス
する第1のバイアス電源で構成された第1のバイアス系
回路およびオペアンプと、前記バッファアンプの出力端
子と前記オペアンプの負側入力端子に接続された第1の
抵抗と、前記オペアンプの負側入力端と同オペアンプの
出力端子間に接続された第2の抵抗と、前記オペアンプ
をバイアスする第2のバイアス電源と、前記第1のバイ
アス電源と前記第2のバイアス電源間に直列接続された
第3と第4の抵抗と、同第3と第4の抵抗の接続点と前
記オペアンプの正側入力端子間に接続されたバッファア
ンプで構成された第2のバイアス系回路を備えるととも
に、前記第1と第2の抵抗の抵抗比が前記第3と第4の
抵抗の抵抗比と等しいことを特徴とするバイアスシフト
回路。 - (2)第2のバイアス系回路で構成された反転アンプの
正側入力端子へ、第1のバイアス系回路の第1のバイア
ス電圧と前記第2のバイアス系回路の第2のバイアス電
圧から、前記反転アンプのゲインを決定する2個の抵抗
の抵抗比と同率の抵抗比に応じてつくり出した電圧を供
給することを特徴とするバイアスシフト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1291812A JPH03153112A (ja) | 1989-11-09 | 1989-11-09 | バイアスシフト回路およびバイアスシフト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1291812A JPH03153112A (ja) | 1989-11-09 | 1989-11-09 | バイアスシフト回路およびバイアスシフト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03153112A true JPH03153112A (ja) | 1991-07-01 |
Family
ID=17773737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1291812A Pending JPH03153112A (ja) | 1989-11-09 | 1989-11-09 | バイアスシフト回路およびバイアスシフト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03153112A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101043030B1 (ko) * | 2009-03-20 | 2011-06-21 | 주식회사 피플웍스 | 네거티브 바이어스 스위칭 회로 |
US8833513B2 (en) | 2010-09-17 | 2014-09-16 | Matsushou Co., Ltd. | Exhaust muffler provided with tail pipe |
-
1989
- 1989-11-09 JP JP1291812A patent/JPH03153112A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101043030B1 (ko) * | 2009-03-20 | 2011-06-21 | 주식회사 피플웍스 | 네거티브 바이어스 스위칭 회로 |
US8833513B2 (en) | 2010-09-17 | 2014-09-16 | Matsushou Co., Ltd. | Exhaust muffler provided with tail pipe |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3841428B2 (ja) | 電荷移送装置 | |
KR890004672B1 (ko) | 곱셈 회로 | |
JPS62287705A (ja) | Btl増幅回路 | |
JPH03153112A (ja) | バイアスシフト回路およびバイアスシフト方法 | |
JP3111460B2 (ja) | 電圧/絶対値電流コンバータ回路 | |
JPS6146566A (ja) | 絶対値回路 | |
JPS62272705A (ja) | 増幅回路 | |
EP0280516B1 (en) | Differential amplifier circuit | |
JP2001183396A (ja) | 差動プローブ | |
JPH06169225A (ja) | 電圧電流変換回路 | |
SU980233A1 (ru) | Преобразователь переменного тока в посто нный | |
JPS625665Y2 (ja) | ||
JPH0453050Y2 (ja) | ||
JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
JP2529354B2 (ja) | 電圧変換回路 | |
SU815866A1 (ru) | Усилитель | |
JPH0637449Y2 (ja) | 基準電圧発生器 | |
JPH03153113A (ja) | 可変利得増幅器 | |
RU2010415C1 (ru) | Дифференциальное токовое устройство | |
JPS59116878A (ja) | 絶対値回路 | |
JPS6038906A (ja) | 入力信号レベル検出回路 | |
JPS62100007A (ja) | Fet相補償回路におけるバイアス回路 | |
JPH0327157B2 (ja) | ||
JPH0494203A (ja) | 増幅回路 | |
JPH04322169A (ja) | 放電灯点灯装置 |