JP3508835B2 - 複数周波数帯域増幅回路 - Google Patents
複数周波数帯域増幅回路Info
- Publication number
- JP3508835B2 JP3508835B2 JP13130299A JP13130299A JP3508835B2 JP 3508835 B2 JP3508835 B2 JP 3508835B2 JP 13130299 A JP13130299 A JP 13130299A JP 13130299 A JP13130299 A JP 13130299A JP 3508835 B2 JP3508835 B2 JP 3508835B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- input
- output
- frequency band
- amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は複数の周波数帯域で
動作させる複数周波数帯域増幅回路に関する。
動作させる複数周波数帯域増幅回路に関する。
【０００２】
【従来の技術】通信機、例えば送信機等で使用する従来
の複数周波数帯域増幅回路は、図３に示すように、それ
ぞれ所要の周波数帯域毎に最適化された複数の増幅器３
２、３５を備えて、増幅器３２、３５を使用する周波数
帯域に応じて切り換えて動作させるものがある。この例
では、入力端３１から入力される周波数ｆ１の信号は、
増幅器３２により増幅され、出力端３３から出力され
る。同様に、周波数ｆ１の信号と時間的に異なるときに
入力端３４から入力される周波数ｆ２の信号は、増幅器
３５により増幅され、出力端３６から出力されるように
構成されている。
の複数周波数帯域増幅回路は、図３に示すように、それ
ぞれ所要の周波数帯域毎に最適化された複数の増幅器３
２、３５を備えて、増幅器３２、３５を使用する周波数
帯域に応じて切り換えて動作させるものがある。この例
では、入力端３１から入力される周波数ｆ１の信号は、
増幅器３２により増幅され、出力端３３から出力され
る。同様に、周波数ｆ１の信号と時間的に異なるときに
入力端３４から入力される周波数ｆ２の信号は、増幅器
３５により増幅され、出力端３６から出力されるように
構成されている。
【０００３】また、従来の他の複数周波数帯域増幅回路
は、図４に示すように入力整合回路４２、４７、増幅素
子４３、出力整合回路４４、４８を備えて、入力端４１
から入力された周波数ｆ１の信号は入力整合回路４２を
経由して増幅素子４３へ入力されて増幅され、出力整合
回路４４を経由して増幅出力として出力端４５から出力
される。同様に、周波数ｆ１の信号と時間的に異なると
きに入力端４６から入力された周波数ｆ２の信号は入力
整合回路４７を経由して増幅素子４３へ入力されて増幅
され、出力整合回路４８を経由して増幅出力として出力
端４９から出力されるように構成されている。
は、図４に示すように入力整合回路４２、４７、増幅素
子４３、出力整合回路４４、４８を備えて、入力端４１
から入力された周波数ｆ１の信号は入力整合回路４２を
経由して増幅素子４３へ入力されて増幅され、出力整合
回路４４を経由して増幅出力として出力端４５から出力
される。同様に、周波数ｆ１の信号と時間的に異なると
きに入力端４６から入力された周波数ｆ２の信号は入力
整合回路４７を経由して増幅素子４３へ入力されて増幅
され、出力整合回路４８を経由して増幅出力として出力
端４９から出力されるように構成されている。
【０００４】ここで、入力整合回路４２、４７および出
力整合回路４４、４８は、異なる動作周波数においてお
互いに干渉しない回路構成である必要があり、周波数共
用器の原理と同じである。周波数共用器で共用できる複
数の周波数の差は、ある程度広く離れている必要があ
る。
力整合回路４４、４８は、異なる動作周波数においてお
互いに干渉しない回路構成である必要があり、周波数共
用器の原理と同じである。周波数共用器で共用できる複
数の周波数の差は、ある程度広く離れている必要があ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
図３に示した従来の複数周波数帯域増幅回路では、それ
ぞれの周波数帯域毎に独立した増幅器を必要とするため
に、部品点数が増えて高価なものになるという問題点の
他に、多くの実装面積を必要とするという問題点があ
る。特に、高出力電力を得ることの出来る増幅素子は高
価であり、かつ部品形状も大きいという問題点もある。
図３に示した従来の複数周波数帯域増幅回路では、それ
ぞれの周波数帯域毎に独立した増幅器を必要とするため
に、部品点数が増えて高価なものになるという問題点の
他に、多くの実装面積を必要とするという問題点があ
る。特に、高出力電力を得ることの出来る増幅素子は高
価であり、かつ部品形状も大きいという問題点もある。
【０００６】また、上記の図４に示した従来の複数周波
数帯域増幅回路では、増幅素子を複数の周波数帯で動作
させることが可能であるが、この場合に使用できる入力
整合回路は、その特性上使用可能な比帯域幅（使用周波
数の中心周波数に対する周波数帯域幅）が小さく、より
広い周波数帯域で動作させることは困難であるという問
題点がある。
数帯域増幅回路では、増幅素子を複数の周波数帯で動作
させることが可能であるが、この場合に使用できる入力
整合回路は、その特性上使用可能な比帯域幅（使用周波
数の中心周波数に対する周波数帯域幅）が小さく、より
広い周波数帯域で動作させることは困難であるという問
題点がある。
【０００７】本発明は、構成が簡単で、かつ複数の周波
数帯域で動作させることができる複数周波数帯域増幅回
路を提供することを目的とする。
数帯域で動作させることができる複数周波数帯域増幅回
路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の請求項１にかか
る複数周波数帯域増幅回路は、複数の周波数帯域で動作
させる複数周波数帯域増幅回路であって、第１の周波数
帯域の第１の入力信号を±９０度の信号に分配する移相
分配器と、第１の入力信号と時間的に異なるときに入力
される第２の周波数帯域の第２の入力信号を同相分配す
る同相分配器と、移相分配器にて分配された各信号をそ
れぞれ各別に増幅し、かつ同相分配器にて分配された各
信号をそれぞれ各別に増幅する第１および第２の増幅素
子と、第１および第２の増幅素子から出力される増幅出
力を位相合成する位相合成器と、第１および第２の増幅
素子から出力される増幅出力を同相合成する同相合成器
とを備え、位相合成器から第１の入力信号を増幅した出
力信号を送出し、同相合成器から第２の各入力信号を増
幅した出力信号を送出することを特徴とする。
る複数周波数帯域増幅回路は、複数の周波数帯域で動作
させる複数周波数帯域増幅回路であって、第１の周波数
帯域の第１の入力信号を±９０度の信号に分配する移相
分配器と、第１の入力信号と時間的に異なるときに入力
される第２の周波数帯域の第２の入力信号を同相分配す
る同相分配器と、移相分配器にて分配された各信号をそ
れぞれ各別に増幅し、かつ同相分配器にて分配された各
信号をそれぞれ各別に増幅する第１および第２の増幅素
子と、第１および第２の増幅素子から出力される増幅出
力を位相合成する位相合成器と、第１および第２の増幅
素子から出力される増幅出力を同相合成する同相合成器
とを備え、位相合成器から第１の入力信号を増幅した出
力信号を送出し、同相合成器から第２の各入力信号を増
幅した出力信号を送出することを特徴とする。
【０００９】本発明の請求項２にかかる複数周波数帯域
増幅回路は、複数の周波数帯域で動作させる複数周波数
帯域増幅回路であって、第１の周波数帯域の第１の入力
信号を±９０度の信号に分配する移相分配器と、第１の
入力信号と時間的に異なると共に相互に時間的に異なる
ときに入力される異なる周波数帯域の第２の各入力信号
が各別に入力されてそれぞれの周波数帯域に各別に整合
する入力整合回路と、入力整合回路を介した各入力信号
を同相分配する同相分配器と、移相分配器にて分配され
た各信号をそれぞれ各別に増幅し、かつ同相分配器にて
分配された各信号をそれぞれ各別に増幅する第１および
第２の増幅素子と、第１および第２の増幅素子から出力
される増幅出力を位相合成する位相合成器と、第１およ
び第２の増幅素子から出力される増幅出力を同相合成す
る同相合成器と、第２の各入力信号の周波数帯域に各別
に整合する出力整合回路とを備え、位相合成器から第１
の入力信号を増幅した出力信号を送出し、出力整合回路
から第２の各入力信号を増幅した出力信号を送出するこ
とを特徴とする。
増幅回路は、複数の周波数帯域で動作させる複数周波数
帯域増幅回路であって、第１の周波数帯域の第１の入力
信号を±９０度の信号に分配する移相分配器と、第１の
入力信号と時間的に異なると共に相互に時間的に異なる
ときに入力される異なる周波数帯域の第２の各入力信号
が各別に入力されてそれぞれの周波数帯域に各別に整合
する入力整合回路と、入力整合回路を介した各入力信号
を同相分配する同相分配器と、移相分配器にて分配され
た各信号をそれぞれ各別に増幅し、かつ同相分配器にて
分配された各信号をそれぞれ各別に増幅する第１および
第２の増幅素子と、第１および第２の増幅素子から出力
される増幅出力を位相合成する位相合成器と、第１およ
び第２の増幅素子から出力される増幅出力を同相合成す
る同相合成器と、第２の各入力信号の周波数帯域に各別
に整合する出力整合回路とを備え、位相合成器から第１
の入力信号を増幅した出力信号を送出し、出力整合回路
から第２の各入力信号を増幅した出力信号を送出するこ
とを特徴とする。
【００１０】本発明の請求項１にかかる複数周波数帯域
増幅回路によれば、第１の入力信号が＋９０度の入力信
号および−９０度の入力信号に移相分配器で分配され、
移相分配器にて分配された各信号は第１および第２の増
幅素子でそれぞれ各別に増幅され、第１および第２の増
幅素子から出力される増幅出力は位相合成器で位相合成
される。したがって、第１および第２の増幅素子には互
いに逆位相の第１の入力信号が供給されて増幅され、増
幅出力は位相合成されるため、第１の入力信号に対して
は第１および第２の増幅素子はプッシュプル増幅作用を
行うことになる。
増幅回路によれば、第１の入力信号が＋９０度の入力信
号および−９０度の入力信号に移相分配器で分配され、
移相分配器にて分配された各信号は第１および第２の増
幅素子でそれぞれ各別に増幅され、第１および第２の増
幅素子から出力される増幅出力は位相合成器で位相合成
される。したがって、第１および第２の増幅素子には互
いに逆位相の第１の入力信号が供給されて増幅され、増
幅出力は位相合成されるため、第１の入力信号に対して
は第１および第２の増幅素子はプッシュプル増幅作用を
行うことになる。
【００１１】また、第１の入力信号と時間的に異なると
きに入力される第２の入力信号は同相分配器にて同相分
配され、同相分配された第２の入力信号は第１および第
２の増幅素子によって増幅され、第１および第２の増幅
素子から出力される増幅出力は同相合成器によって同相
合成される。したがって、第２の入力信号に対しては第
１および第２の増幅素子は並列増幅作用を行うことにな
る。
きに入力される第２の入力信号は同相分配器にて同相分
配され、同相分配された第２の入力信号は第１および第
２の増幅素子によって増幅され、第１および第２の増幅
素子から出力される増幅出力は同相合成器によって同相
合成される。したがって、第２の入力信号に対しては第
１および第２の増幅素子は並列増幅作用を行うことにな
る。
【００１２】したがって、一対の増幅素子によって複数
周波数帯域の入力信号を増幅することができることにな
る。
周波数帯域の入力信号を増幅することができることにな
る。
【００１３】本発明の請求項２にかかる複数周波数帯域
増幅回路によれば、第２の入力信号の各周波数帯域に各
別に整合する入力整合回路および出力整合回路を設けた
ために、本発明の請求項１にかかる複数周波数帯域増幅
回路に加えるに、第１の入力信号の他に周波数帯域が異
なる複数の第２の入力信号をそれぞれ第１および第２の
増幅素子によって増幅することができることになる。
増幅回路によれば、第２の入力信号の各周波数帯域に各
別に整合する入力整合回路および出力整合回路を設けた
ために、本発明の請求項１にかかる複数周波数帯域増幅
回路に加えるに、第１の入力信号の他に周波数帯域が異
なる複数の第２の入力信号をそれぞれ第１および第２の
増幅素子によって増幅することができることになる。
【００１４】
【発明の実施の形態】以下、本発明にかかる複数周波数
帯域増幅回路を実施の形態によって説明する。
帯域増幅回路を実施の形態によって説明する。
【００１５】図１は本発明の実施の一形態にかかる複数
周波数帯域増幅回路の構成を示すブロック図である。
周波数帯域増幅回路の構成を示すブロック図である。
【００１６】本発明の実施の一形態にかかる複数周波数
帯域増幅回路Ａは、入力端１に入力される周波数ｆ１の
入力信号は移相分配器２に供給されて、−９０度移相さ
せると共に＋９０度移相させる。移相分配器２は、例え
ば、中点タップを有するトランス２１からなり、入力信
号をトランス２１の中点タップに印加してそれぞれ巻き
線端から±９０度移相された出力を得る。−９０度移相
させられた入力信号は増幅素子３に供給されて増幅さ
れ、＋９０度移相されられた入力信号は増幅素子４に供
給されて増幅される。
帯域増幅回路Ａは、入力端１に入力される周波数ｆ１の
入力信号は移相分配器２に供給されて、−９０度移相さ
せると共に＋９０度移相させる。移相分配器２は、例え
ば、中点タップを有するトランス２１からなり、入力信
号をトランス２１の中点タップに印加してそれぞれ巻き
線端から±９０度移相された出力を得る。−９０度移相
させられた入力信号は増幅素子３に供給されて増幅さ
れ、＋９０度移相されられた入力信号は増幅素子４に供
給されて増幅される。
【００１７】増幅素子３および４によって増幅された信
号は位相合成器５に供給されて位相合成され、出力端６
へ送出される。位相合成器５は、例えば、トランス５１
からなりその１次巻き線の両端にそれぞれ各別に増幅素
子３、４から出力される増幅出力が印加され、トランス
５１の２次巻き線から、増幅出力が位相合成されて出力
される。
号は位相合成器５に供給されて位相合成され、出力端６
へ送出される。位相合成器５は、例えば、トランス５１
からなりその１次巻き線の両端にそれぞれ各別に増幅素
子３、４から出力される増幅出力が印加され、トランス
５１の２次巻き線から、増幅出力が位相合成されて出力
される。
【００１８】ここで、トランス２１による移相分配器２
は増幅素子３、４の入力端に対してインピーダンス整合
をさせる入力整合回路を形成している。また、トランス
５１による位相合成器５は増幅素子３、４の出力端に対
してインピーダンス整合をさせる出力整合回路を形成し
ている。
は増幅素子３、４の入力端に対してインピーダンス整合
をさせる入力整合回路を形成している。また、トランス
５１による位相合成器５は増幅素子３、４の出力端に対
してインピーダンス整合をさせる出力整合回路を形成し
ている。
【００１９】このように、周波数ｆ１の入力信号は移相
分配器２によってそれぞれ±９０度移相させられるた
め、増幅素子３および４には互いに逆位相の信号が入力
信号として加えられて増幅し、増幅出力は位相合成器５
にて合成されて出力されるために、増幅素子３および４
はプッシュプル増幅動作を行っていることになる。
分配器２によってそれぞれ±９０度移相させられるた
め、増幅素子３および４には互いに逆位相の信号が入力
信号として加えられて増幅し、増幅出力は位相合成器５
にて合成されて出力されるために、増幅素子３および４
はプッシュプル増幅動作を行っていることになる。
【００２０】一方、入力端１に供給される周波数ｆ１の
入力信号と時間的に異なるときに入力端７に入力される
周波数ｆ２の入力信号は同相分配器８に供給されて同相
で分配される。同相分配器８は、例えば、直列接続のキ
ャパシタ８１、８２からなり、キャパシタ８１、８２の
共通接続端子に周波数ｆ２の入力信号が供給されて、キ
ャパシタ８１の共通接続端子でない端子およびキャパシ
タ８２の共通接続端子でない端子から同相分配された出
力が得られる。同相分配器８からの出力信号は、それぞ
れ各別に増幅素子３、４に供給されて、増幅される。
入力信号と時間的に異なるときに入力端７に入力される
周波数ｆ２の入力信号は同相分配器８に供給されて同相
で分配される。同相分配器８は、例えば、直列接続のキ
ャパシタ８１、８２からなり、キャパシタ８１、８２の
共通接続端子に周波数ｆ２の入力信号が供給されて、キ
ャパシタ８１の共通接続端子でない端子およびキャパシ
タ８２の共通接続端子でない端子から同相分配された出
力が得られる。同相分配器８からの出力信号は、それぞ
れ各別に増幅素子３、４に供給されて、増幅される。
【００２１】増幅素子３からの出力信号および増幅素子
４からの出力信号は同相合成器９に供給されて同相合成
され、出力端１０から増幅出力が送出される。したがっ
て、このときの増幅素子３および４はそれぞれ同相で働
き、並列増幅動作を行うことになる。
４からの出力信号は同相合成器９に供給されて同相合成
され、出力端１０から増幅出力が送出される。したがっ
て、このときの増幅素子３および４はそれぞれ同相で働
き、並列増幅動作を行うことになる。
【００２２】同相合成器９は、例えば、直列接続された
キャパシタ９１、９２からなり、キャパシタ９１の共通
接続端子でない端子に増幅素子３からの出力信号が印加
され、キャパシタ９２の共通接続端子でない端子に増幅
素子４からの出力信号が印加され、キャパシタ９１と９
２との共通接続点から同相合成出力が得られて、出力端
１０へ送出される。
キャパシタ９１、９２からなり、キャパシタ９１の共通
接続端子でない端子に増幅素子３からの出力信号が印加
され、キャパシタ９２の共通接続端子でない端子に増幅
素子４からの出力信号が印加され、キャパシタ９１と９
２との共通接続点から同相合成出力が得られて、出力端
１０へ送出される。
【００２３】ここで、周波数ｆ２は周波数ｆ１の３倍程
度の周波数であり、キャパシタ８１の静電容量とキャパ
シタ８２の静電容量は互いに等しく、かつ移相分配器２
のリアクタンスを打ち消す程度の作用しか持たず、移相
分配器２による整合を乱すことはなく、周波数ｆ１にお
ける分配動作に影響を及ぼすことはない。
度の周波数であり、キャパシタ８１の静電容量とキャパ
シタ８２の静電容量は互いに等しく、かつ移相分配器２
のリアクタンスを打ち消す程度の作用しか持たず、移相
分配器２による整合を乱すことはなく、周波数ｆ１にお
ける分配動作に影響を及ぼすことはない。
【００２４】また、移相分配器２の周波数ｆ２に対する
アイソレーションが十分でないと、同相分配器８にて分
配された周波数ｆ２の入力信号成分が移相分配器２から
漏れて出力端に現れて、出力整合が取れなくなる。しか
し、複数周波数帯域増幅器Ａでは、移相分配器２や位相
合成器５の入出力端間のアイソレーションは十分にとれ
ており、整合がとれなくなるようなことはなく、周波数
ｆ２の入力信号に対する増幅作用に影響を及ぼすことは
ない。
アイソレーションが十分でないと、同相分配器８にて分
配された周波数ｆ２の入力信号成分が移相分配器２から
漏れて出力端に現れて、出力整合が取れなくなる。しか
し、複数周波数帯域増幅器Ａでは、移相分配器２や位相
合成器５の入出力端間のアイソレーションは十分にとれ
ており、整合がとれなくなるようなことはなく、周波数
ｆ２の入力信号に対する増幅作用に影響を及ぼすことは
ない。
【００２５】また、周波数ｆ１における同相合成器９の
リアクタンスは、位相合成器５のリアクタンスを打ち消
す程度の作用しか持たず、整合を乱すことはなく、周波
数ｆ１の信号に対する位相合成作用に影響を及ぼすこと
はない。
リアクタンスは、位相合成器５のリアクタンスを打ち消
す程度の作用しか持たず、整合を乱すことはなく、周波
数ｆ１の信号に対する位相合成作用に影響を及ぼすこと
はない。
【００２６】上記において説明したように、複数周波数
帯域増幅回路Ａによれば、周波数ｆ１の入力信号に対す
る動作は、入出力における増幅素子との整合にトランス
２１、５１を用いた移相分配器２や位相合成器５によっ
て行い、移相分配器２を用いるときは増幅素子３、４に
よってプッシュプル増幅動作が行われる。周波数ｆ２の
入力信号に対する動作は、キャパシタ８１、８２を用い
た同相分配器８や、キャパシタ９１、９２を用いた同相
合成器９によって行われ、このときは増幅素子３、４に
よって並列増幅動作が行われる。
帯域増幅回路Ａによれば、周波数ｆ１の入力信号に対す
る動作は、入出力における増幅素子との整合にトランス
２１、５１を用いた移相分配器２や位相合成器５によっ
て行い、移相分配器２を用いるときは増幅素子３、４に
よってプッシュプル増幅動作が行われる。周波数ｆ２の
入力信号に対する動作は、キャパシタ８１、８２を用い
た同相分配器８や、キャパシタ９１、９２を用いた同相
合成器９によって行われ、このときは増幅素子３、４に
よって並列増幅動作が行われる。
【００２７】この二つの異なる増幅動作を行わせること
により、周波数ｆ１として例えば、１．８ＭＨｚ〜５４
ＭＨｚ等の広い周波数帯域において動作させることと、
周波数ｆ２として例えば、１４４ＭＨｚ帯において動作
させることができるなど、広い周波数帯域での動作が可
能となる。
により、周波数ｆ１として例えば、１．８ＭＨｚ〜５４
ＭＨｚ等の広い周波数帯域において動作させることと、
周波数ｆ２として例えば、１４４ＭＨｚ帯において動作
させることができるなど、広い周波数帯域での動作が可
能となる。
【００２８】このように、一組の増幅素子を用いて従来
二組以上の増幅器を用いないと実現できなかった広帯域
にわたる動作を行わせることができて、低価格化と小実
装面積化が可能となる。
二組以上の増幅器を用いないと実現できなかった広帯域
にわたる動作を行わせることができて、低価格化と小実
装面積化が可能となる。
【００２９】次に本発明の実施の他の形態にかかる複数
周波数帯域増幅回路について説明する。
周波数帯域増幅回路について説明する。
【００３０】図２は本発明の実施の形態にかかる他の複
数周波数帯域増幅回路の構成を示すブロック図である。
数周波数帯域増幅回路の構成を示すブロック図である。
【００３１】本発明の実施の形態にかかる他の複数周波
数帯域増幅回路Ｂは、複数周波数帯域増幅回路Ａにおい
て周波数ｆ２に整合する入力整合回路１１と出力整合回
路１２、周波数ｆ３に整合する入力整合回路１４と出力
整合回路１５とが新たに設けてある他は、複数周波数帯
域増幅回路Ａと同様である。
数帯域増幅回路Ｂは、複数周波数帯域増幅回路Ａにおい
て周波数ｆ２に整合する入力整合回路１１と出力整合回
路１２、周波数ｆ３に整合する入力整合回路１４と出力
整合回路１５とが新たに設けてある他は、複数周波数帯
域増幅回路Ａと同様である。
【００３２】入力端１に入力される周波数ｆ１の入力信
号と時間的に異なるときに入力端７Ａに供給される周波
数ｆ２の入力信号は入力整合回路１１を通して同相分配
器８に供給されて同相分配され、同相分配された入力信
号はそれぞれ増幅素子３、４にて各別に増幅され、増幅
素子３、４から出力される増幅出力は同相合成器９にて
同相合成されて、出力整合回路１２を介して出力端１０
Ａから出力される。
号と時間的に異なるときに入力端７Ａに供給される周波
数ｆ２の入力信号は入力整合回路１１を通して同相分配
器８に供給されて同相分配され、同相分配された入力信
号はそれぞれ増幅素子３、４にて各別に増幅され、増幅
素子３、４から出力される増幅出力は同相合成器９にて
同相合成されて、出力整合回路１２を介して出力端１０
Ａから出力される。
【００３３】同様に、入力端１に入力される周波数ｆ１
の入力信号および入力端７Ａに入力される周波数ｆ２の
入力信号と時間的に異なるときに入力端７Ｂに供給され
る周波数ｆ３の入力信号は入力整合回路１４を通して同
相分配器８に供給されて同相分配され、同相分配された
入力信号はそれぞれ増幅素子３、４にて各別に増幅さ
れ、増幅素子３、４から出力される増幅出力は同相合成
器９にて同相合成されて、出力整合回路１５を介して出
力端１０Ｂから出力される。
の入力信号および入力端７Ａに入力される周波数ｆ２の
入力信号と時間的に異なるときに入力端７Ｂに供給され
る周波数ｆ３の入力信号は入力整合回路１４を通して同
相分配器８に供給されて同相分配され、同相分配された
入力信号はそれぞれ増幅素子３、４にて各別に増幅さ
れ、増幅素子３、４から出力される増幅出力は同相合成
器９にて同相合成されて、出力整合回路１５を介して出
力端１０Ｂから出力される。
【００３４】上記からも明らかなように、入力端７Ａに
入力される周波数ｆ２の入力信号に対して、増幅素子
３、４は並列増幅作用を行い、入力端７Ｂに入力される
周波数ｆ３の入力信号に対して、増幅素子３、４は並列
増幅作用を行う。なお、入力端１に入力される周波数ｆ
１の入力信号に対する作用は複数周波数帯域増幅回路Ａ
の場合と同様である。
入力される周波数ｆ２の入力信号に対して、増幅素子
３、４は並列増幅作用を行い、入力端７Ｂに入力される
周波数ｆ３の入力信号に対して、増幅素子３、４は並列
増幅作用を行う。なお、入力端１に入力される周波数ｆ
１の入力信号に対する作用は複数周波数帯域増幅回路Ａ
の場合と同様である。
【００３５】上記のように複数周波数帯域増幅回路Ｂ
は、３つの周波数帯域で動作する複数周波数帯域で作用
する複数周波数帯域増幅回路として作用する。
は、３つの周波数帯域で動作する複数周波数帯域で作用
する複数周波数帯域増幅回路として作用する。
【００３６】
【発明の効果】以上説明したように本発明にかかる複数
周波数帯域増幅回路よれば、一組の増幅素子を用いて複
数の広帯域にわたる動作を行わせることができて、低価
格化と小実装面積化ができるという効果が得られる。
周波数帯域増幅回路よれば、一組の増幅素子を用いて複
数の広帯域にわたる動作を行わせることができて、低価
格化と小実装面積化ができるという効果が得られる。
【図１】本発明の実施の一形態にかかる複数周波数帯域
増幅回路の構成を示すブロック図である。
増幅回路の構成を示すブロック図である。
【図２】本発明の実施の一形態にかかる他の複数周波数
帯域増幅回路の構成を示すブロック図である。
帯域増幅回路の構成を示すブロック図である。
【図３】従来の複数周波数帯域増幅回路の構成を示すブ
ロック図である。
ロック図である。
【図４】従来の他の複数周波数帯域増幅回路の構成を示
すブロック図である。
すブロック図である。
ＡおよびＢ 複数周波数帯域増幅回路
２ 移相分配器
３および４ 増幅素子
５ 位相合成器
８ 同相分配器
９ 同相合成器
１１および１４ 入力整合回路
１２および１５ 出力整合回路
Claims (2)
- 【請求項１】複数の周波数帯域で動作させる複数周波数
帯域増幅回路であって、第１の周波数帯域の第１の入力
信号を±９０度の信号に分配する移相分配器と、第１の
入力信号と時間的に異なるときに入力される第２の周波
数帯域の第２の入力信号を同相分配する同相分配器と、
移相分配器にて分配された各信号をそれぞれ各別に増幅
し、かつ同相分配器にて分配された各信号をそれぞれ各
別に増幅する第１および第２の増幅素子と、第１および
第２の増幅素子から出力される増幅出力を位相合成する
位相合成器と、第１および第２の増幅素子から出力され
る増幅出力を同相合成する同相合成器とを備え、位相合
成器から第１の入力信号を増幅した出力信号を送出し、
同相合成器から第２の各入力信号を増幅した出力信号を
送出することを特徴とする複数周波数帯域増幅回路。 - 【請求項２】複数の周波数帯域で動作させる複数周波数
帯域増幅回路であって、第１の周波数帯域の第１の入力
信号を±９０度の信号に分配する移相分配器と、第１の
入力信号と時間的に異なると共に相互に時間的に異なる
ときに入力される異なる周波数帯域の第２の各入力信号
が各別に入力されてそれぞれの周波数帯域に各別に整合
する入力整合回路と、入力整合回路を介した各入力信号
を同相分配する同相分配器と、移相分配器にて分配され
た各信号をそれぞれ各別に増幅し、かつ同相分配器にて
分配された各信号をそれぞれ各別に増幅する第１および
第２の増幅素子と、第１および第２の増幅素子から出力
される増幅出力を位相合成する位相合成器と、第１およ
び第２の増幅素子から出力される増幅出力を同相合成す
る同相合成器と、第２の各入力信号の周波数帯域に各別
に整合する出力整合回路とを備え、位相合成器から第１
の入力信号を増幅した出力信号を送出し、出力整合回路
から第２の各入力信号を増幅した出力信号を送出するこ
とを特徴とする複数周波数帯域増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13130299A JP3508835B2 (ja) | 1999-05-12 | 1999-05-12 | 複数周波数帯域増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13130299A JP3508835B2 (ja) | 1999-05-12 | 1999-05-12 | 複数周波数帯域増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323943A JP2000323943A (ja) | 2000-11-24 |
| JP3508835B2 true JP3508835B2 (ja) | 2004-03-22 |
Family
ID=15054793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13130299A Expired - Lifetime JP3508835B2 (ja) | 1999-05-12 | 1999-05-12 | 複数周波数帯域増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3508835B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005029695A1 (ja) | 2003-09-17 | 2006-11-30 | 日本電気株式会社 | 増幅器 |
| US7710202B2 (en) | 2003-09-17 | 2010-05-04 | Nec Corporation | Amplifier |
-
1999
- 1999-05-12 JP JP13130299A patent/JP3508835B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000323943A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6026062B1 (ja) | 負荷変調増幅器 | |
| US6326845B1 (en) | Feedforward amplifier | |
| US6236272B1 (en) | Traveling wave power combiner and radio base station | |
| US20070205828A1 (en) | Switched mode power amplifier using lumped element impedance inverter for parallel combining | |
| KR20050040840A (ko) | 바이패스 구조를 갖는 평형형 전력 증폭기 | |
| US11133781B2 (en) | Doherty amplifier and Doherty amplifier circuit | |
| WO2014155512A1 (ja) | 電力増幅器 | |
| KR100342783B1 (ko) | 전치왜곡 선형화장치 | |
| US6960959B2 (en) | Power amplifier and communication apparatus | |
| CN115021685A (zh) | 多尔蒂功率放大电路和射频前端模组 | |
| CN114915266A (zh) | 射频放大电路和射频前端模组 | |
| KR100351973B1 (ko) | Ｎ-웨이 하이 아이솔레이션 전력 분배기/합성기 | |
| US5966059A (en) | Phase shifting power coupler with three signals of equal amplitude | |
| JP2008236105A (ja) | 電力分配合成システム | |
| JP3301735B2 (ja) | 干渉波キャンセル装置 | |
| CN115549595A (zh) | 多尔蒂功率放大器 | |
| JP3508835B2 (ja) | 複数周波数帯域増幅回路 | |
| CN115800936B (zh) | 放大电路、无线通信模块和电子设备 | |
| CN116093572A (zh) | 基于变压器结构的宽带功分器及应用系统 | |
| CN115700998B (zh) | 多尔蒂功率放大器及射频前端模块 | |
| WO2022118445A1 (ja) | ドハティ増幅器 | |
| JP3105820B2 (ja) | 無線装置の相互変調歪低減回路 | |
| JPS6110339Y2 (ja) | ||
| JP2008516515A (ja) | 能動分相器を用いたドハティ増幅器 | |
| JPS63187805A (ja) | 分布平衡型周波数逓倍器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |