WO2022239217A1 - ドハティ増幅器 - Google Patents

Abstract

第１の信号を増幅するキャリアアンプ（４）と、第２の信号を増幅するピークアンプ（７）と、キャリアアンプ（４）による増幅後の第１の信号とピークアンプ（７）による増幅後の第２の信号とを合成する合成回路（８）とを備え、合成回路（８）が、キャリアアンプ（４）及びピークアンプ（７）におけるそれぞれの出力側の寄生容量をコンデンサ（３１），（３２）として含んでいるバンドパスフィルタ回路を備えている。

Description

ドハティ増幅器

　本開示は、ドハティ増幅器に関するものである。

　キャリアアンプとピークアンプとを備えているドハティ増幅器がある。キャリアアンプは、増幅対象の信号の電力に関わらず、増幅対象の信号を増幅する増幅器である。ピークアンプは、増幅対象の信号の電力が所定の電力以上であるときに限り、増幅対象の信号を増幅する増幅器である。
　キャリアアンプの出力側には寄生容量（以下「第１の寄生容量」という）があり、キャリアアンプの増幅率は、第１の寄生容量が大きいほど低下する。ピークアンプの出力側には寄生容量（以下「第２の寄生容量」という）があり、ピークアンプの増幅率は、第２の寄生容量が大きいほど低下する。

　ドハティ増幅器の増幅効率を高める技術として、特許文献１に開示されているドハティ増幅器がある。当該ドハティ増幅器は、増幅対象の信号が或る周波数（以下「共振周波数」という）であるときに共振する、第１の共振回路と第２の共振回路とを含んでいる。第１の共振回路が共振することで、キャリアアンプの増幅率に対する第１の寄生容量の影響が低減される。第２の共振回路が共振することで、ピークアンプの増幅率に対する第２の寄生容量の影響が低減される。

国際公開第２０１７／１４５２５８号

　特許文献に開示されているドハティ増幅器では、増幅対象の信号の周波数が共振周波数以外の周波数であれば、第１の共振回路及び第２の共振回路は、いずれも共振しない。したがって、増幅対象の信号の周波数が共振周波数以外の周波数であれば、第１の寄生容量の影響及び第２の寄生容量の影響によって、ドハティ増幅器の増幅効率が低下してしまうという課題があった。

　本開示は、上記のような課題を解決するためになされたもので、ドハティ増幅器の動作周波数帯域において、キャリアアンプ及びピークアンプにおけるそれぞれの出力側の寄生容量の影響に伴う増幅効率の低下を抑えることができるドハティ増幅器を得ることを目的とする。

　本開示に係るドハティ増幅器は、第１の信号を増幅するキャリアアンプと、第２の信号を増幅するピークアンプと、キャリアアンプによる増幅後の第１の信号とピークアンプによる増幅後の第２の信号とを合成する合成回路とを備え、合成回路が、キャリアアンプ及びピークアンプにおけるそれぞれの出力側の寄生容量をコンデンサとして含んでいるバンドパスフィルタ回路を備えているものである。

　本開示によれば、ドハティ増幅器の動作周波数帯域において、キャリアアンプ及びピークアンプにおけるそれぞれの出力側の寄生容量の影響に伴う増幅効率の低下を抑えることができる。

実施の形態１に係るドハティ増幅器を示す構成図である。 実施の形態１に係るドハティ増幅器の位相調整回路５を示す構成図である。 実施の形態１に係るドハティ増幅器の合成回路８を示す構成図である。 位相調整回路５及び合成回路８におけるそれぞれの通過位相特性を示す説明図である。 図１に示すドハティ増幅器の合成回路８におけるリターンロスの計算結果を示す説明図である。 図１に示すドハティ増幅器におけるバックオフ効率の低下量の計算結果を示す説明図である。 特許文献１に記載されているドハティ増幅器の位相遅延回路及び合成回路におけるそれぞれの通過位相特性を示す説明図である。 図１に示すドハティ増幅器における飽和動作時の効率低下量の計算結果を示す説明図である。 実施の形態２に係るドハティ増幅器を示す構成図である。 実施の形態３に係るドハティ増幅器を示す構成図である。

　以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。

実施の形態１．
　図１は、実施の形態１に係るドハティ増幅器を示す構成図である。
　図１に示すドハティ増幅器は、入力端子１、分配器２、第１の入力整合回路３、キャリアアンプ４、位相調整回路５、第２の入力整合回路６、ピークアンプ７、合成回路８、出力整合回路９及び出力端子１０を備えている。
　図１に示すドハティ増幅器は、例えば、モノシリック集積回路、又は、高周波基板に形成されている。

　入力端子１は、ドハティ増幅器の外部から、増幅対象の信号として、高周波信号が与えられる端子である。
　分配器２は、入力端子１に与えられた高周波信号の電力を２分配する。
　分配器２は、第１の信号として、電力分配後の一方の高周波信号を第１の入力整合回路３に出力し、第２の信号として、電力分配後の他方の高周波信号を位相調整回路５に出力する。

　第１の入力整合回路３の一端は、分配器２の一方の出力端と接続され、第１の入力整合回路３の他端は、キャリアアンプ４の入力端と接続されている。
　第１の入力整合回路３は、キャリアアンプ４の入力端のインピーダンスを入力端子１のインピーダンスと整合させる。

　キャリアアンプ４は、ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　）トランジスタ、又は、バイポーラトランジスタ等の増幅素子によって実現される。あるいは、キャリアアンプ４は、増幅素子とインピーダンス変換回路とを含む増幅回路によって実現される。
　キャリアアンプ４の入力端は、第１の入力整合回路３の他端と接続され、キャリアアンプ４の出力端は、合成回路８の一方の入力端と接続されている。
　キャリアアンプ４は、第１の入力整合回路３を通過してきた第１の信号を増幅する。
　キャリアアンプ４は、増幅後の第１の信号を合成回路８に出力する。

　位相調整回路５の一端は、分配器２の他方の出力端と接続され、位相調整回路５の他端は、第２の入力整合回路６の一端と接続されている。
　位相調整回路５は、ドハティ増幅器の動作周波数帯域において、合成回路８と同じ通過位相特性を有している。
　位相調整回路５は、分配器２から出力された第２の信号の位相を９０度遅延させ、位相遅延後の第２の信号を第２の入力整合回路６に出力する。
　図１に示すドハティ増幅器では、位相調整回路５が、ドハティ増幅器の動作周波数帯域において、第２の信号の位相を９０度遅延させている。ただし、位相の遅延量は、厳密に９０度である必要はなく、実用上問題のない範囲で、９０度と異なっていてもよい。

　第２の入力整合回路６の一端は、位相調整回路５の他端と接続され、第２の入力整合回路６の他端は、ピークアンプ７の入力端と接続されている。
　第２の入力整合回路６は、ピークアンプ７の入力端のインピーダンスを入力端子１のインピーダンスと整合させる。
　図１に示すドハティ増幅器では、第２の入力整合回路６が、位相調整回路５とピークアンプ７との間に接続されている。しかし、これは一例に過ぎず、第２の入力整合回路６が、分配器２の他方の出力端と位相調整回路５との間に接続されているものであってもよい。

　ピークアンプ７は、ＦＥＴ、ＭＯＳトランジスタ、又は、バイポーラトランジスタ等の増幅素子によって実現される。あるいは、ピークアンプ７は、増幅素子とインピーダンス変換回路とを含む増幅回路によって実現される。
　ピークアンプ７の入力端は、第２の入力整合回路６の他端と接続され、ピークアンプ７の出力端は、合成回路８の他方の入力端と接続されている。
　ピークアンプ７は、第２の入力整合回路６を通過してきた第２の信号の電力が所定の電力以上であるときに限り、第２の信号を増幅する。
　ピークアンプ７は、増幅後の第２の信号を合成回路８に出力する。

　合成回路８の一方の入力端は、キャリアアンプ４の出力端と接続され、合成回路８の他方の入力端は、ピークアンプ７の出力端と接続されている。また、合成回路８の合成点８ａは、出力整合回路９の一端と接続されている。
　合成回路８は、キャリアアンプ４による増幅後の第１の信号の位相を９０度遅延させる。
　合成回路８は、位相遅延後の第１の信号とピークアンプ７による増幅後の第２の信号とを合成する。
　合成回路８は、合成点８ａから、合成後の信号を出力整合回路９に出力する。
　図１に示すドハティ増幅器では、合成回路８が、第１の信号の位相を９０度遅延させている。ただし、位相の遅延量は、厳密に９０度である必要はなく、実用上問題のない範囲で、９０度と異なっていてもよい。

　出力整合回路９の一端は、合成回路８の合成点８ａと接続され、出力整合回路９の他端は、出力端子１０と接続されている。
　出力整合回路９は、合成回路８による合成後の信号のインピーダンスを図示せぬ負荷のインピーダンスと整合させる。
　出力端子１０には、図示せぬ負荷が接続されている。
　出力端子１０は、出力整合回路９を通過してきた合成後の信号を図示せぬ負荷に出力するための端子である。

　図２は、実施の形態１に係るドハティ増幅器の位相調整回路５を示す構成図である。
　図２に示す位相調整回路５は、バンドパスフィルタ回路を備えている。
　バンドパスフィルタ回路は、インダクタ１１，１２，１３及びコンデンサ１４，１５を有している。
　インダクタ１１の一端は、分配器２の他方の出力端及びコンデンサ１４の一端のそれぞれと接続されている。インダクタ１１の他端は、インダクタ１２の一端及びインダクタ１３の一端のそれぞれと接続されている。
　インダクタ１２の一端は、インダクタ１１の他端及びインダクタ１３の一端のそれぞれと接続されている。インダクタ１２の他端は、コンデンサ１５の一端及び第２の入力整合回路６の一端のそれぞれと接続されている。

　インダクタ１３の一端は、インダクタ１１の他端及びインダクタ１２の一端のそれぞれと接続されている。インダクタ１３の他端は、グランドと接続されている。
　コンデンサ１４の一端は、分配器２の他方の出力端及びインダクタ１１の一端のそれぞれと接続されている。コンデンサ１４の他端は、グランドと接続されている。
　コンデンサ１５の一端は、インダクタ１２の他端及び第２の入力整合回路６の一端のそれぞれと接続されている。コンデンサ１５の他端は、グランドと接続されている。
　図２に示す位相調整回路５が備えるバンドパスフィルタ回路は、インダクタ１１，１２，１３及びコンデンサ１４，１５を有している。当該バンドパスフィルタ回路は、ドハティ増幅器の動作周波数帯域において、合成回路８と同じ通過位相特性を有しており、第２の信号の位相を９０度遅延させる回路であればよい。したがって、当該バンドパスフィルタ回路の構成は、図２に示す構成に限るものではなく、例えば、インダクタ１１，１２とコンデンサ１４，１５とを有する構成であってもよい。
　図２に示す位相調整回路５は、集中定数素子である、インダクタ１１，１２，１３及びコンデンサ１４，１５によって表されている。しかし、これは一例に過ぎず、位相調整回路５は、分布定数素子によって表されるものであってもよい。

　図３は、実施の形態１に係るドハティ増幅器の合成回路８を示す構成図である。
　図３に示す合成回路８は、キャリアアンプ４及びピークアンプ７におけるそれぞれの出力側の寄生容量をコンデンサ３１，３２として含んでいるバンドパスフィルタ回路を備えている。
　バンドパスフィルタ回路は、コンデンサ３１，３２のほかに、インダクタ２１，２２，３３を有している。
　電流源４ａは、キャリアアンプ４の電流源である。
　電流源７ａは、ピークアンプ７の電流源である。
　コンデンサ３１は、電流源４ａに付加されているキャリアアンプ４の出力側の寄生容量である。
　コンデンサ３２は、電流源７ａに付加されているピークアンプ７の出力側の寄生容量である。
　図３に示す合成回路８が備えるバンドパスフィルタ回路は、インダクタ２１，２２，３３及びコンデンサ３１，３２を有している。当該バンドパスフィルタ回路は、ドハティ増幅器の動作周波数帯域において、位相調整回路５と同じ通過位相特性を有しており、第１の信号の位相を９０度遅延させる回路であればよい。したがって、当該バンドパスフィルタ回路の構成は、図３に示す構成に限るものではなく、例えば、インダクタ２１，２２とコンデンサ３１，３２とを有する構成であってもよい。

　次に、図１に示すドハティ増幅器の動作について説明する。
　ドハティ増幅器の外部から、増幅対象の信号として、高周波信号が入力端子１に与えられる。
　分配器２は、入力端子１に与えられた高周波信号の電力を２分配する。
　分配器２は、第１の信号として、電力分配後の一方の高周波信号を第１の入力整合回路３に出力し、第２の信号として、電力分配後の他方の高周波信号を位相調整回路５に出力する。
　分配器２による電力の２分配は、均等分配であってもよいし、不均等分配であってもよい。

　分配器２から出力された第１の信号は、第１の入力整合回路３を介して、キャリアアンプ４の入力端に与えられる。
　分配器２から出力された第２の信号の位相は、位相調整回路５によって、ドハティ増幅器の動作周波数帯で、９０度遅延される。
　位相調整回路５による位相遅延後の第２の信号は、第２の入力整合回路６を介して、ピークアンプ７の入力端に与えられる。

　キャリアアンプ４は、第１の入力整合回路３を通過してきた第１の信号を増幅し、増幅後の第１の信号を合成回路８に出力する。
　ピークアンプ７は、第２の入力整合回路６を通過してきた第２の信号の電力が所定の電力未満であれば、第２の信号の増幅動作を行わない。このとき、ピークアンプ７と合成回路８との接続点のインピーダンスが無限大になり、当該接続点が等価的に開放端となる。
　ピークアンプ７は、第２の信号の電力が所定の電力以上であれば、第２の信号を増幅し、増幅後の第２の信号を合成回路８に出力する。
　ピークアンプ７の入力端に与えられる第２の信号の電力が小さいために、ピークアンプ７による増幅後の第２の信号の電力が、キャリアアンプ４による増幅後の第１の信号の電力よりも小さくなるときのピークアンプ７の動作は、バックオフ動作と呼ばれる。ピークアンプ７の入力端に与えられる第２の信号の電力が大きくなり、ピークアンプ７による増幅後の第２の信号の電力が、キャリアアンプ４による増幅後の第１の信号の電力と同じになるときのピークアンプ７の動作は、飽和動作と呼ばれる。

　合成回路８は、キャリアアンプ４による増幅後の第１の信号の位相を、ドハティ増幅器の動作周波数帯で、９０度遅延させる。
　合成回路８は、位相遅延後の第１の信号とピークアンプ７による増幅後の第２の信号とを合成する。
　合成回路８による合成後の信号は、合成点８ａから、出力整合回路９に出力される。

　ここで、合成回路８は、図３に示すように、インダクタ２１，２２，３３及びコンデンサ３１，３２を有しているバンドパスフィルタ回路を含んでいる。
　バンドパスフィルタ回路は、ドハティ増幅器の動作周波数帯で、第１の信号の位相を９０度遅延させる回路であり、或る１つの周波数で共振する共振回路ではない。ドハティ増幅器の動作周波数帯は、複数の周波数を含む周波数帯域である。
　位相調整回路５は、図２に示すように、インダクタ１１，１２，１３及びコンデンサ１４，１５を有しているバンドパスフィルタ回路を含んでいる。
　バンドパスフィルタ回路は、ドハティ増幅器の動作周波数帯で、第２の信号の位相を９０度遅延させる回路であり、ドハティ増幅器の動作周波数帯に含まれる或る１つの周波数で共振する共振回路ではない。
　合成回路８が備えるバンドパスフィルタ回路の通過位相特性と、位相調整回路５が備えるバンドパスフィルタ回路の通過位相特性とは、図４に示すように、ドハティ増幅器の動作周波数帯において、概ね同じ通過位相特性である。
　図４は、位相調整回路５及び合成回路８におけるそれぞれの通過位相特性を示す説明図である。
　図４において、横軸は規格化周波数、縦軸は通過位相［ｄｅｇｒｅｅ］を示している。
　破線は、位相調整回路５の通過位相特性であり、点線は、合成回路８の通過位相特性である。ドハティ増幅器の動作周波数帯としては、例えば、０．９～１．１の規格化周波数が考えられる。
　したがって、合成回路８による位相遅延後の第１の信号の位相と、ピークアンプ７による増幅後の第２の信号の位相とが、概ね同じ位相となるため、キャリアアンプ４及びピークアンプ７におけるそれぞれの出力側の寄生容量の影響が低減される。

　出力整合回路９は、合成回路８による合成後の信号のインピーダンスを図示せぬ負荷のインピーダンスと整合させる。
　例えば、キャリアアンプ４及びピークアンプ７におけるそれぞれの出力インピーダンスが５０Ωであれば、合成点８ａのインピーダンスは２５Ωとなる。負荷のインピーダンスが５０Ωであれば、出力整合回路９は、合成点８ａのインピーダンスが５０Ωとなるように、合成点８ａのインピーダンスを変換する。
　合成回路８による合成後の信号は、出力整合回路９及び出力端子１０を介して、図示せぬ負荷に与えられる。

　図５は、図１に示すドハティ増幅器の合成回路８におけるリターンロスの計算結果を示す説明図である。
　図５において、横軸は規格化周波数、縦軸はリターンロス［ｄＢ］を示している。
　実線は、図１に示すドハティ増幅器の合成回路８のリターンロスであり、破線は、特許文献１に記載されている合成回路のリターンロスである。
　特許文献１に記載されている合成回路では、規格化周波数が１．０であるときの動作周波数が、第１及び第２の共振回路の共振周波数である。
　特許文献１に記載されているドハティ増幅器では、動作周波数が共振周波数であるときに、キャリアアンプ及びピークアンプにおけるそれぞれの出力側の寄生容量の影響が低減される。しかし、動作周波数が共振周波数以外の周波数では、第１及び第２の共振回路が共振しないため、合成回路のリターンロスが大きくなっている。即ち、特許文献１に記載されている合成回路のリターンロスの周波数特性は、狭帯域である。
　図１に示すドハティ増幅器の合成回路８は、或る１つの周波数で共振する共振回路ではなく、ドハティ増幅器の動作周波数帯で、第１の信号の位相を９０度遅延させるバンドパスフィルタ回路を含むものである。したがって、合成回路８のリターンロスの周波数特性は、特許文献１に記載されている合成回路のリターンロスの周波数特性よりも広帯域である。

　図６は、図１に示すドハティ増幅器におけるバックオフ効率の低下量の計算結果を示す説明図である。
　図６において、横軸は規格化周波数、縦軸はバックオフ効率の低下量［％］を示している。
　実線は、図１に示すドハティ増幅器におけるバックオフ効率の低下量であり、破線は、特許文献１に記載されているドハティ増幅器におけるバックオフ効率の低下量である。
　特許文献１に記載されているドハティ増幅器では、動作周波数が共振周波数であるときに、キャリアアンプ及びピークアンプにおけるそれぞれの出力側の寄生容量の影響が低減される。しかし、動作周波数が共振周波数以外の周波数では、第１及び第２の共振回路が共振しないため、ドハティ増幅器におけるバックオフ効率の低下量が大きくなっている。即ち、特許文献１に記載されているドハティ増幅器におけるバックオフ効率の周波数特性は、狭帯域である。
　図１に示すドハティ増幅器に含まれている位相調整回路５及び合成回路８のそれぞれは、或る１つの周波数で共振する共振回路ではなく、ドハティ増幅器の動作周波数帯で、位相を９０度遅延させるバンドパスフィルタ回路を含むものである。したがって、図１に示すドハティ増幅器におけるバックオフ効率の周波数特性は、特許文献１に記載されているドハティ増幅器におけるバックオフ効率の周波数特性よりも広帯域である。

　図７は、特許文献１に記載されているドハティ増幅器の位相遅延回路及び合成回路におけるそれぞれの通過位相特性を示す説明図である。
　図７おいて、横軸は規格化周波数、縦軸は通過位相［ｄｅｇｒｅｅ］を示している。
　実線は、位相遅延回路の通過位相特性であり、点線は、合成回路の通過位相特性である。
　動作周波数が共振周波数であるときは、位相遅延回路の通過位相と合成回路の通過位相とが一致している。しかし、動作周波数が共振周波数以外の周波数であるときは、位相遅延回路の通過位相と合成回路の通過位相とが一致していない。このため、特許文献１に記載されているドハティ増幅器は、飽和動作時において、第１の信号と第２の信号との合成損失が大きくなり、効率が低下する。
　図１に示すドハティ増幅器は、図４に示すように、位相調整回路５の通過位相特性と合成回路８の通過位相特性とが、動作周波数帯において、概ね同じ通過位相特性であるため、特許文献１に記載されているドハティ増幅器よりも、飽和動作時における、第１の信号と第２の信号との合成損失が小さくなる。

　図８は、図１に示すドハティ増幅器における飽和動作時の効率低下量の計算結果を示す説明図である。
　図８において、横軸は規格化周波数、縦軸は飽和動作時の効率低下量［％］を示している。
　実線は、図１に示すドハティ増幅器における飽和動作時の効率低下量であり、破線は、特許文献１に記載されているドハティ増幅器における飽和動作時の効率低下量である。
　特許文献１に記載されているドハティ増幅器では、動作周波数が共振周波数であるときに、キャリアアンプ及びピークアンプにおけるそれぞれの出力側の寄生容量の影響が低減される。しかし、動作周波数が共振周波数以外の周波数では、第１及び第２の共振回路が共振しないため、飽和動作時の効率の低下量が大きくなっている。即ち、特許文献１に記載されているドハティ増幅器における飽和動作時の効率の周波数特性は、狭帯域である。
　図１に示すドハティ増幅器に含まれている位相調整回路５及び合成回路８のそれぞれは、或る１つの周波数で共振する共振回路ではなく、ドハティ増幅器の動作周波数帯で、信号の位相を９０度遅延させるバンドパスフィルタ回路を含むものである。したがって、図１に示すドハティ増幅器における飽和動作時の効率の周波数特性は、特許文献１に記載されているドハティ増幅器における飽和動作時の効率の周波数特性よりも広帯域である。

　以上の実施の形態１では、第１の信号を増幅するキャリアアンプ４と、第２の信号を増幅するピークアンプ７と、キャリアアンプ４による増幅後の第１の信号とピークアンプ７による増幅後の第２の信号とを合成する合成回路８とを備え、合成回路８が、キャリアアンプ４及びピークアンプ７におけるそれぞれの出力側の寄生容量をコンデンサ３１，３２として含んでいるバンドパスフィルタ回路を備えているように、ドハティ増幅器を構成した。したがって、ドハティ増幅器は、ドハティ増幅器の動作周波数帯域において、キャリアアンプ４及びピークアンプ７におけるそれぞれの出力側の寄生容量の影響に伴う増幅効率の低下を抑えることができる。

実施の形態２．
　図１に示すドハティ増幅器は、第１の入力整合回路３及び第２の入力整合回路６を備えている。
　実施の形態２では、第１の入力整合回路３及び第２の入力整合回路６を備えていないドハティ増幅器について説明する。

　図９は、実施の形態２に係るドハティ増幅器を示す構成図である。
　図９に示すドハティ増幅器は、第１の入力整合回路３及び第２の入力整合回路６を備えていない点以外は、図１に示すドハティ増幅器と同様である。
　キャリアアンプ４の入力端のインピーダンスが、入力端子１のインピーダンスと同じであれば、第１の入力整合回路３を省略することができる。
　ピークアンプ７の入力端のインピーダンスが、入力端子１のインピーダンスと同じであれば、第２の入力整合回路６を省略することができる。
　図９に示すドハティ増幅器は、図１に示すドハティ増幅器よりも小型化を図ることができる。

実施の形態３．
　実施の形態３では、増幅素子５１，５２が追加されているドハティ増幅器について説明する。

　図１０は、実施の形態３に係るドハティ増幅器を示す構成図である。
　図１０において、図１及び図９と同一符号は同一又は相当部分を示すので説明を省略する。
　増幅素子５１は、第１の入力整合回路３とキャリアアンプ４との間に接続されている。
　増幅素子５１は、キャリアアンプ４と同様の増幅器である。
　増幅素子５１は、第１の入力整合回路３を通過してきた第１の信号を増幅し、増幅後の第１の信号をキャリアアンプ４に出力する。
　図１０に示すドハティ増幅器では、増幅素子５１が、キャリアアンプ４の前段に設けられている。しかし、これは一例に過ぎず、増幅素子５１が、キャリアアンプ４の後段に設けられているものであってもよい。

　増幅素子５２は、第２の入力整合回路６とピークアンプ７との間に接続されている。
　増幅素子５２は、ピークアンプ７と同様の増幅器である。
　増幅素子５２は、第２の入力整合回路６を通過してきた第２の信号を増幅し、増幅後の第２の信号をピークアンプ７に出力する。
　図１０に示すドハティ増幅器では、増幅素子５２が、ピークアンプ７の前段に設けられている。しかし、これは一例に過ぎず、増幅素子５２が、ピークアンプ７の後段に設けられているものであってもよい。
　図１０に示すドハティ増幅器は、増幅素子５１，５２が追加されることで、図１に示すドハティ増幅器よりも利得を上げることができる。
　図１０に示すドハティ増幅器では、増幅素子５１，５２が図１に示すドハティ増幅器に適用されている。しかし、これは一例に過ぎず、増幅素子５１，５２が図９に示すドハティ増幅器に適用されているものであってもよい。

　なお、本開示は、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

　本開示は、ドハティ増幅器に適している。

　１　入力端子、２　分配器、３　第１の入力整合回路、４　キャリアアンプ、５　位相調整回路、６　第２の入力整合回路、７　ピークアンプ、８　合成回路、８ａ　合成点、９　出力整合回路、１０　出力端子、１１，１２，１３　インダクタ、１４，１５　コンデンサ、２１，２２，３３　インダクタ、３１，３２　コンデンサ、５１，５２　増幅素子。

Claims (4)

1. 　第１の信号を増幅するキャリアアンプと、
   　第２の信号を増幅するピークアンプと、
   　前記キャリアアンプによる増幅後の第１の信号と前記ピークアンプによる増幅後の第２の信号とを合成する合成回路とを備え、
   　前記合成回路は、前記キャリアアンプ及び前記ピークアンプにおけるそれぞれの出力側の寄生容量をコンデンサとして含んでいるバンドパスフィルタ回路を備えていることを特徴とするドハティ増幅器。
2. 　第２の信号の位相を遅延させ、位相調整後の第２の信号を前記ピークアンプに出力する位相調整回路を備え、
   　前記位相調整回路は、バンドパスフィルタ回路を備えており、ドハティ増幅器の動作周波数帯域において、前記合成回路と同じ通過位相特性を有していることを特徴とする請求項１記載のドハティ増幅器。
3. 　前記合成回路による合成後の信号のインピーダンスを負荷のインピーダンスと整合させる出力整合回路を備えたことを特徴とする請求項１記載のドハティ増幅器。
4. 　増幅対象の信号の電力を２分配し、第１の信号として、電力分配後の一方の信号を出力し、第２の信号として、電力分配後の他方の信号を出力する分配器と、
   　前記分配器と前記キャリアアンプとの間に接続されており、前記キャリアアンプの入力端のインピーダンスを前記分配器の入力側のインピーダンスと整合させる第１の入力整合回路と、
   　前記分配器と前記ピークアンプとの間に接続されており、前記ピークアンプの入力端のインピーダンスを前記分配器の入力側のインピーダンスと整合させる第２の入力整合回路と
   　を備えたことを特徴とする請求項１記載のドハティ増幅器。

Images