JP2006067494A - 非線形補償回路及び歪み補償電力増幅回路 - Google Patents

非線形補償回路及び歪み補償電力増幅回路 Download PDF

Info

Publication number
JP2006067494A
JP2006067494A JP2004250706A JP2004250706A JP2006067494A JP 2006067494 A JP2006067494 A JP 2006067494A JP 2004250706 A JP2004250706 A JP 2004250706A JP 2004250706 A JP2004250706 A JP 2004250706A JP 2006067494 A JP2006067494 A JP 2006067494A
Authority
JP
Japan
Prior art keywords
circuit
nonlinear
operation circuit
linear
distributor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004250706A
Other languages
English (en)
Inventor
Shigeru Amano
茂 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004250706A priority Critical patent/JP2006067494A/ja
Publication of JP2006067494A publication Critical patent/JP2006067494A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】 簡易な構成でAM−PM補償帯域を広くすることができる歪み補償電力増幅回路を提供する。
【解決手段】
分配器1は、入力信号を2分配する。線形動作回路2は、各種線形素子の組み合わせで構成される。合成器5は、2分配された信号を合成する。また、分配器1、線形動作回路2および合成器5は、入力信号を2分配して合成する間に90度の位相差を与える。
非線形動作回路3、4は、アンチパラレルダイオードとアンチパラレルダイオードの寄生容量を打ち消すインダクタが並列に接続された構成を有する。
【選択図】 図1

Description

本発明は、非線形補償回路及び歪み補償電力増幅回路に関し、特に簡易な構成で補償帯域を広くすることができる非線形補償回路及び歪み補償電力増幅回路に関する。
従来のこの種の歪み補償電力増幅回路は、電力増幅回路で発生する非線形歪みを補償するための1手段として、プリディストータ方式が用いられている。このプリディストータ方式は、副増幅器を必要としないため電力効率の低下を抑えることができるという利点がある。
また、プリディストータの1例として、AM−PM補償用プリディストータが知られている(例えば、特許文献1参照)。この従来技術の動作は、入力端子からの入力信号を3dB結合器で90度位相の異なる信号に分配した後、一方の信号をリミッタによりAM成分を抑圧する。また他方の信号を位相調整し、それぞれの信号をウィルキンソン型合成器により合成して出力する。従って、入力される信号レベルが低い場合には、2系統の信号が90度位相差で合成され、信号レベルが大きくなるに伴って位相差が小さくなるように動作する。すなわち、入力レベルが大きくなる場合に、出力される信号のレベル、位相を変化させることで、後段に接続される電力増幅回路の非線形歪みを補償することができることとしている。
特開昭60−113544号公報
上述した従来の歪み補償電力増幅回路は、リミッタを用いているので、入力レベルがリミッタ動作レベルを超えると歪みが発生し、また歪みの増加を抑えるためのレベル設定が必要になるという欠点がある。言い換えれば、ダイナミックレンジが狭いという欠点がある。
本発明の目的は、ダイナミックレンジが広く、動作周波数の範囲も広い歪み補償電力増幅回路を提供することにある。
本発明の非線形補償回路は、入力信号を2分配する分配器と、分配された信号を合成する合成器と、前記分配器および前記合成器の間の一方の系に接続された線形動作回路と、他方の系に接続された少なくとも2段直列の非線形動作回路とを備えたことを特徴としている。
また、前記線形動作回路は、伝送線路、減衰器、遅延線、インダクタまたはコンデンサのいずれか、あるいは組み合わせで構成されることを特徴としている。
また、前記非線形動作回路は、逆極性で並列接続されたダイオード(アンチパラレルダイオード)とインダクタとが並列に接続されたことを特徴としている。
また、前記インダクタは、アンチパラレルダイオードの接合容量を打ち消す定数として、使用周波数帯域の範囲内で作用し、且つ異なる定数に設定されることを特徴としている。
また、前記分配器、前記合成器および前記線形動作回路は、前記非線形動作回路を短絡したとき、前記入力信号が2分配から合成される間に90度の位相差が得られる組み合わせとして選定されることを特徴としている。
また、本発明の歪み補償電力増幅回路は、前記非線形補償回路と、前記非線形補償回路の出力側に接続された電力増幅器とより構成されることを特徴としている。
本発明の非線形補償回路及び歪み補償電力増幅回路によれば、入力信号を2分配した一方に、非線形動作回路を少なくとも2段従属接続することにより、ダイナミックレンジを広く、また動作周波数の範囲も広くすることができるという効果がある。
次に、本発明を実施するための最良の形態について図面を参照して説明する。図1は、本発明の歪み補償電力増幅回路の一つの実施の形態を示すブロック図である。
図1に示す本実施の形態は、入力信号を分配する分配器1と、線形動作回路2と、非線形動作回路3、4と、合成器5とを含む非線形補償回路と、電力増幅器6とを含んで構成されている。
分配器1は、入力信号を2分配し、合成器5は、2つの信号を合成して出力する。分配器1および合成器5は、入力信号が2分配から合成される間に90度の位相差が得られるように、90度分配器/合成器、同相分配器/合成器などから適宜選定される。
線形動作回路2は、2分配した信号の振幅または位相を調整するために、伝送線路、減衰器、遅延線、インダクタまたはコンデンサのいずれか、あるいは組み合わせ等が動作条件に応じて接続される。
非線形動作回路3、4は、電力増幅器5で発生するAM−PMを補償する。また、非線形素子として、ゼロバイアスで動作するダイオードを用いることにより、動作レベルを広くすることができる。
電力増幅器5は、合成器5から出力された信号を所要のレベルまで増幅する。
以上に示す構成は、アルミナ等の誘電体材料を用いたマイクロ波回路で実現することにより小型化を図ることができる。
次に、本発明に係わる非線形動作回路1段の場合についてその動作を説明する。図2は、図1に示す非線形動作回路が1段の場合の実施例を示すブロック図である。図3は、図2に示すインダクタンス定数を可変した場合の非線形動作回路1段の周波数特性図である。図4は、図3に示す特性図において、インダクタンス定数を中心周波数に設定した場合の周波数特性図である。図5は、図3に対応する非線形補償回路の振幅‐周波数特性図である。図6は、図3に対応する非線形補償回路の入力レベル‐位相特性図である。図7は、図3に対応する小信号時の反射係数および伝達係数の周波数特性図である。
なお、図3、図4および図7は、入力が小信号(ダイオードがオフ)の場合を示している。
図2によると、図1の分配器1は90度分配器11、同じく合成器5は同相合成器51として、また線形動作回路2は以下の説明を簡単にするために無損失線路(短絡回路)としてそれぞれ構成されている。さらに、図1の非線形動作回路3は、アンチパラレルダイオード31、32およびインダクタ33により構成されている。このインダクタ33は、アンチパラレルダイオードの接合容量を打ち消す定数として、使用周波数帯域の範囲内で作用する定数に設定される。
このように構成された非線形動作回路3は、インダクタ33の定数を増加するに従って、入力反射係数「S(1,1)」および順方向伝達係数「S(2,1)」は、図3に示すように変化する。すなわち、インダクタ33の定数が増加するに従って、大きな落ち込みを有する順方向伝達係数「S(2,1)」は、その最小値が低い周波数にシフトし、同様に入力反射係数「S(1,1)」は、その最大値が低い周波数にシフトする。言い換えれば、ダイオードがオフのため、LC並列共振でインピーダンスが増大することによる減衰特性(順方向伝達係数)と並列共振点における電力反射の増加を表すものである。
ここで、インダクタ33の定数を所要周波数帯域とする、2.11GHz〜2.17GHzの中心周波数2.14GHzに設定した場合を図4に示す。
図4(小信号時)に示す非線形動作回路3を有する非線形補償回路、すなわち90度分配器11から同相合成器51出力までの特性が、図5、図6で示される。
次に、入力レベルを可変した場合について、説明する。図5は、入力信号レベルがステップ状に可変されたそれぞれにおける、出力レベルの周波数特性図である。図5によると、入力レベルが小信号時(ダイオードがオフ)から大きくなるに従って、出力レベルが増加(上方向)するとともに、右下がりから平坦な特性に変化している。
また、図6は、使用周波数帯域2.11GHz〜2.17GHzの範囲の内、入力周波数が2.04GHz、2.14GHz、2.24GHzの3条件における入力信号レベルに対する通過位相特性図である。図6によると、小信号時では、非線形動作回路3が開回路に等価となるため、90度に近い位相特性を示している。そして、入力信号レベルが大きくなり、ダイオードがオンに変わる辺り(変曲点)から、急激に位相が変化している。
ここで、所要の特性は、周波数帯域2.11GHz〜2.17GHzの範囲で、入力レベルに係わらず一定、または補正が容易な1次傾斜を示すことである。よって、図5、図6を小信号レベルについて示す図7のように、非線形動作回路1段では、周波数特性を一定または1次傾斜にすることができない。
次に、本発明に係わる非線形動作回路2段の場合についてその動作を説明する。図8は、図1に示す非線形動作回路が2段の場合の実施例を示すブロック図である。図9は、図8に示すインダクタンス定数を異なる値に設定した場合の周波数特性図である。図10は、図8に対応する非線形補償回路の振幅‐周波数特性図である。図11は、図8に対応する非線形補償回路の位相‐周波数特性図である。図12は、図8に対応する小信号時の反射係数および伝達係数の周波数特性図である。
図8によると、90度分配器11と同相合成器51とが接続された一方の系に線形動作回路3、4が従属接続された構成で挿入されている。
ここで、アンチパラレルダイオードの寄生容量を打ち消すためのインダクタ33、43は、中心周波数に対応する図4の時の定数より、一方を大きく、他方を小さい定数に設定する。
このときの非線形動作回路3、4の従属接続は、入力周波数を横軸とし、入力反射係数「S(1,1)」および順方向伝達係数「S(2,1)」を縦軸として、図9に示される。
図9は、非線形動作回路3のみの図4と比べると、入力反射係数および順方向伝達係数の変化が緩やかになっている。すなわち、インダクタンス定数を可変したときの周波数特性を示す図3において、インダクタンスの定数をわずかにずらした2つの特性曲線を合成することにより求めることができる。
このように設定された2段接続の非線形動作回路3、4を用いて構成された非線形補償回路は、図5、図6に対応して、図10、図11に示される。すなわち、図10は、入力信号レベルがステップ状に可変されたそれぞれにおける、出力レベルの周波数特性図である。図10によると、入力レベルが小信号時(ダイオードがオフ)から大きくなるに従って、出力レベルが増加(上方向)するとともに、右下がりの特性が緩やかに変化している。
また、図11は、使用周波数帯域2.11GHz〜2.17GHzの範囲の内、入力周波数が2.04GHz、2.14GHz、2.24GHzの3条件における入力信号レベルに対する通過位相特性図である。図11によると、小信号時では、非線形動作回路3が開回路に等価となるため、90度に近い位相特性を示している。そして、入力信号レベルが小信号の場合であれ、ダイオードがオンに変わる辺り(変曲点)から急激に位相が変化する領域であれ、周波数による偏差が図6に比べて圧縮されていることがわかる。
これより、図7に対応する小信号時の反射係数および伝達係数の周波数特性は、図12に示される。従って、所要の特性、すなわち周波数帯域2.11GHz〜2.17GHzの範囲で、入力レベルに係わらず一定、または補正が容易な1次傾斜を示す周波数範囲が図7に比べて、格段に改善していることが読み取れる。
以上に説明した非線形動作回路2段による非線形補償回路は、その出力が電力増幅器6に入力され、電力増幅器6より発生するAM−PMを広い動作レベル且つ広帯域で補償することができる。
また、非線形補償回路は、90度分配器と同相合成器との組み合わせに限らず、非線形動作回路を除いた分配器、合成器および線形動作回路からなる構成が、入力信号を2分配して合成する間に90度の位相差が得られることを条件として、各種の分配器、合成器などを組み合わせることができる。
さらに、非線形補償回路は、2段従属接続に限らず複数段従属接続することもできる。例えば、3段従属接続の場合、インダクタは、アンチパラレルダイオードの接合容量を打ち消す定数として、使用周波数帯域の中心値およびその前後の3値を選ぶことができる。
本発明の歪み補償電力増幅回路の一つの実施の形態を示すブロック図である。 図1に示す非線形動作回路が1段の場合の実施例を示すブロック図である。 図2に示すインダクタンス定数を可変した場合の非線形動作回路1段の周波数特性図である。 図3に示す特性図において、インダクタンス定数を中心周波数に設定した場合の周波数特性図である。 図3に対応する非線形補償回路の振幅‐周波数特性図である。 図3に対応する非線形補償回路の入力レベル‐位相特性図である。 図3に対応する小信号時の反射係数および伝達係数の周波数特性図である。 図1に示す非線形動作回路が2段の場合の実施例を示すブロック図である。 図8に示すインダクタンス定数を異なる値に設定した場合の周波数特性図である。 図8に対応する非線形補償回路の振幅‐周波数特性図である。 図8に対応する非線形補償回路の位相‐周波数特性図である。 図3に対応する小信号時の反射係数および伝達係数の周波数特性図である。
符号の説明
1 分配器
2 線形動作回路
3、4 非線形動作回路
5 合成器
6 電力増幅器

Claims (6)

  1. 入力信号を2分配する分配器と、分配された信号を合成する合成器と、前記分配器および前記合成器の間の一方の系に接続された線形動作回路と、他方の系に接続された少なくとも2段直列の非線形動作回路とを備えたことを特徴とする非線形補償回路。
  2. 前記線形動作回路は、伝送線路、減衰器、遅延線、インダクタまたはコンデンサのいずれか、あるいは組み合わせで構成されることを特徴とする請求項1記載の非線形補償回路。
  3. 前記非線形動作回路は、逆極性で並列接続されたダイオード(アンチパラレルダイオード)とインダクタとが並列に接続されたことを特徴とする請求項1記載の非線形補償回路。
  4. 前記インダクタは、アンチパラレルダイオードの接合容量を打ち消す定数として、使用周波数帯域の範囲内で作用し、且つ異なる定数に設定されることを特徴とする請求項3記載の非線形補償回路。
  5. 前記分配器、前記合成器および前記線形動作回路は、前記非線形動作回路を短絡したとき、前記入力信号が2分配から合成される間に90度の位相差が得られる組み合わせとして選定されることを特徴とする請求項1記載の非線形補償回路。
  6. 請求項1乃至5いずれか記載の前記非線形補償回路と、前記非線形補償回路の出力側に接続された電力増幅器とより構成されることを特徴とする歪み補償電力増幅回路。
JP2004250706A 2004-08-30 2004-08-30 非線形補償回路及び歪み補償電力増幅回路 Pending JP2006067494A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004250706A JP2006067494A (ja) 2004-08-30 2004-08-30 非線形補償回路及び歪み補償電力増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004250706A JP2006067494A (ja) 2004-08-30 2004-08-30 非線形補償回路及び歪み補償電力増幅回路

Publications (1)

Publication Number Publication Date
JP2006067494A true JP2006067494A (ja) 2006-03-09

Family

ID=36113526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004250706A Pending JP2006067494A (ja) 2004-08-30 2004-08-30 非線形補償回路及び歪み補償電力増幅回路

Country Status (1)

Country Link
JP (1) JP2006067494A (ja)

Similar Documents

Publication Publication Date Title
US9614480B2 (en) Wide-band multi stage doherty power amplifier
JP4792273B2 (ja) 増幅器
US9660591B2 (en) Power amplifier
US7164316B2 (en) Series-Type Doherty Amplifier Without Hybrid Coupler
US8872583B2 (en) Power amplifier with advanced linearity
US6326845B1 (en) Feedforward amplifier
US10608594B2 (en) Doherty amplifier
US6242979B1 (en) Linearization using parallel cancellation in linear power amplifier
JP6160689B2 (ja) 電力増幅器
US8400216B2 (en) 3-way Doherty power amplifier using driving amplifier
US10340855B2 (en) Doherty amplifier
JP2006311300A (ja) 高周波増幅器
US9461596B1 (en) Doherty power amplifier with integrated pre-distortion
US10931239B2 (en) Amplification circuit
CN111615788A (zh) 功率放大电路
JP6439236B2 (ja) マルチバンド増幅器及び信号増幅方法
JP2007288545A (ja) 前置歪補償回路
JP2006067494A (ja) 非線形補償回路及び歪み補償電力増幅回路
JP2003332852A (ja) プリディストーション回路
WO2022239217A1 (ja) ドハティ増幅器
WO2021260828A1 (ja) ドハティ増幅器
RU2178946C2 (ru) Корректор нелинейных искажений
US11152900B2 (en) Multistage amplifier
JP2000244253A (ja) フィードフォワード増幅器
JP2006186838A (ja) 歪生成器及び低歪増幅器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20070119

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070612

RD01 Notification of change of attorney

Effective date: 20080613

Free format text: JAPANESE INTERMEDIATE CODE: A7421

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302