JPH0746001A - マイクロ波半導体回路 - Google Patents

マイクロ波半導体回路

Info

Publication number
JPH0746001A
JPH0746001A JP5190318A JP19031893A JPH0746001A JP H0746001 A JPH0746001 A JP H0746001A JP 5190318 A JP5190318 A JP 5190318A JP 19031893 A JP19031893 A JP 19031893A JP H0746001 A JPH0746001 A JP H0746001A
Authority
JP
Japan
Prior art keywords
circuit
field effect
effect transistor
impedance
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5190318A
Other languages
English (en)
Other versions
JP3146094B2 (ja
Inventor
Yoshitada Iyama
義忠 伊山
Mitsuhiro Shimozawa
充弘 下沢
Akio Iida
明夫 飯田
Sunao Takagi
直 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19031893A priority Critical patent/JP3146094B2/ja
Publication of JPH0746001A publication Critical patent/JPH0746001A/ja
Application granted granted Critical
Publication of JP3146094B2 publication Critical patent/JP3146094B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Networks Using Active Elements (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【目的】 反射回路を構成するインピーダンス可変回路
のリアクタンスを高低切り替えたときの損失変動を小さ
くした半導体移相器、半導体変調器等のマイクロ波半導
体回路を得ることを目的とする。 【構成】 ハイブッリッド回路１の二つの分配端子２，
３にそれぞれ設ける反射回路を構成するインピーダンス
可変回路は、ドレイン・ソース間に共振用インダクタ１
９ａを設けた電界効果トランジスタ１３ａ，１４ａと、
上記のソースに一端を接続し他端を接地する抵抗とキャ
パシタの直列回路と、からなる２つの回路を並列接続し
て構成し、上記の並列接続の一方の回路の抵抗１５の値
を他方の回路の抵抗１７の値より小さな値とし、且つ上
記と同じ一方の回路のキャパシタ１６ａの値を他方の回
路のキャパシタ１８ａより大きな値としたものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は反射回路等のリアクタ
ンスを高低切り替えた場合の損失変動を小さくした半導
体移相器、半導体変調器等のマイクロ波半導体回路に関
する。
【０００２】
【従来の技術】図２５は、例えば、C.L.CHEN et.al：
“ A Low-Loss Ku-Band Monolithic Analog Phase Shif
ter ”,IEEE Trans.,Vol.MTT-35,No.3，pp.315-320(Ma
r.1987)に示された、従来のマイクロ波半導体回路の反
射形移相器の構成を示す等価回路図である。図におい
て、ハイブリッド回路１の２つの分配端子２，３にはそ
れぞれ一端を接地したバラクタダイオード４が接続され
ている。バラクタダイオード４には、外部よりバイアス
が印加されるが、ここではそのためのバイアス回路は図
示を省略している。
【０００３】次に図２５の反射形移相器の動作について
説明する。ハイブリッド回路１の入力端子５より入射し
た信号は等分配されて分配端子２と分配端子３に現れ、
上記各分配端子に設けられたバラクタダイオード４によ
り反射されて出力端子６に現れる。この際に、バラクタ
ダイオード４に印加するバイアスを変化させると、バラ
クタダイオード４の呈するインピーダンスが変化してイ
ンピーダンス可変回路として機能する。以上の結果、バ
ラクタダイオード４により反射されて出力端子６に現れ
る信号の位相が変化して移相器として動作する。
【０００４】図２６は、上記の動作についてさらに詳細
に説明するため、バラクタダイオード４が呈する反射係
数を示したものである。バラクタダイオード４には逆バ
イアスを印加して使用するが、ここで、例えば印加バイ
アス電圧を、−Ｖ1 ，−Ｖ2 （但し、Ｖ1 ，Ｖ2 ＞０，
｜−Ｖ1 ｜＜｜−Ｖ2 ｜）とする。上記の逆バイアス電
圧の大きさを大きくしていくと、バラクタダイオード４
の容量、抵抗が小さくなり、反対に、上記の逆バイアス
電圧の大きさをを小さくしていくと、バラクタダイオー
ド４の容量、抵抗が大きくなる。従って、印加バイアス
電圧が−Ｖ1 の場合には、バラクタダイオード４は低リ
アクタンス、高抵抗となり、このときバラクタダイオー
ド４の呈する反射係数Γ1 を、図２６に示す。ここで、
θ1 はΓ1 の位相である。一般に、リアクタンスと抵抗
の直列回路の場合、リアクタンス値が小さくなると抵抗
に加わる電圧が相対的に増加する結果、抵抗値が同一で
あってもリアクタンス値の減少にしたがい損失が増加し
て反射損失が増し、反射係数の絶対値が小さくなる。上
記のバラクタダイオード４では、リアクタンス値が低下
するとともに抵抗は増加する関係があるので、反射係数
の絶対値の減少は一層顕著である。
【０００５】一方、印加バイアス電圧が−Ｖ2 の場合に
は、バラクタダイオード４は高リアクタンス、低抵抗と
なるため、反射係数Γ2 は、Γ1 より位相が進み、か
つ、絶対値が大きく、このときバラクタダイオード４の
呈する反射係数Γ2 を、図２６に示す。ここで、θ2 は
Γ2 の位相である。従って、印加バイアスの変化によ
り、バラクタダイオード４が呈する反射係数の位相をθ
1 、θ2 と変えることができるので、印加バイアス電圧
を適切に選ぶことにより、上記Γ1 の位相θ1 とΓ2 の
位相θ2 との差Φを移相器１のもつ所要の移相量として
いる。
【０００６】次に、他のマイクロ波半導体回路について
説明する。図２７は、例えば、C.ANDRICOS et.al：“C-
Band 6-Bit GaAs Monolithic Phase Shifter”,IEEE Tr
ans.,Vol.MTT-33,No.12,pp.1591-1596（Dec.1985）に示
された、従来のマイクロ波半導体回路のローデッドライ
ン形移相器の構成を示す等価回路図である。主線路７の
上の概略１／４波長間隔の２点に分岐線路８が接続さ
れ、上記各分岐線路８の他の一端は電界効果トランジス
タ９を介して接地されている。
【０００７】次に、図２７に示すローデッドライン形移
相器の動作について説明する。図２８は上記図２７の２
つの電界効果トランジスタ９のゲートに接地電位に等し
い０Ｖのバイアス電圧を印加した場合の等価回路図であ
る。この場合、電界効果トランジスタ９のドレイン・ソ
ース間は抵抗性の低インピーダンスを呈し、分岐線路８
の先端には低インピーダンスの抵抗が装荷されたと見做
せる。一方、図２９は上記電界効果トランジスタ９への
印加バイアス電圧を切り換えて、ピンチオフ電圧よりも
低い負のバイアス電圧を印加した場合の等価回路図であ
る。この場合、電界効果トランジスタ９のドレイン・ソ
ース間は容量性の高インピーダンスを呈し、分岐線路８
の先端には高インピーダンスの容量が装荷されたと見做
せる。ここで、分岐線路８の電気長が１／４波長より僅
かに長く選ばれていると、分岐線路８のインピーダンス
変換の働きによって、図２８に示した場合は、主線路７
には抵抗分を含む容量性のインピーダンスが装荷される
ことになり、図２９に示した場合は、主線路７には抵抗
分を含まない誘導性のインピーダンスが装荷されたこと
になる。以上のように、従来の構成のローデッドライン
形移相器は、電界効果トランジスタ９のゲートへ印加す
るバイアス電圧を変えることにより、ドレイン・ソース
間が呈するインピーダンスを変え、主線路７の分岐線路
８の接続点から電界効果トランジスタ９側を見たインピ
ーダンスを同時に、容量性から誘導性へ、またはその逆
へと変えることにより、主線路７を伝搬する電波の位相
を変える移相器として動作する。
【０００８】次に、他のマイクロ波半導体回路について
説明する。図３０は、例えば、高山，肥後：“３．８Ｇ
Ｈｚ帯４Ｗ４相位相変調器”，電子通信学会，マイクロ
波研究会資料ＭＷ７３−１０８（１９７３）に示され
た、従来の位相変調器の構成を示す等価回路図である。
サーキュレータ１０の一端子に無損失変換回路１１を介
してＰＩＮダイオード１２が接続されている。
【０００９】次に、図３０の位相変調器を２相位相変調
器として動作させる場合を例に挙げ説明する。ＰＩＮダ
イオード１２に順方向電流を印加した場合の等価回路と
逆方向電圧を印加した場合の等価回路を図３１、図３２
にそれぞれ示す。順方向電流を印加した場合、ＰＩＮダ
イオード１２は抵抗性の低インピーダンスを呈し、逆方
向電圧を印加した場合、ＰＩＮダイオード１２は容量性
の高インピーダンスを呈する。従って、無損失変換回路
１１とＰＩＮダイオード１２の接続点におけるＰＩＮダ
イオード１２側からの反射波の位相差は１８０度より僅
かに小さくなる。ここで、無損失変換回路１１として例
えばインダクタンスを用い、その値を適切に選ぶと、Ｐ
ＩＮダイオード１２の低インピーダンス状態における位
相遅れが、ＰＩＮダイオード１２の高インピーダンス状
態における位相遅れより大きくなる結果、サーキュレー
タ１０の反射回路の接続端子３３における無損失変換回
路１１側からの反射波の位相差を１８０度とすることが
でき、２相位相変調器として動作する。
【００１０】
【発明が解決しようとする課題】従来の半導体移相器、
半導体変調器などのマイクロ波半導体回路は以上のよう
に構成されているので、反射回路もしくは分岐回路を構
成する半導体への印加バイアスを切り替えたときに、反
射係数の絶対値に差があるため、もしくはリアクタンス
の容量性と誘導性を切り替えたときの抵抗分に差がある
ため、損失変動が生ずる。この結果、例えば半導体移相
器を用いたフェーズドアレーアンテナにおいては、サイ
ドローブレベルが高くなりアンテナ性能の劣化を招き、
また、半導体変調器を用いた送信機においては、変調波
に歪みが生じて、信号誤り率の増加や不要波輻射の増加
をもたらすなどの課題がある。
【００１１】この発明は上記のような課題を解決するた
めになされたもので、反射回路もしくは分岐回路を構成
するインピーダンス可変回路のリアクタンスを高低切り
替えたときの損失変動を小さくした半導体移相器、半導
体変調器等のマイクロ波半導体回路を得ることを目的と
する。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１から請求項６に係る発明のマイクロ波半
導体回路は、ハイブッリッド回路の所定の二つの分配端
子にそれぞれ設ける反射回路を半導体素子を用いたイン
ピーダンス可変回路で構成し、上記分配端子から当該イ
ンピーダンス可変回路側を見て、低いリアクタンスを呈
するときには上記インピーダンス可変回路は低い抵抗分
を有し、上記のリアクタンスと比較して高いリアクタン
スを呈するときには上記インピーダンス可変回路は上記
の抵抗分と比較して高い抵抗分を有するようにしたもの
である。
【００１３】また、請求項７に係る発明のマイクロ波半
導体回路は、主線路と、上記主線路上の概略１／４波長
間隔の２点に一端を接続する分岐線路と、上記分岐線路
の他端と接地間に半導体素子を用いたインピーダンス可
変回路と、を備え、上記分岐線路と上記インピーダンス
可変回路の接続点からインピーダンス可変回路側を見
て、低いリアクタンスを呈するときには上記インピーダ
ンス可変回路は低い抵抗分を有し、上記のリアクタンス
と比較して高いリアクタンスを呈するときには上記イン
ピーダンス可変回路は上記の抵抗分と比較して高い抵抗
分を有するようにしたものである。
【００１４】また、請求項８に係る発明のマイクロ波半
導体回路は、サーキュレータの所定の端子に反射回路と
して半導体素子を用いたインピーダンス可変回路を備
え、上記所定の端子から、上記インピーダンス可変回路
側を見て、低いリアクタンスを呈するときには上記イン
ピーダンス可変回路は低い抵抗分を有し、上記のリアク
タンスと比較して高いリアクタンスを呈するときには上
記インピーダンス可変回路は上記の抵抗分と比較して高
い抵抗分を有するようにしたものである。
【００１５】
【作用】以上のように構成された請求項１から請求項６
に係る発明のマイクロ波半導体回路では、ハイブッリッ
ド回路の所定の二つの分配端子にそれぞれ設けた反射回
路を半導体素子を用いたインピーダンス可変回路が、低
いリアクタンスを呈するときには上記インピーダンス可
変回路は低い抵抗分を有し、上記のリアクタンスと比較
して高いリアクタンスを呈するときには上記インピーダ
ンス可変回路は上記の抵抗分と比較して高い抵抗分を有
して、インピーダンス可変回路のリアクタンスの切り換
え時における反射係数の絶対値を等しくとることによ
り、損失の変動をなくすことができる。
【００１６】また、請求項７に係る発明のマイクロ波半
導体回路では、主線路上の概略１／４波長間隔の２点に
それぞれ一端を接続する分岐線路の他端と接地間に設け
た半導体素子を用いたインピーダンス可変回路が、低い
リアクタンスを呈するときには上記インピーダンス可変
回路は低い抵抗分を有し、上記のリアクタンスと比較し
て高いリアクタンスを呈するときには上記インピーダン
ス可変回路は上記の抵抗分と比較して高い抵抗分を有し
て、インピーダンス可変回路のリアクタンスの切り換え
時における抵抗分での電力損失を等しくとることによ
り、損失の変動をなくすことができる。
【００１７】また、請求項８に係る発明のマイクロ波半
導体回路では、サーキュレータの所定の端子に設けた反
射回路を構成する半導体素子を用いたインピーダンス可
変回路が、低いリアクタンスを呈するときには上記イン
ピーダンス可変回路は低い抵抗分を有し、上記のリアク
タンスと比較して高いリアクタンスを呈するときには上
記インピーダンス可変回路は上記の抵抗分と比較して高
い抵抗分を有して、インピーダンス可変回路のリアクタ
ンスの切り換え時における反射係数の絶対値を等しくと
ることにより、損失の変動をなくすことができる。
【００１８】
【実施例】実施例１．図１は請求項２に係わる発明の実
施例１を示す反射形移相器の等価回路図である。図にお
いて、ハイブリッド回路１の２つの分配端子２，３に、
それぞれ設ける反射回路を構成するインピーダンス可変
回路は、ドレイン・ソース間に共振用インダクタ１９ａ
を設けた電界効果トランジスタ１３ａ、１４ａと、上記
電界効果トランジスタのソースに一端を接続し他端を接
地した抵抗とキャパシタの直列回路と、を有する回路を
２つ並列接続して構成し、上記の並列接続した回路の一
方の回路の抵抗の値（ここでは抵抗１５とし抵抗値Ｒａ
とする）を他方の回路の抵抗の値（ここでは抵抗１７と
し抵抗値Ｒｂとする）より小さく、上記と同じ一方の回
路のキャパシタ１６ａの値（ここではキャパシタ１６ａ
とし容量値をＣａとする）を他方の回路のキャパシタの
容量値（ここではキャパシタ１８ａとし容量値をＣｂと
する）より大きな値としている。
【００１９】次に、図１の反射形移相器の動作について
説明する。以下の説明では、簡単のため、反射回路を構
成するインピーダンス可変回路の２つの電界効果トラン
ジスタ１３ａ，１４ａは同一特性のものとする。先ず、
ハイブリッド回路１の２つの分配端子にそれぞれ設けた
インピーダンス可変回路の一方の電界効果トランジスタ
１３ａのゲートに接地電位に等しい０Ｖのバイアス電圧
を印加し、他方の電界効果トランジスタ１４ａのゲート
にピンチオフ電圧よりも低い負のバイアス電圧を印加し
た場合の等価回路を図２に示す。この場合、電界効果ト
ランジスタ１３ａのドレイン・ソース間は抵抗性の低イ
ンピーダンスを呈し（以下、この電界効果トランジスタ
の状態をＯＮ状態と呼ぶ）、電界効果トランジスタ１４
ａのドレイン・ソース間は容量性の高インピーダンスを
呈する（以下、この電界効果トランジスタの状態をＯＦ
Ｆ状態と呼ぶ）。上記の電界効果トランジスタ１３ａの
ドレイン・ソース間インピーダンスは十分低いが、必ず
いくばくかの抵抗Ｒ1 をもつ。一方、上記の電界効果ト
ランジスタ１４ａのドレイン・ソース間に接続された共
振用インダクタ１９ａを、ドレイン・ソース間容量と並
列共振するように値を設定することにより、ドレイン・
ソース間は、ほぼ開放と見做せる。
【００２０】図３は上記のように考えた場合の簡略化し
た等価回路を示す。分配端子２と分配端子３には、それ
ぞれ上記抵抗Ｒ1 （電界効果トランジスタがＯＮ状態の
ときの抵抗）と抵抗１５とキャパシタ１６ａとの直列回
路からなる反射回路が構成される。図４は、この場合の
反射回路が呈する反射係数Γ1 を示す。ここで、ハイブ
リッド回路１の分配端子からハイブリッド回路側を見た
インピーダンスをＺ0 、角周波数をω、ハイブリッド回
路１の分配端子から反射回路側を見たインピーダンスを
Ｚ1 として、Γ1 は次式であらわせる。 Γ1 ＝（Ｚ1 −Ｚ0 ）／（Ｚ1 ＋Ｚ0 ） Ｚ1 ＝（Ｒ1 ＋Ｒａ）−ｊ／（ωＣａ） そして、この場合の反射回路のキャパシタ１６ａの呈す
るリアクタンスは他方のキャパシタ１８ａが呈するリア
クタンスと比べて低くしているため、この反射回路が呈
する反射位相の遅れθ1 は他方の反射回路が呈する反射
位相の遅れθ２より大きい。また、抵抗Ｒ１ 、Ｒａの
影響により、Γ1 の絶対値はキャパシタ１６ａ単独の場
合に比べて若干減少しているが、Ｒ1 、Ｒａが小さいた
めその減少は小さい。
【００２１】次に、反射回路の一方の電界効果トランジ
スタ１３ａのゲートに印加するバイアスと、電界効果ト
ランジスタ１４ａのゲートに印加するバイアスとを、以
上に説明した場合と入れ替えると、分配端子２，３に
は、それぞれ抵抗Ｒ1 （電界効果トランジスタ１４ａが
ＯＮ状態のときの抵抗）と抵抗１７とキャパシタ１８ａ
との直列回路からなる反射回路が接続される。図４に、
この場合の反射回路が呈する反射係数Γ2 を前述のΓ1
と合わせて示す。Γ1 の場合と同様にして、ハイブリッ
ド回路１の分配端子からハイブリッド回路側を見たイン
ピーダンスをＺ0 、角周波数をω、ハイブリッド回路１
分配端子から反射回路側を見たインピーダンスをＺ2 と
して、Γ2 は次式であらわせる。 Γ2 ＝（Ｚ2 −Ｚ0 ）／（Ｚ2 ＋Ｚ0 ） Ｚ2 ＝（Ｒ1 ＋Ｒｂ）−ｊ／（ωＣｂ） ここで、Ｃａ＞Ｃｂ、Ｒａ＜Ｒｂとし、｜Γ1 ｜＝｜Γ
2 ｜となるように素子定数を決めている。これにより、
この場合の反射回路のキャパシタ１８ａの呈するリアク
タンスは他方のキャパシタ１６ａが呈するリアクタンス
と比べて大きいため、この反射回路が呈する反射位相の
遅れθ2 は他方の反射回路が呈する反射位相の遅れθ1
より小さい。また、抵抗Ｒａより大きな抵抗Ｒｂを直列
に接続しているので、Γ2 の絶対値をΓ1 の絶対値に等
しくなるよう小さくできる。
【００２２】以上の結果、ハイブリッド回路１の２つの
分配端子２，３にそれぞれ接続する反射回路を構成する
電界効果トランジスタの１３ａのゲートに印加するバイ
アスと、電界効果トランジスタ１４ａのゲートに印加す
るバイアスとを切り替えることにより、損失変動がな
く、且つ反射位相θ1 とθ2 とを切り替えて所要の移相
量Φが得られる反射形移相器を得ることができる。
【００２３】実施例２．図５は請求項３に係わる発明の
実施例２を示す反射形移相器の等価回路図である。ハイ
ブリッド回路１の２つの分配端子２，３にそれぞれ設け
る反射回路を構成するインピーダンス可変回路は、ドレ
イン・ソース間に共振用インダクタ１９ｂ，１９ｃを設
けた電界効果トランジスタ１３ｂ，１４ｂと、上記のソ
ースに一端を接続し他端を接地するキャパシタと、を有
する回路を２つ並列接続して構成し、上記の並列接続の
一方の回路の電界効果トランジスタ１３ｂを低インピー
ダンス状態にしたとき呈する抵抗値を、他方の回路の電
界効果トランジスタ１４ｂを低インピーダンス状態にし
たとき呈する抵抗値より小さな抵抗値に定め、上記と同
じ一方の回路のキャパシタ１６ｂの値（Ｃｃ）を他方の
回路のキャパシタ１８ｂより大きな値（Ｃｄ）に定めて
いる。
【００２４】次に、図５の反射形移相器の動作について
説明する。前述の実施例１と異なり、ハイブリッド回路
１の２つの分配端子２，３に接続するそれぞれの反射回
路を構成するインピーダンス可変回路の２つの電界効果
トランジスタ１３ａ，１４ａは同一特性でなく、異なる
特性のものを用いている。図６は図５の反射形移相器の
動作を説明するための等価回路図である。図５の反射回
路を構成するインピーダンス可変回路の電界効果トラン
ジスタ１３ｂをＯＮ状態とし、電界効果トランジスタ１
４ｂをＯＦＦ状態とした場合について示している。前述
の実施例１と同様にして、等価回路はさらに図７のよう
に簡略化して表される。この実施例２では、電界効果ト
ランジスタ１３ｂをＯＮ状態にしたとき呈する抵抗値を
実施例１におけるＲ1 とＲａの和になるような電界効果
トランジスタ１３ｂを選べば、このときの反射回路の反
射係数を、前述の実施例１のΓ1 と同一にすることがで
きる。
【００２５】一方、反射回路の電界効果トランジスタ１
３ｂのゲートに印加するバイアスと、電界効果トランジ
スタ１４ｂのゲートに印加するバイアスとを上記の場合
と入れ替えることにより、このときの反射回路の反射係
数を、前述の実施例１のΓ2と同一にすることができ
る。このようにして、電界効果トランジスタ１３ｂの呈
する抵抗と、電界効果トランジスタ１４ｂの呈する抵抗
とを反射係数を等しくするための抵抗として用いること
により、実施例１で説明した移相器と同等な機能を持つ
移相器を少ない素子数で実現できる利点がある。
【００２６】実施例３．図８は請求項４に係わる発明の
実施例３を示す反射形移相器の等価回路図である。前記
の実施例１、実施例２では、電界効果トランジスタのド
レイン・ソース間にインダクタを接続し、ドレイン・ソ
ース間容量と並列共振するようにした場合について説明
した。しかし、共振用インダクタ素子を必要とし、並列
共振を利用するので動作帯域が狭くなるため、図８に示
すように、共振用インダクタを設けない構成とし、電界
効果トランジスタ１３ｃ、１４ｃのドレイン・ソース間
容量を反射回路を構成する容量の一部として利用するこ
とにより、素子数の低減と広帯域化を図れる利点があ
る。
【００２７】実施例４．図９は請求項５に係わる発明の
実施例４を示す反射形移相器の等価回路図である。上記
実施例３と同様な理由、即ち、並列共振を利用すること
による狭帯域化をさけるため、図９に示すように、反射
回路を構成するインピーダンス可変回路を、第一の電界
効果トランジスタ１３ｄ，１４ｄと、上記第一の電界効
果トランジスタのソースに一端を接続し他端を接地する
キャパシタ１６ｄ，１８ｄと、上記キャパシタに並列に
ドレインを上記第一の電界効果トランジスタのソースに
接続しソースを接地した第二の電界効果トランジスタ２
２ａ，２３ａと、を有する回路を２つ並列接続して構成
している。上記の並列接続の一方の回路の第一の電界効
果トランジスタを低インピーダンス状態にしたとき呈す
る抵抗値を、他方の回路の第一の電界効果トランジスタ
を低インピーダンス状態にしたとき呈する抵抗値より小
さな値を定め、上記と同じ一方の回路のキャパシタの値
を他方の回路のキャパシタより大きな値を定めている。
ここで、上記のキャパシタ１６ｄ，１８ｄにそれぞれ並
列装荷した電界効果トランジスタ２２ａ，２３ａに印加
するバイアスを交互に０Ｖとすることにより遮断特性を
良好に得るようにして、広帯域化を図れる利点がある。
【００２８】実施例５．図１０は請求項６に係わる発明
の実施例５を示す反射形移相器の等価回路図である。上
記実施例４において、図１０に示すように分布定数線路
もしくは集中定数素子で構成した整合用インダクタ２４
ａ，２４ｂを設けて整合をよくとることにより、一層の
広帯域化を図れる利点がある。
【００２９】実施例６．図１１は請求項７に係わる発明
の実施例６を示すローデッドライン形移相器の等価回路
図を示す。主線路と、上記主線路上の概略１／４波長間
隔の２点に一端を接続する分岐線路８と、上記分岐線路
の他端と接地間に半導体素子を用いたインピーダンス可
変回路と、を備えて、上記分岐線路と上記インピーダン
ス可変回路の接続点からインピーダンス可変回路側を見
て、低いリアクタンスを呈するときには上記インピーダ
ンス可変回路は低い抵抗分を有し、上記のリアクタンス
と比較して高いリアクタンスを呈するときには上記イン
ピーダンス可変回路は上記の抵抗分と比較して高い抵抗
分を有するようにしている。
【００３０】次に、図１１のローデッドライン形移相器
の動作について説明する。図１２に、図１１に示す電界
効果トランジスタ２５ａをＯＮ状態とし、電界効果トラ
ンジスタ２６ａをＯＦＦ状態とした場合の等価回路を示
す。上記の電界効果トランジスタ２５ａのドレイン・ソ
ース間インピーダンスは十分低いが、必ずいくばくかの
抵抗Ｒ2 をもつ。また、上記の電界効果トランジスタ２
６ａのドレイン・ソース間に接続するインダクタ１９ｅ
を、ドレイン・ソース間容量と並列共振するように値を
設定することにより、ドレイン・ソース間は、ほぼ開放
と見なせる。また、抵抗Ｒ2 が共振用インダクタ１９ｄ
の呈するリアクタンスより小さいとすると、共振用イン
ダクタ１９ｄの影響は無視してよい。図１３に、上記の
ように考えた場合の等価回路を示す。分岐線路８には、
抵抗Ｒ2 が接続されることになる。
【００３１】一方、印加バイアスを切り換えて、電界効
果トランジスタ２６ａをＯＮ状態とし、電界効果トラン
ジスタ２５ａをＯＦＦ状態としたときの等価回路を図１
４に示す。上記の電界効果トランジスタ２５ａのドレイ
ン・ソース間に接続されたインダクタ１９ｅを、ドレイ
ン・ソース間容量と並列共振するように値を設定するこ
とにより、ドレイン・ソース間は、ほぼ開放と見なせ
る。図１５は上記のように考えた場合の等価回路を示す
図である。分岐線路８には、電界効果トランジスタ２６
ａが呈する抵抗Ｒ3 を介して第３のキャパシタ２７ａを
接続する。ここで、抵抗Ｒ2 、Ｒ3 の大きさ、即ち電界
効果トランジスタ２５ａと電界効果トランジスタ２６ａ
とを適切に選ぶことにより、上記の図１３及び図１５に
おける抵抗Ｒ2 とＲ3 で消費する電力を等しくすること
ができる。従って、電界効果トランジスタ２５ａと電界
効果トランジスタ２６ａとに印加するバイアスを切り換
えて、主線路７への装荷インピーダンスを誘導性と容量
性とに変える際の損失変動をなくすことができる。
【００３２】実施例７．図１６は請求項７に係わる発明
の実施例７を示すローデッドライン形移相器の等価回路
図である。共振用インダクタを設けない構成として、電
界効果トランジスタ２５ｂ、２６ｂのドレイン・ソース
間容量をインピーダンスを可変する回路素子の一部とし
て利用することにより、小形化と広帯域化を図れる利点
がある。
【００３３】実施例８．図１７は請求項８に係わる発明
の実施例８を示す位相変調器の等価回路図である。図１
７において、サーキュレータ１０の所定の端子３３に設
ける反射回路を構成するインピーダンス可変回路は、電
界効果トランジスタ２８ａと、上記電界効果トランジス
タ２８ａのソースに一端を接続し他端を接地する反射用
インダクタ３０ａとからなる回路と、電界効果トランジ
スタ２９ａと、上記電界効果トランジスタ２９ａのソー
スに一端を接続し他端を接地するキャパシタ３１ａとか
らなる回路と、を並列接続して構成している。
【００３４】図１８は、一方の電界効果トランジスタ２
８ａをＯＮ状態とし、他方の電界効果トランジスタ２９
ａをＯＦＦ状態とした場合の等価回路図である。一方の
ＯＮ状態にある電界効果トランジスタ２８ａの呈する抵
抗Ｒ4 と反射用インダクタ３０ａの呈するリアクタンス
を、他方のＯＦＦ状態にある電界効果トランジスタ２９
ａとキャパシタ３１ａとが呈するリアクタンスより低く
とれば、等価回路は近似的に図１９のようにあらわされ
る。
【００３５】図２０は、図１８に示した状態から印加バ
イアスを切り換えて、電界効果トランジスタ２８ａをＯ
ＦＦ状態とし、電界効果トランジスタ２９ａをＯＮ状態
とした場合の等価回路図である。電界効果トランジスタ
２９ａの呈する抵抗Ｒ5 とキャパシタ３１ａとが呈する
リアクタンスが、電界効果トランジスタ２８ａと反射用
インダクタ３０ａの呈するリアクタンスより低くとすれ
ば、等価回路は近似的に図２１のようにあらわされる。
【００３６】次いで、以上の構成例を２相位相変調器と
して動作させる場合について、さらに詳しく説明する。
図２２は図１７の位相変調器のサーキュレータから電界
効果トランジスタ側を見た装荷回路の、上記の２つの状
態における反射係数Γ3 ，Γ4 を示す特性図である。図
１９に示した状態においては、反射用インダクタ３０ａ
の呈するリアクタンスの効果により、Γ3 の位相遅れθ
3 は１８０度より大きい。また、ＯＮ状態にある電界効
果トランジスタ２８ａの呈する抵抗Ｒ4 の影響により、
Γ3 の絶対値は反射用インダクタ３０ａ単独の場合に比
べて若干減少しているが、Ｒ4 が小さいためその減少は
小さい。一方、図２１に示した状態においては、キャパ
シタ３１ａの呈するリアクタンスが大きいため、Γ4 の
位相遅れθ4 はほとんどない。また、ＯＮ状態とした電
界効果トランジスタ２９ａの呈する抵抗Ｒ5 が抵抗Ｒ4
より大きくなるように、２つの電界効果トランジスタ２
８ａ，２９ａを選定することにより、キャパシタ３１ａ
には比較的大きな抵抗が直列に接続されるので、Γ4 の
絶対値はΓ3 の絶対値と同程度に減少している。従っ
て、電界効果トランジスタ２８ａのゲートに印加するバ
イアスと、電界効果トランジスタ２９ａのゲートに印加
するバイアスとを切り替えることにより、損失を一定に
して、位相θ3 と位相θ4 とを切り替えて０−πの変調
動作を実現することができる。
【００３７】実施例９．図２３は請求項８に係わる発明
の実施例９を示す位相変調器の等価回路図である。前記
の実施例８では、電界効果トランジスタを直接にサーキ
ュレータ１０に接続する場合について説明したが、これ
に限らず、図２３に示すように反射位相変換用線路３２
を介して接続する構成とすることにより、位相設定の自
由度を増して、より高精度な位相変調を行える利点があ
る。
【００３８】実施例１０．図２４は請求項８に係わる発
明の実施例１０を示す位相変調器の等価回路図である。
前記の実施例９では、反射位相を変換するための回路と
して線路を用いたが、図２４に示すように上記回路を集
中定数素子で構成することにより、小形化できる利点が
ある。
【００３９】
【発明の効果】以上のように請求項１から請求項５に係
わる発明によれば、反射回路を構成するインピーダンス
可変回路のリアクタンスを高低切り替えたときの反射係
数の絶対値を等しくすることにより損失変動を小さくし
た半導体移相器等のマイクロ波半導体回路を得ることが
できる。
【００４０】また、請求項７に係わる発明によれば、分
岐回路を構成するインピーダンス可変回路のリアクタン
スを高低切り替えたときの抵抗分での電力損失を等しく
とることにより損失変動を小さくした半導体移相器等の
マイクロ波半導体回路を得ることができる。
【００４１】また、請求項８に係わる発明によれば、反
射回路を構成するインピーダンス可変回路のリアクタン
スを高低切り替えたときの反射係数の絶対値を等しくす
ることにより損失変動を小さくした半導体移相器、半導
体変調器等のマイクロ波半導体回路を得ることができ
る。
【図面の簡単な説明】
【図１】請求項２に係わる発明の実施例１を示す反射形
移相器の等価回路図である。
【図２】図１の反射形移相器の動作を説明する等価回路
図である。
【図３】図１の反射形移相器の動作を説明する簡略化し
た等価回路図である。
【図４】図１の反射形移相器の反射回路の反射係数を示
す特性図である。
【図５】請求項３に係わる発明の実施例２を示す反射形
移相器の等価回路図である。
【図６】図５の反射形移相器の動作を説明する等価回路
図である。
【図７】図５の反射形移相器の動作を説明する簡略化し
た等価回路図である。
【図８】請求項４に係わる発明の実施例３を示す反射形
移相器の等価回路図である。
【図９】請求項５に係わる発明の実施例４を示す反射形
移相器の等価回路図である。
【図１０】請求項６に係わる発明の実施例５を示す反射
形移相器の等価回路図である。
【図１１】請求項７に係わる発明の実施例６を示すロー
デッドライン形移相器の等価回路図である。
【図１２】図１１のローデッドライン形移相器の動作を
説明する等価回路図である。
【図１３】図１１のローデッドライン形移相器の動作を
説明する簡略化した等価回路図である。
【図１４】図１１のローデッドライン形移相器の動作を
説明する等価回路図である。
【図１５】図１１のローデッドライン形移相器の動作を
説明する簡略化した等価回路図である。
【図１６】請求項７に係わる発明の実施例７を示すロー
デッドライン形移相器の等価回路図である。
【図１７】請求項８に係わる発明の実施例８を示す位相
変調器の等価回路図である。
【図１８】図１７の位相変調器の動作を説明する等価回
路図である。
【図１９】図１７の位相変調器の動作を説明する簡略化
した等価回路図である。
【図２０】図１７の位相変調器の動作を説明する等価回
路図である。
【図２１】図１７の位相変調器の動作を説明する簡略化
した等価回路図である。
【図２２】図１７の位相変調器の装荷回路の反射係数を
示す特性図である。
【図２３】請求項８に係わる発明の実施例９を示す位相
変調器の等価回路図である。
【図２４】請求項８に係わる発明の実施例１０を示す位
相変調器の等価回路図である。
【図２５】従来の反射形移相器の構成を示す等価回路図
である。
【図２６】図２５の反射形移相器の動作を説明する特性
図である。
【図２７】従来のローデッドライン形移相器の構成を示
す等価回路図である。
【図２８】図２７のローデッドライン形移相器の動作を
説明する等価回路図である。
【図２９】図２７のローデッドライン形移相器の動作を
説明する等価回路図である。
【図３０】従来の位相変調器の構成を示す等価回路図で
ある。
【図３１】図３０の位相変調器の動作を説明する等価回
路図である。
【図３２】図３０の位相変調器の動作を説明する等価回
路図である。
【符号の説明】
１ ハイブリッド回路 ２ 分配端子 ３ 分配端子 ４ バラクタダイオード ５ 入力端子 ６ 出力端子 ７ 主線路 ８ 分岐線路 ９ 電界効果トランジスタ １０ サーキュレータ １１ 無損失変換回路 １２ ＰＩＮダイオード １３ａ，１３ｂ，１３ｃ 電界効果トランジスタ １３ｄ，１３ｅ 電界効果トランジスタ １４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ 電界効果ト
ランジスタ １５ 抵抗 １６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ キャパシタ １７ 抵抗 １８ａ，１８ｂ，１８ｃ，１８ｄ，１８ｅ キャパシタ １９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ 共振用イン
ダクタ ２２ａ，２２ｂ 電界効果トランジスタ ２３ａ，２３ｂ 電界効果トランジスタ ２４ａ，２４ｂ 整合用インダクタ ２５ａ，２５ｂ 電界効果トランジスタ ２６ａ，２６ｂ 電界効果トランジスタ ２７ａ，２７ｂ キャパシタ ２８ａ，２８ｂ，２８ｃ 電界効果トランジスタ ２９ａ，２９ｂ，２９ｃ 電界効果トランジスタ ３０ａ，３０ｂ，３０ｃ 反射用インダクタ ３１ａ，３１ｂ，３１ｃ キャパシタ ３２ 反射位相変換用線路 ３３ 反射回路接続端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年２月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】実施例２．図５は請求項３に係わる発明の
実施例２を示す反射形移相器の等価回路図である。ハイ
ブリッド回路１の２つの分配端子２，３にそれぞれ設け
る反射回路を構成するインピーダンス可変回路は、ドレ
イン・ソース間に共振用インダクタ１９ｂ，１９ｃを設
けた電界効果トランジスタ１３ｂ，１４ｂと、上記のソ
ースに一端を接続し他端を接地するキャパシタ１６ｂ，
１８ｂと、を有する回路を２つ並列接続して構成し、上
記の並列接続の一方の回路の電界効果トランジスタ１３
ｂを低インピーダンス状態にしたとき呈する抵抗値を、
他方の回路の電界効果トランジスタ１４ｂを低インピー
ダンス状態にしたとき呈する抵抗値より小さな抵抗値に
定め、上記と同じ一方の回路のキャパシタ１６ｂの値
（Ｃｃ）を他方の回路のキャパシタ１８ｂより大きな値
（Ｃｄ）に定めている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】実施例４．図９は請求項５に係わる発明の
実施例４を示す反射形移相器の等価回路図である。上記
実施例３と同様な理由、即ち、並列共振を利用すること
による狭帯域化をさけるため、図９に示すように、反射
回路を構成するインピーダンス可変回路を、第一の電界
効果トランジスタ１３ｄ，１４ｄと、上記第一の電界効
果トランジスタのソースに一端を接続し他端を接地する
キャパシタ１６ｄ，１８ｄと、上記キャパシタに並列に
ドレインを上記第一の電界効果トランジスタのソースに
接続しソースを接地した第二の電界効果トランジスタ２
２ａ，２３ａと、を有する回路を２つ並列接続して構成
している。上記の並列接続の一方の回路の第一の電界効
果トランジスタを低インピーダンス状態にしたとき呈す
る抵抗値を、他方の回路の第一の電界効果トランジスタ
を低インピーダンス状態にしたとき呈する抵抗値より小
さな値に定め、上記と同じ一方の回路のキャパシタの値
を他方の回路のキャパシタより大きな値に定めている。
ここで、上記のキャパシタ１６ｄ，１８ｄにそれぞれ並
列装荷した電界効果トランジスタ２２ａ，２３ａに印加
するバイアスを交互に０Ｖとすることにより遮断特性を
良好に得るようにして、広帯域化を図れる利点がある。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｈ 11/46 Ｂ 8628−5Ｊ Ｈ０４Ｌ 27/36 (72)発明者 高木 直 鎌倉市大船五丁目１番１号 三菱電機株式 会社電子システム研究所内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 ハイブッリッド回路の所定の二つの分配
    端子にそれぞれ設ける反射回路を半導体素子を用いたイ
    ンピーダンス可変回路で構成し、 上記分配端子から当該インピーダンス可変回路側を見
    て、低いリアクタンスを呈するときには上記インピーダ
    ンス可変回路は低い抵抗分を有し、上記のリアクタンス
    と比較して高いリアクタンスを呈するときには上記イン
    ピーダンス可変回路は上記の抵抗分と比較して高い抵抗
    分を有することを特徴とするマイクロ波半導体回路。
  2. 【請求項２】 インピーダンス可変回路を、ドレイン・
    ソース間に共振用インダクタを設けた電界効果トランジ
    スタと、上記電界効果トランジスタのソースに一端を接
    続し他端を接地した抵抗とキャパシタの直列回路と、を
    有する回路を二つ並列接続して構成し、 上記並列接続回路の一方の回路の抵抗の値を他方の回路
    の抵抗の値より小さな値とし、且つ上記と同じ一方の回
    路のキャパシタの値を他方の回路のキャパシタより大き
    な値とすることを特徴とする請求項１記載のマイクロ波
    半導体回路。
  3. 【請求項３】 インピーダンス可変回路を、ドレイン・
    ソース間に共振用インダクタを設けた電界効果トランジ
    スタと、上記電界効果トランジスタのソースに一端を接
    続し他端を接地するキャパシタと、を有する回路を二つ
    並列接続して構成し、 上記並列接続回路の一方の回路の電界効果トランジスタ
    を低インピーダンス状態にしたとき呈する抵抗値を、他
    方の回路の電界効果トランジスタを低インピーダンス状
    態にしたとき呈する抵抗値より小さな値とし、且つ上記
    と同じ一方の回路のキャパシタの値を他方の回路のキャ
    パシタより大きな値とすることを特徴とする請求項１記
    載のマイクロ波半導体回路。
  4. 【請求項４】 インピーダンス可変回路を、電界効果ト
    ランジスタと、上記電界効果トランジスタのソースに一
    端を接続し他端を接地するキャパシタと、を有する回路
    を二つ並列接続して構成し、 上記並列接続回路の一方の回路の電界効果トランジスタ
    を低インピーダンス状態にしたとき呈する抵抗値を、他
    方の回路の電界効果トランジスタを低インピーダンス状
    態にしたとき呈する抵抗値より小さな値とし、且つ上記
    と同じ一方の回路のキャパシタの値を他方の回路のキャ
    パシタより大きな値とすることを特徴とする請求項１記
    載のマイクロ波半導体回路。
  5. 【請求項５】 インピーダンス可変回路を、第一の電界
    効果トランジスタと、上記第一の電界効果トランジスタ
    のソースに一端を接続し他端を接地するキャパシタと、
    上記キャパシタに並列に接続した第二の電界効果トラン
    ジスタと、を有する回路を二つ並列接続して構成し、 上記並列接続回路の一方の回路の第一の電界効果トラン
    ジスタを低インピーダンス状態にしたとき呈する抵抗値
    を、他方の回路の第一の電界効果トランジスタを低イン
    ピーダンス状態にしたとき呈する抵抗値より小さな値と
    し、且つ上記と同じ一方の回路のキャパシタの値を他方
    の回路のキャパシタより大きな値とすることを特徴とす
    る請求項１記載のマイクロ波半導体回路。
  6. 【請求項６】 インピーダンス可変回路を、第一の電界
    効果トランジスタと、上記第一の電界効果トランジスタ
    のソースに一端を接続し他端を接地する整合用インダク
    タとキャパシタの直列回路と、上記整合用インダクタと
    キャパシタの直列回路に並列に接続した第二の電界効果
    トランジスタと、を有する回路を二つ並列接続して構成
    し、 上記並列接続回路の一方の回路の第一の電界効果トラン
    ジスタを低インピーダンス状態にしたとき呈する抵抗値
    を、他方の回路の第一の電界効果トランジスタを低イン
    ピーダンス状態にしたとき呈する抵抗値より小さな値と
    し、且つ上記と同じ一方の回路のキャパシタの値を他方
    の回路のキャパシタより大きな値とすることを特徴とす
    る請求項１記載のマイクロ波半導体回路。
  7. 【請求項７】 主線路と、上記主線路上の概略１／４波
    長間隔の２点に一端を接続する分岐線路と、上記分岐線
    路の他端と接地間に半導体素子を用いたインピーダンス
    可変回路と、を備え、 上記分岐線路と上記インピーダンス可変回路の接続点か
    らインピーダンス可変回路側を見て、低いリアクタンス
    を呈するときには上記インピーダンス可変回路は低い抵
    抗分を有し、上記のリアクタンスと比較して高いリアク
    タンスを呈するときには上記インピーダンス可変回路は
    上記の抵抗分と比較して高い抵抗分を有することを特徴
    とするマイクロ波半導体回路。
  8. 【請求項８】 サーキュレータの所定の端子に反射回路
    として半導体素子を用いたインピーダンス可変回路を備
    え、 上記所定の端子から、上記インピーダンス可変回路側を
    見て、低いリアクタンスを呈するときには上記インピー
    ダンス可変回路は低い抵抗分を有し、上記のリアクタン
    スと比較して高いリアクタンスを呈するときには上記イ
    ンピーダンス可変回路は上記の抵抗分と比較して高い抵
    抗分を有することを特徴とするマイクロ波半導体回路。
JP19031893A 1993-07-30 1993-07-30 マイクロ波半導体回路 Expired - Fee Related JP3146094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19031893A JP3146094B2 (ja) 1993-07-30 1993-07-30 マイクロ波半導体回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19031893A JP3146094B2 (ja) 1993-07-30 1993-07-30 マイクロ波半導体回路

Publications (2)

Publication Number Publication Date
JPH0746001A true JPH0746001A (ja) 1995-02-14
JP3146094B2 JP3146094B2 (ja) 2001-03-12

Family

ID=16256182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19031893A Expired - Fee Related JP3146094B2 (ja) 1993-07-30 1993-07-30 マイクロ波半導体回路

Country Status (1)

Country Link
JP (1) JP3146094B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258763A (ja) * 2006-03-20 2007-10-04 Mitsubishi Electric Corp 移相器
JP2008085981A (ja) * 2006-08-31 2008-04-10 Ntt Docomo Inc 非可逆回路素子
CN102263542A (zh) * 2010-05-31 2011-11-30 Ge医疗系统环球技术有限公司 移相器及其功率放大器和核磁共振成像设备
JP2015089058A (ja) * 2013-11-01 2015-05-07 三菱電機特機システム株式会社 温度補償回路及び減衰器
CN105280991A (zh) * 2015-11-13 2016-01-27 南京米乐为微电子科技有限公司 超宽带数字移相器
CN109478878A (zh) * 2016-08-08 2019-03-15 追踪有限公司 可重新配置的微声学滤波器和包括可重新配置的微声学滤波器的双工器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960014704B1 (ko) * 1993-07-19 1996-10-19 엘지전자 주식회사 오존 살균 세탁기

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258763A (ja) * 2006-03-20 2007-10-04 Mitsubishi Electric Corp 移相器
JP2008085981A (ja) * 2006-08-31 2008-04-10 Ntt Docomo Inc 非可逆回路素子
CN102263542A (zh) * 2010-05-31 2011-11-30 Ge医疗系统环球技术有限公司 移相器及其功率放大器和核磁共振成像设备
CN102263542B (zh) * 2010-05-31 2015-11-25 Ge医疗系统环球技术有限公司 移相器及其功率放大器和核磁共振成像设备
JP2015089058A (ja) * 2013-11-01 2015-05-07 三菱電機特機システム株式会社 温度補償回路及び減衰器
CN105280991A (zh) * 2015-11-13 2016-01-27 南京米乐为微电子科技有限公司 超宽带数字移相器
CN105280991B (zh) * 2015-11-13 2018-05-29 南京米乐为微电子科技有限公司 超宽带数字移相器
CN109478878A (zh) * 2016-08-08 2019-03-15 追踪有限公司 可重新配置的微声学滤波器和包括可重新配置的微声学滤波器的双工器

Also Published As

Publication number Publication date
JP3146094B2 (ja) 2001-03-12

Similar Documents

Publication Publication Date Title
US5039891A (en) Planar broadband FET balun
US5208564A (en) Electronic phase shifting circuit for use in a phased radar antenna array
US5039873A (en) Microwave elements with impedance control circuits
US8610477B2 (en) Wideband analog phase shifter
Hangai et al. $ S $-and $ C $-band ultra-compact phase shifters based on all-pass networks
JPH05191102A (ja) 低損失のアナログ型ｘバンド３６０度移相器
US4961062A (en) Continually variable analog phase shifter
US4977382A (en) Vector modulator phase shifter
US20020158710A1 (en) Broadband, four-bit, MMIC phase shifter
US6066997A (en) Frequency multiplier with fundamental wave reflection
US6252474B1 (en) Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel
US4661789A (en) Microwave recursive filter
JP2000223987A (ja) 位相補償回路、周波数変換装置およびアクティブフェ―ズドアレ―アンテナ
JPH0746001A (ja) マイクロ波半導体回路
US5760661A (en) Variable phase shifter using an array of varactor diodes for uniform transmission line loading
US6529051B2 (en) Frequency multiplier without spurious oscillation
Lucyszyn et al. Decade bandwidth MMIC analogue phase shifter
US6522221B1 (en) Phase shifter, attenuator, and nonlinear signal generator
EP0456379B1 (en) Analog phase shifter
CN113949361A (zh) 一种超宽带移相电路
JPH0832376A (ja) マイクロ波半導体増幅器
JP2943480B2 (ja) 半導体移相器
JPH10200302A (ja) 可変移相器
KR102622648B1 (ko) 광대역 위상천이기
JPH06188611A (ja) マイクロ波信号分配回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001128

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040520

LAPS Cancellation because of no payment of annual fees