JP4299213B2 - 歪み発生回路および歪み補償装置 - Google Patents
歪み発生回路および歪み補償装置 Download PDFInfo
- Publication number
- JP4299213B2 JP4299213B2 JP2004258898A JP2004258898A JP4299213B2 JP 4299213 B2 JP4299213 B2 JP 4299213B2 JP 2004258898 A JP2004258898 A JP 2004258898A JP 2004258898 A JP2004258898 A JP 2004258898A JP 4299213 B2 JP4299213 B2 JP 4299213B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- signal
- phase
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Waveguide Connection Structure (AREA)
Description
一方の経路(第3経路とする)に分岐された信号は、第2ベクトル調整器104に入力され、さらに、その後段の歪み発生増幅器105に入力され、ここで増幅された後、第2合成部107に導かれる。方向性結合器103で他方の経路(これを第4経路とする)に分岐された信号は、第2遅延線路106で遅延された後、第2合成部107に導かれ、この第2合成部107において、第3経路を伝送した信号と合成される。
第2遅延線路106は、第2合成部107にそれぞれ入力される、第3経路と第4経路とを伝送した両信号の遅延量が等しくなるように、第4経路を伝送する信号を遅延させるものである。遅延量は、第2ベクトル調整器104の遅延量と歪み発生増幅器105の遅延量との和となる。第2ベクトル調整器104は、第2合成部107で合成される両信号の振幅が等しく、位相がちょうど反転するように、第3経路を伝送する信号の振幅および位相をベクトル調整するものである。この第2ベクトル調整器104で、両信号の振幅が等しく、位相がちょうど反転するように調整すれば、歪み発生増幅器105の歪み成分のみが第2合成部107の出力信号となり、これが第1合成部19に導かれる。
第1合成部19から出力される信号の信号成分と歪み成分の振幅比および位相差は、第1ベクトル調整器101の振幅及び位相を調整することによって、所定の値に設定することができる。
この歪み発生回路は、入力された高周波信号を複数の経路に分配する分配回路と、各経路を伝送する分配信号に歪み成分を発生させる歪み発生手段と、各経路において歪み成分が重畳された信号の位相を調整する位相調整手段と、位相が調整された各経路の信号を合成する合成回路とを備えており、最大で経路数倍の歪み成分を前記高周波信号に重畳できるように構成されているものである。
<歪み補償装置>
まず、図1を参照して、本発明が適用される歪み補償装置の全体構成例を説明する。
本発明が適用される歪み補償装置1は、入力端子11に入力された信号が、方向性結合器13で2分配される。一方の経路に分配された信号は、遅延線路14を介して、信号合成回路の一例となる合成部19に入力される。方向性結合器13で他方の経路に分配された信号は、ベクトル調整器15に入力された後、端子16を介して歪み発生回路17に入力される。この歪み発生回路17の出力信号は、端子18を介して合成部19に入力され、この合成部19で、遅延線路14を伝送してきた信号と合成されて、出力端子20から後段の電子回路に出力される。合成部19には、方向性結合器あるいはサーキュレータを用いることができる。
遅延線路14による、方向性結合器13から分配された一方の線路の信号に与える遅延量(時間)は、他方の線路に分配されてベクトル調整器15および歪み発生回路17を通過する信号の伝送時間分の遅延量である。この遅延線路14により、2つの経路を伝送してきて合成部19に入力される両信号の入力タイミングが同じになる。
歪み発生回路17は、例えば、図2のように構成される。すなわち、歪み発生回路17は、高周波信号を入力する入力端子16、分配回路の一例となる電力分配器51、第1移相器52、第1歪み発生器53、第2移相器54、第2歪み発生器55、合成回路の一例となる電力合成器56、及び、出力端子18を含む。電力分配器51および電力合成器56には、例えば、ウィルキンソン型電力分配器を用いることができる。
電力合成器56に導かれる両信号の位相差は、第1移相器52および第2移相器54により、略180度となるように設定される。
第1歪み発生器53は、例えば図3のように構成される。すなわち、第1歪み発生器53は、RF(RFは高周波の意、以下同じ)入力端子61、入力側直流阻止コンデンサ62、バイアス端子63、バイアス印加用抵抗64、信号および低周波(差周波)短絡用コンデンサ65、4分の1波長線路66、直列ダイオード67、バイアス印加用線路68、出力側直流阻止コンデンサ69およびRF出力端子70を含む。
図5は、本発明が適用される他の歪み補償装置の他の構成例を示す図である。図5に示される歪み補償装置2は、図1に示した歪み補償装置1の歪み発生回路17に代えて、後述する歪み発生回路34を設けたものである。
電力分配器51の代わりに2入力2出力型の第1ハイブリッド回路91、電力合成器56の代わりに2入力2出力型の第2ハイブリッド回路94が使用されている点で、図2に示した歪み発生回路17と異なる構成となっている。第1ハイブリッド回路91および第2ハイブリッド回路94には、例えば90度ハイブリッド回路または180度ハイブリッド回路(例えばブランチライン型、4分の1波長分布結合型、ラットレース型、位相反転型)等を用いることができる。
第1歪み発生器53の出力は、結合端子または伝送端子から第2ハイブリッド回路94に導かれ、他方、第2歪み発生器55の出力は、伝送端子または結合端子から第2ハイブリッド回路94に導かれる。
一方、出力端子36からは、第1歪み発生器53により発生される歪み成分と第2歪み発生器55により発生される歪み成分とがほぼ逆相で合成され、且つ、第1歪み発生器53の出力信号の信号成分と第2歪み発生器55の出力信号の信号成分とがほぼ同相で合成された信号が出力される。結局、出力端子36からは、主に、信号成分が出力される。なお、この出力端子36は、終端器37と接続されている。
また、第1移相器92および第2移相器93に加えて、可変減衰器、利得可変増幅器等を備える構成とし、歪み成分、信号成分をより高精度に抽出するようなものとすることもできる。さらに、第1および第2ハイブリッド回路91,94は、必ずしも2入力型2出力型のものでなくても良い。
図7は、本発明が適用される他の歪み補償装置の構成例を示す図である。図7に示される歪み補償装置3は、図5に示した歪み補償装置2において使用した歪み発生回路34を有するものであるが、回路接続構成において、その歪み補償装置2とは異なっている。
入力端子41は、歪み発生回路34の入力端子31と接続されており、終端器42は歪み発生回路34の入力側のアイソレーション端子33と接続されている。
歪み発生回路34の出力側のアイソレーション端子35には第3移相器43が接続されており、歪み発生回路34の出力端子36には第4移相器44が接続されている。この第3移相器43および第4移相器44は、電力合成器45と接続されている。
電力合成器45は、これらの信号を合成して、出力端子46に信号成分および歪み成分を出力する。
なお、歪み補償装置3が発生する歪み成分と高出力増幅器が発生する歪み成分の振幅を等しくするためには、歪み補償装置3と高出力増幅器の間に利得調整手段または減衰調整手段を設け、歪み補償装置3が高出力増幅器の電力レベルを調整するようにする。
なお、以上の説明では、入力された高周波信号を2つの経路に分配して、少なくとも一方の経路の信号に歪み成分を重畳させ、当該信号の振幅および位相を調整した後に、信号合成回路で合成する場合の例を示したが、高周波信号を分配するための経路は3経路以上であっても良い。また、第3移相器43および第4移相器44を用いた場合の例を示したが、少なくとも一方の移相器を用いるようにすれば良い。また、信号に歪み成分を発生させる単向性素子の例としてダイオードを用いた場合の例を示したが、サイリスタ、トランジスタその他の歪み成分を発生させる半導体素子ないし半導体回路を用いることもできる。
11,41 入力端子
12,21,32,37,42,102,108 終端器
13,103 方向性結合器
14,106 遅延線路
15,101,104 ベクトル調整器
16 歪み発生回路17の入力端子
17,34 歪み発生回路
18 歪み発生回路17の出力端子
19,107 合成部
20,46 出力端子
31 ハイブリッド回路の入力端子
33,35 ハイブリッド回路のアイソレーション端子
36 ハイブリッド回路の出力端子
43,44,52,54,92,93 移相器
45,56 電力合成器
51 電力分配器
53 第1歪み発生器
55 第2歪み発生器
61,81 RF入力端子
62,65,69,82,85,88 コンデンサ
63,83 バイアス端子
64,84 抵抗器
66,86 4分の1波長線路
67 直列ダイオード
68 バイアス印加用線路
70,89 RF出力端子
87 並列ダイオード
91,94 ハイブリッド回路
105 歪み発生増幅器
P1,Q1 第1ノード
P2,Q2 第2ノード
Claims (9)
- 入力された高周波信号を、複数の経路に分配する分配回路と、
各経路を分配時の周波数で伝送する分配信号に歪み成分を発生させる歪み発生手段と、
前記分配信号の位相を調整する位相調整手段と、
位相が調整された各経路の信号を合成する合成回路とを備えており、
最大で経路数倍の歪み成分を前記高周波信号に重畳できるように構成されている、
歪み発生回路。 - 前記分配回路は、前記高周波信号を第1経路および第2経路に分配するものであり、
前記歪み発生手段は、前記第1経路を伝送する分配信号の歪み成分を発生させる第1歪み発生器と、前記第2経路を伝送する分配信号の歪み成分を発生させる第2歪み発生器とを含むものであり、
前記位相調整手段は、前記第1経路と前記第2経路の少なくとも一方に設けられた移相器であって、前記合成回路に入力される前記第1歪み発生器の出力信号と前記第2歪み発生器の出力信号の位相差を、この移相器により両出力信号の歪み成分を増加させるように調整するものである、請求項1記載の歪み発生回路。 - 前記位相調整手段は、前記第1経路に設けられた第1移相器と、前記第2経路に設けられた第2移相器とから成り、
前記第1移相器は、前記第1経路を伝送する信号の位相を進めるものであり、
前記第2移相器は、前記第2経路を伝送する信号の位相を遅らせるものである、
請求項2記載の歪み発生回路。 - 前記第1移相器は、前記第1経路を伝送する信号の位相を進めるものであり、前記第2移相器は、前記第2経路を伝送する信号の位相を遅らせるものであり、これにより、前記合成回路に入力された時点の前記第1経路を伝送する信号と前記第2経路を伝送する信号との位相差を略180度に近づける、
請求項3記載の歪み発生回路。 - 前記第1歪み発生器は、信号の伝送線路に直列に挿入接続された単向性素子を具備し、
前記第2歪み発生器は、信号の伝送線路に並列に挿入接続された単向性素子を具備し、それぞれ、単向性素子に発生した歪み成分を当該信号に重畳させるように構成されている、
請求項2記載の歪み発生回路。 - 前記合成回路は、
前記第1歪み発生器の出力信号に含まれる歪み成分と前記第2歪み発生器の出力信号に含まれる歪み成分とを同相で合成する回路を含む、
請求項2記載の歪み発生回路。 - 前記合成回路は、
前記第1歪み発生器の出力信号に含まれる歪み成分と前記第2歪み発生器の出力信号に含まれる歪み成分とを同相で合成すると共に、前記第1歪み発生器の出力信号に含まれる信号成分と前記第2歪み発生器の出力信号に含まれる信号成分とを逆相で合成する第1回路と、
前記第1歪み発生器の出力信号に含まれる歪み成分と前記第2歪み発生器の出力信号に含まれる歪み成分とを逆相で合成すると共に、前記第1歪み発生器の出力信号に含まれる信号成分と前記第2歪み発生器の出力信号に含まれる信号成分とを同相で合成する第2回路とを有するハイブリッド型の合成回路である、
請求項6記載の歪み発生回路。 - 歪みを発生させる電子回路の前段に設けられる歪み補償装置であって、
高周波信号を入力する入力端子と、
この入力端子に入力された高周波信号の信号成分を遅延させる遅延手段と、
前記入力端子に入力された遅延前の高周波信号を分岐抽出するとともに、分岐抽出された高周波信号の振幅及び位相を調整する調整手段と、
この調整手段でその振幅及び位相が調整された高周波信号に対して歪み成分を発生させる歪み発生回路と、
この歪み発生回路の出力信号と前記遅延手段により遅延された高周波信号とを合成する信号合成回路と、
この信号合成回路の出力信号を前記電子回路に出力する出力端子とを有しており、
前記遅延手段は、前記歪み発生回路の出力信号と同じタイミングで前記信号合成回路に入力されるように前記入力された高周波信号を遅延させるものであり、
前記歪み発生回路は、請求項1乃至7のいずれかに記載された歪み発生回路であり、
前記調整手段は、前記信号合成回路から前記電子回路に出力される出力信号の歪み成分が当該電子回路の歪み成分と振幅が等しく、位相が反転するように、前記分岐抽出された高周波信号の振幅及び位相を調整するものである、
歪み補償装置。 - 歪みを発生させる電子回路の前段に設けられる歪み補償装置であって、
高周波信号を入力する入力端子と、
入力された高周波信号に歪みを発生させる請求項7記載の歪み発生回路と、
この歪み発生回路の前記第1回路から出力される第1信号の位相を調整するための第1の調整手段と、
前記歪み発生回路の前記第2回路から出力される第2信号の位相を調整するための第2の調整手段と、
前記第1の調整手段によりその位相が調整された第1信号と前記第2の調整手段によりその位相が調整された第2信号とを合成する信号合成回路とを備え、
前記第1の調整手段及び前記第2の調整手段の一方は、前記信号合成回路で合成され、前記電子回路に出力される信号の歪み成分が当該電子回路において発生する歪み成分と逆相となるように位相調整するように構成されている、
歪み補償装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004258898A JP4299213B2 (ja) | 2004-09-06 | 2004-09-06 | 歪み発生回路および歪み補償装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004258898A JP4299213B2 (ja) | 2004-09-06 | 2004-09-06 | 歪み発生回路および歪み補償装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006074699A JP2006074699A (ja) | 2006-03-16 |
JP4299213B2 true JP4299213B2 (ja) | 2009-07-22 |
Family
ID=36154779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004258898A Expired - Fee Related JP4299213B2 (ja) | 2004-09-06 | 2004-09-06 | 歪み発生回路および歪み補償装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4299213B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2556607A1 (en) * | 2010-04-08 | 2013-02-13 | Oclaro Technology Limited | Apparatus for power equalisation and phase correction |
JP2018085635A (ja) * | 2016-11-24 | 2018-05-31 | 株式会社村田製作所 | 電力増幅器 |
KR102083801B1 (ko) * | 2018-02-14 | 2020-03-03 | 퍼스트통신 주식회사 | 스트레치 라인 콤바이너 |
CN111817009B (zh) * | 2020-07-28 | 2022-01-11 | 武汉虹信科技发展有限责任公司 | 双频馈电网络及天线 |
-
2004
- 2004-09-06 JP JP2004258898A patent/JP4299213B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006074699A (ja) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8154339B2 (en) | V-band high-power transmitter with integrated power combiner | |
JPH0722856A (ja) | 増幅器 | |
JP2001502493A (ja) | 多段高効率線形電力増幅器およびその方法 | |
KR100342783B1 (ko) | 전치왜곡 선형화장치 | |
KR100801578B1 (ko) | 전력증폭기의 혼변조 신호발생기 및 이를 구비한 전치왜곡선형화 장치 | |
US6285252B1 (en) | Apparatus and method for broadband feedforward predistortion | |
US6194942B1 (en) | Predistortion circuit for linearization of signals | |
JP4299213B2 (ja) | 歪み発生回路および歪み補償装置 | |
US10097139B2 (en) | Methods for multi-path amplifiers and multi-path amplifier | |
US20030117217A1 (en) | Distortion-compensated amplifying circuit | |
US7962107B2 (en) | Transmission device | |
KR100371531B1 (ko) | 에러 피드백을 이용한 피드포워드 선형 전력 증폭기 | |
JP6448881B1 (ja) | 歪補償装置 | |
KR101131910B1 (ko) | 이동통신시스템의 출력단 | |
KR20060032270A (ko) | 능동 위상 보상기를 이용한 도허티 증폭기 | |
Lehmann et al. | Reconfigurable PA networks using switchable directional couplers as RF switch | |
EP1394954A2 (en) | Transmitter | |
KR20160084579A (ko) | 메모리 효과의 보상을 위한 전치 왜곡 시스템 | |
WO2021260828A1 (ja) | ドハティ増幅器 | |
JP5235771B2 (ja) | 電力増幅器 | |
JP4546052B2 (ja) | Am−pm歪補償回路および方法 | |
KR20040003532A (ko) | 리니어 전력 증폭기에서의 위상, 크기 에러 추출장치 | |
JP2007536832A (ja) | 直交結合増幅器による信号の増幅 | |
JP3978919B2 (ja) | リミッタ回路 | |
JPH06104658A (ja) | 非線形補償回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |