JP4546052B2 - Am−pm歪補償回路および方法 - Google Patents

Am−pm歪補償回路および方法 Download PDF

Info

Publication number
JP4546052B2
JP4546052B2 JP2003279049A JP2003279049A JP4546052B2 JP 4546052 B2 JP4546052 B2 JP 4546052B2 JP 2003279049 A JP2003279049 A JP 2003279049A JP 2003279049 A JP2003279049 A JP 2003279049A JP 4546052 B2 JP4546052 B2 JP 4546052B2
Authority
JP
Japan
Prior art keywords
distortion
signal
phase
input signal
compensation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003279049A
Other languages
English (en)
Other versions
JP2005045656A (ja
Inventor
順一 溝口
一実 椎熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP2003279049A priority Critical patent/JP4546052B2/ja
Publication of JP2005045656A publication Critical patent/JP2005045656A/ja
Application granted granted Critical
Publication of JP4546052B2 publication Critical patent/JP4546052B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、歪補償回路に関し、特に高周波高出力電力増幅器に用いられるTR、FET等の非線形素子により発生する非線形歪を補償する回路に関する。
無線通信やテレビ放送機等に用いられる高周波帯電力増幅器の歪改善方式に、前置歪補償回路が用いられる。従来技術として、AM−PM変換補償回路(特開昭60−113544号公報)について、簡単に説明する。先ず、上記特許明細書にて説明されているテレビジョン変調波を用いた動作の説明を、図9〜図11を参照して説明する。入力端子10から入力されたテレビジョン被変調波は、3dB結合器11にて90度位相の異なる信号に等分配される。3dB結合器11で出力のない一端には、終端器12が接続される。3dB結合器11の一方から出力された被変調波はリミッタ13によってAM成分が抑圧され、被変調波成分のみとなる。その後段の可変抵抗減衰器14にて必要なレベルに調整され(図10のベクトルOX)、ウィルキンソン型合成器16に入力される。一方、3dB結合器11の他方から出力された被変調波は、リミッタ13と可変抵抗減衰器14の電気長の和に等しい伝送線路15を通って(図10ベクトルOA)、ウィルキンソン型合成器16に入力され、出力端子17から出力される。ベクトルOAは側帯波ベクトルCXの回転により振幅が変化する。ウィルキンソン型合成器16から出力されるベクトルOBは、ベクトルOXとベクトルOAの合成ベクトルであり、その位相角Φは
Φ=tan-1(OX/OA)
となる。ベクトルOXは一定であり、ベクトルOAは振幅に比例して大きさが変化するため、入力される信号レベルが低い場合には位相角Φは大きいが、信号レベルが大きくなってくると位相角Φは小さくなる。よって、入力レベルの大小によって、出力される信号の位相が変化する特性が得られる。
次に、従来技術であるAM−PM変換補償回路に、CW波を入力した場合の動作を以下に説明する。基本的な動作はテレビジョン被変調波を入力した場合とほぼ同じである。入力端子10より入力された信号は、3dB結合器11によって90度位相の異なる信号に分配される。その一方から出力された信号は、リミッタ13によって信号レベルが一定に抑圧され、可変抵抗減衰器14によって必要なレベルに調整される。3dB結合器11の他方から出力された信号は、リミッタ13と可変抵抗減衰器14の電気長の和に等しい伝送線路15を通る。上記両系からの信号は、ウィルキンソン型合成器16にて位相が90度異なったまま合成される。AM−PM変換補償回路に入力されたCW波信号は、図11に示す通り、レベルの低い(リミッタによって利得が抑圧されないレベル)領域(図11(1)、(2))ではリミッタ13を通る信号(ベクトルOX)と伝送線路15を通る信号(ベクトルOA)の利得が等しく、その合成信号(ベクトルOB)の位相は変化しない。レベルが高くなりリミッタにより利得が抑圧されると(図11(3))、リミッタを通る信号の利得が変化するため(ベクトルOXa)、ウィルキンソン型合成器により合成された信号(ベクトルOBa)の位相が変化する。よって、CW波を入力した場合にも、入力レベルの大小によって、出力される信号の位相が変化する特性が得られる。
しかし、近年、無線通信にて使用されている信号は、ピークファクタの高い変調波信号である。そのピークファクタの高い変調波信号をリミッタに入力すると、変調波信号のピークをクリップしてしまう。そのため、従来技術のAM−PM変換補償回路ではクリッピング歪を発生してしまう。クリッピング歪は一般的に、歪補償方式において改善することができない。そのため、高周波電力増幅器に使用する非線形素子では、このクリッピング歪を発生しないよう、動作レベルに注意し使用している。
特開昭60−113544号公報(発明の詳細な説明、第2図、第3図)
Advanced Techniques in RF Power Amplifiers(Artech House 2002年 179頁)
従来技術の問題点は、リミッタにピークファクタの高い変調波信号を入力すると、変調波信号のピークをクリップしてしまい、その出力にクリッピング歪を発生してしまうことである。キャリア信号は、ピークファクタの高い変調波信号を用いている理由として、近年の無線通信は、マルチメディア化に伴って、大容量かつ多重された信号を使用しているためである。
本発明の目的は、AM−PM歪補償回路において、位相歪に変換する振幅歪を発生するAM−AM歪発生部に、リミッタの代わりにゲイン・エクスパンダーとなるダイオードを用いることにより、ピークファクタの高い変調波信号が入力されても、クリッピング歪を発生しないAM−PM歪補償回路を提供することにある。
本発明のAM−PM歪補償回路は、位相歪成分と振幅歪成分とが付加される信号が入力されるAM−PM歪補償回路であって、入力信号を2分配して出力する電力分配手段と、前記2分配した一方の入力信号が入射され、前記一方の入力信号にAM−AM歪を付与するAM−AM歪発生部と、前記2分配した他方の入力信号が入射され、前記他方の入力信号に前記AM−AM歪発生部と同じ遅延量を付与する遅延線路と、前記AM−AM歪発生部からの出力信号と前記遅延線路からの出力信号とを合成して出力する電力合成手段と、前記電力分配手段から前記電力合成手段までの間において、前記一方の入力信号と前記他方の入力信号との間に90度の位相差を付与する位相差生成手段と、を備え、前記AM−AM歪発生部は、アンチパラレル・ダイオードと、前記アンチパラレル・ダイオードに直列に接続される第1の抵抗と、前記アンチパラレル・ダイオードおよび前記第1の抵抗に並列に接続される第2の抵抗と、を用いて構成され、前記第1の抵抗と前記第2の抵抗とは、前記位相歪成分に基づいて決定された所定の抵抗値を有する、ことを特徴とする。
本発明のAM−PM歪補償回路は、前記位相差生成手段は、前記一方の入力信号の位相を前記他方の入力信号の位相に対して90度進める
本発明のAM−PM歪補償回路は、前記電力分配手段と前記電力合成手段の少なくとも一方を、ウィルキンソン型で構成する
本発明のAM−PM歪補償回路は、前記電力分配手段および前記位相差生成手段として、90度電力分配器を用いる
本発明のAM−PM歪補償回路は、前記電力合成手段および前記位相差生成手段として、90度電力合成器を用いる
本発明のAM−PM歪補償回路は、前記位相差生成手段として、λ/4伝送線路を用いる
本発明のAM−PM歪補償方法は、位相歪成分と振幅歪成分とが付加される信号の位相歪を補償するAM−PM歪補償方法であって、入力信号を等振幅で2分配し、前記2分配した一方の信号に、アンチパラレル・ダイオードと、前記アンチパラレル・ダイオードに直列に接続される第1の抵抗と、前記アンチパラレル・ダイオードおよび前記第1の抵抗に並列に接続される第2の抵抗と、によりAM−AM歪を付与し、前記2分配した他方の信号に、前記AM−AM歪の付与時に生じる遅延量を付与し、前記一方の入力信号と前記他方の入力信号との間に90度の位相差を付与し、前記AM−AM歪、遅延量および位相差が付与された前記一方の信号と他方の信号とを合成し、前記第1の抵抗と前記第2の抵抗とは、前記位相歪成分に基づいて決定された所定の抵抗値を有する、ことを特徴とする。
本発明のAM−PM歪補償方法は、前記一方の入力信号の位相を前記他方の入力信号の位相に対して90度進める
以上説明したように、本発明によれば、AM−AM歪発生部にダイオードを用いることにより、無線通信に多く用いられているピークファクタの高い変調波信号を入力しても、クリッピング歪を発生しないという効果がある。その理由は、AM−AM歪発生部にて振幅伸張特性を有するダイオードをゲイン・エクスパンダーとして使用しているためである。
また、既存の前置歪補償回路に対して、AM−AM歪発生部(従来技術でのリミッタ)にはダイオードを用いており、歪補償回路は非常に小型化できるという効果がある。
さらに、既存の前置歪補償回路に対して、本発明で採用しているダイオードの非線形性は周波数によらないため、どの周波数にでも転用が可能であるという効果がある。
さらに、既存の前置歪補償回路に対して、ダイオードが発生する歪発生量はダイオードの入力レベルによって決まっている。そのため、歪補償回路において発生させる歪発生量の調整が簡単であり、被補償増幅器を構成するTR、FET等の歪特性に容易に合わせ込むことができるという効果がある。
さらに、既存の前置歪補償回路に対して、ダイオード単体ではAM−PM歪を発生しないため、AM−AM歪をAM−PM歪に直接変換できるという効果がある。
<構成の説明>本AM−PM歪補償回路の構成例を、図1〜図3に示す。構成については従来技術とほぼ同じであるが、リミッタの代わりに歪発生部にダイオードにて構成したゲイン・エクスパンダー(振幅伸張特性を有する回路)を用いている。
以下に実施例を示す。図1に示す構成例を使って説明する。また、無線通信に使用される一般的なハイパワーLDMOS_FETで発生する位相歪は遅れ側である。よって本実施例では、本AM−PM歪補償回路の位相歪を進み側(端子a側)に発生させる構成として、説明を進めていく。入力端子1より入力される信号は、90度電力分配器8にて分配される。このとき、90度電力分配器8の出力側の端子間にて90度の位相差が生じる。説明の便宜上、出力側の端子間にて90度位相遅れを生じる端子をb(ここの信号を90度位相遅れ信号)、もう一方の端子をa(ここの信号を0度位相信号)として説明する。90度電力分配器8の端子aにAM−AM歪発生器3を接続する。90度電力分配器8の端子bにAM−AM歪発生部3(AM−AM歪発生部は、AM−AM振幅歪発生部とも称する)と同じ遅延量を有す遅延線路4を接続し、AM−AM歪発生器3側経路と90度の位相差を保ちながらウィルキンソン型電力合成器6(電力合成器)で合成する。この構成のみで、AM−AM歪発生部3にて発生するAM−AM特性をAM−PM特性に変換することが可能である。
図2は、入力端子1側にウィルキンソン型電力分配器2(電力分配器)、出力端子7側に90度電力合成器9を用いた構成例である。入力端子1より入力される信号は、ウィルキンソン型電力分配器2にて2分配され、端子c、d間にて位相差は生じない。端子c(ここの信号を一方の信号)にAM−AM歪発生器3を接続し、端子d(ここの信号を他方の信号)には遅延線路4を接続し、AM−AM歪発生器3側経路と0度の位相差を保ちながら90度電力合成器9へ信号が入力され、90度電力合成器9で90度位相差合成される。この構成のみで、AM−AM歪発生部3にて発生するAM−AM特性をAM−PM特性に変換することが可能である。
図3は、入力端子1側にウィルキンソン型電力分配器2、ウィルキンソン型電力合成器6を用いた構成例である。入力端子1より入力される信号は、ウィルキンソン型電力分配器2にて2分配され、端子e、f間において位相差は生じない。端子e(ここの信号を一方の信号)にAM−AM歪発生器3を接続し、端子f(ここの信号を他方の信号)には90度の遅延量を有すλ/4伝送線路5と遅延線路4とを接続し、AM−AM歪発生器3側の経路に対して、遅延線路4の端子gでは、90度遅れの位相差を保ちながらウィルキンソン型電力合成器6で合成する。この構成のみで、AM−AM歪発生部3にて発生するAM−AM特性をAM−PM特性に変換することが可能である。
なお、図1〜図3において、90度電力分配器8と90度電力合成器9とは、同じ機能を有する電力分配/合成器である。使用方法によって、電力分配と電力合成に用いられる。また、ウィルキンソン型電力分配器2とウィルキンソン型電力合成器6とは同じ機能を有する電力分配/合成器である。使用方法によって、電力分配と電力合成に用いられる。
次に、AM−AM歪発生部3の構成について、図4を参照して説明する。AM−AM歪発生部3には、アンチパラレル・ダイオード31を用いる。さらに、AM−AM歪発生部3には、アンチパラレル・ダイオード31に直列に接続される抵抗32(第1の抵抗)と、アンチパラレル・ダイオード31と抵抗32に並列に接続される抵抗33(第2の抵抗)とが用いられている。回路構成や動作に関しては、非特許文献である技術文献“Advanced Techniques in RF Power Amplifiers(Artech House)”に記載されているので、ここでは省略する。アンチパラレル・ダイオード31に電力を入力した場合、そのAM−AM特性は図5に示すようなカーブ(アンチパラレル・ダイオードを用いた振幅伸張特性)が得られる。アンチパラレル・ダイオード31では位相歪を発生しないため、本AM−PM歪補償回路を構成する場合には、アンチパラレル・ダイオード31のAM−AM特性のみを考慮すれば良い。また、AM−AM歪発生部3の構成において、アンチパラレル・ダイオード31に直列、並列に接続されている抵抗32、抵抗33の抵抗値を変えることで、図6に示すようにAM−AM特性の変化量を希望の値に、簡単に選ぶことができる。
<動作の説明>次に、本AM−PM歪補償回路の動作に関して、図7のAM−PM歪補償回路の動作の説明図に示すベクトル図を用いて説明する。動作原理は、図1〜図3とも同じなので、図1を参照して説明する。入力信号は、90度電力分配器8にて2分配される。90度電力分配器8の端子の呼称は、実施例の構成と同じである。90度電力分配器8の端子bから出力される信号ベクトル2を基準に、以下に説明を進める。90度電力分配器8の端子aから出力された信号ベクトル1はAM−AM歪発生部3を通り、ウィルキンソン型電力合成器6にて 90度電力分配器8の端子bから出力された信号と合成される。この時、ウィルキンソン型電力合成器6の入力にてベクトル2とベクトル1の位相差を90度、かつベクトル2に対してベクトル1が90度進んでいることが必要である。ウィルキンソン型電力合成器6から出力される信号は、ベクトル1およびベクトル2の合成ベクトルであるベクトル3となる。先ず、入力信号レベルが低く、AM−AM歪発生部3が線形に動作する線形領域(図7(1)および(2))では、ベクトル1、2の利得は一定のため、その合成ベクトルであるベクトル3の利得も一定である。図7(3)に示すように、入力信号レベルが大きくなり、AM−AM歪発生部3が非線形動作をする非線形領域ではベクトル1の利得が変化し、ベクトル1aになる。ベクトル2の利得は一定であるため、合成されたベクトルはベクトル3より位相がθだけ回転したベクトル3aが得られる。このように、AM−AM歪発生部3から出力された信号と遅延線路4を通過した信号とを、90度の位相差をつけて合成することで、AM−AM歪発生部3のAM−AM特性をAM−PM特性に変換するAM−PM歪補償回路が構成できる。
前述の通り、無線通信用電力増幅器に用いられる一般的なハイパワーLDMOS_FETのAM−PM特性は遅れ側となるため、その補償を行う構成にて、以下に説明する。被補償増幅器の任意の動作レベルにて位相歪が発生している場合の、本AM−PM歪補償回路の効果について図8を用いて説明する。ここで、本発明のAM−PM歪補償回路の後段に被補償増幅器(図示しない)が接続されるものとする。入力信号である信号ベクトル4(図8(1))に対し、図8(2)にて示す被補償増幅器からの信号ベクトル4は、位相歪成分であるベクトル5、振幅歪であるベクトル6を含んでいる。これに対し、本発明のAM−PM歪補償回路に信号を入力した場合には、図8(3)のようにAM−AM歪発生部3にて発生した信号が、信号ベクトル4に対して90度位相が進んだ状態で合成されるため、主信号であるベクトル4に対し位相歪成分に変換されたベクトル7を含んだ信号が出力される。その位相歪発生量は、被補償増幅器にて発生する量とほぼ同じになるよう、事前に調整されている。本発明のAM−PM歪補償回路から出力された信号を被補償増幅器に入力すると、図8(4)に示すように、前記被補償増幅器にて発生する位相歪であるベクトル5と、本AM−PM歪補償回路より発生する位相歪であるベクトル7が、180度の位相差を持ち、かつその値が同じため打ち消し合い、結果として位相歪の無い信号が、被補償増幅器より出力される。ピークファクタの高い信号を入力した場合にも、信号の入力レベルに対しての位相変化は、CW波と同じである。このとき、AM−AM歪発生部3は利得が増加するためクリップされず、クリッピング歪を発生しない。
本発明によるAM−PM歪補償回路の第1の構成例 本発明によるAM−PM歪補償回路の第2の構成例 本発明によるAM−PM歪補償回路の第3の構成例 AM−AM歪発生部の構成 アンチパラレル・ダイオードのAM−AM特性 AM−AM歪発生部のAM−AM特性 AM−PM歪補償回路の動作の説明図 発明の効果の説明図 従来技術の構成例 従来技術の動作の説明図 従来技術のCW波入力時の動作の説明図
符号の説明
1 入力端子
2 ウィルキンソン型電力分配器
3 AM−AM歪発生部
31 アンチパラレル・ダイオード
32、33 抵抗
4 遅延線路
5 λ/4伝送線路
6 ウィルキンソン型電力合成器
7 出力端子
8 90度電力分配器
9 90度電力合成器
10 入力端子
11 3dB結合器
12 終端器
13 リミッタ
14 可変抵抗減衰器
15 伝送線路
16 ウィルキンソン型合成器
17 出力端子

Claims (8)

  1. 位相歪成分と振幅歪成分とが付加される信号が入力されるAM−PM歪補償回路であって、
    入力信号を2分配して出力する電力分配手段と、
    前記2分配した一方の入力信号が入射され、前記一方の入力信号にAM−AM歪を付与するAM−AM歪発生部と、
    前記2分配した他方の入力信号が入射され、前記他方の入力信号に前記AM−AM歪発生部と同じ遅延量を付与する遅延線路と、
    前記AM−AM歪発生部からの出力信号と前記遅延線路からの出力信号とを合成して出力する電力合成手段と、
    前記電力分配手段から前記電力合成手段までの間において、前記一方の入力信号と前記他方の入力信号との間に90度の位相差を付与する位相差生成手段と、
    を備え、
    前記AM−AM歪発生部は、
    アンチパラレル・ダイオードと、
    前記アンチパラレル・ダイオードに直列に接続される第1の抵抗と、
    前記アンチパラレル・ダイオードおよび前記第1の抵抗に並列に接続される第2の抵抗と、を用いて構成され、
    前記第1の抵抗と前記第2の抵抗とは、前記位相歪成分に基づいて決定された所定の抵抗値を有する、
    ことを特徴とするAM−PM歪補償回路。
  2. 前記位相差生成手段は、前記一方の入力信号の位相を前記他方の入力信号の位相に対して90度進める請求項1記載のAM−PM歪補償回路。
  3. 前記電力分配手段と前記電力合成手段の少なくとも一方を、ウィルキンソン型で構成する請求項1または2記載のAM−PM歪補償回路。
  4. 前記電力分配手段および前記位相差生成手段として、90度電力分配器を用いる請求項1から3のいずれかに記載のAM−PM歪補償回路。
  5. 前記電力合成手段および前記位相差生成手段として、90度電力合成器を用いる請求項1から3のいずれかに記載のAM−PM歪補償回路。
  6. 前記位相差生成手段として、λ/4伝送線路を用いる請求項1から3のいずれかに記載のAM−PM歪補償回路。
  7. 位相歪成分と振幅歪成分とが付加される信号の位相歪を補償するAM−PM歪補償方法であって、
    入力信号を等振幅で2分配し、
    前記2分配した一方の信号に、
    アンチパラレル・ダイオードと、
    前記アンチパラレル・ダイオードに直列に接続される第1の抵抗と、
    前記アンチパラレル・ダイオードおよび前記第1の抵抗に並列に接続される第2の抵抗と、
    によりAM−AM歪を付与し、
    前記2分配した他方の信号に、前記AM−AM歪の付与時に生じる遅延量を付与し、
    前記一方の入力信号と前記他方の入力信号との間に90度の位相差を付与し、
    前記AM−AM歪、遅延量および位相差が付与された前記一方の信号と他方の信号とを合成し、
    前記第1の抵抗と前記第2の抵抗とは、前記位相歪成分に基づいて決定された所定の抵抗値を有する、
    ことを特徴とするAM−PM歪補償方法。
  8. 前記一方の入力信号の位相を前記他方の入力信号の位相に対して90度進める請求項7記載のAM−PM歪補償方法。
JP2003279049A 2003-07-24 2003-07-24 Am−pm歪補償回路および方法 Expired - Fee Related JP4546052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003279049A JP4546052B2 (ja) 2003-07-24 2003-07-24 Am−pm歪補償回路および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003279049A JP4546052B2 (ja) 2003-07-24 2003-07-24 Am−pm歪補償回路および方法

Publications (2)

Publication Number Publication Date
JP2005045656A JP2005045656A (ja) 2005-02-17
JP4546052B2 true JP4546052B2 (ja) 2010-09-15

Family

ID=34265281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003279049A Expired - Fee Related JP4546052B2 (ja) 2003-07-24 2003-07-24 Am−pm歪補償回路および方法

Country Status (1)

Country Link
JP (1) JP4546052B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180915A (ja) * 2005-12-28 2007-07-12 Hitachi Kokusai Electric Inc 歪補償増幅装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2529114B2 (ja) * 1986-09-26 1996-08-28 バリアン・アソシエイツ・インコーポレイテッド 進行波管増幅器のためのリニアライザ
JP2001252757A (ja) * 2000-03-07 2001-09-18 Ishikawajima Harima Heavy Ind Co Ltd 翼列構造体の製造方法
JP2002523968A (ja) * 1998-08-25 2002-07-30 オーテル コーポレイション 電気および光信号の線形化のための列をなす歪み発生器
JP3335907B2 (ja) * 1998-06-04 2002-10-21 三菱電機株式会社 歪補償回路及び低歪半導体増幅器
JP3358630B2 (ja) * 1993-01-08 2002-12-24 住友電気工業株式会社 歪発生回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2204334A5 (ja) * 1972-10-20 1974-05-17 Thomson Csf
JPS6478037A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Tertiary distortion generation circuit
JPH06104658A (ja) * 1992-09-22 1994-04-15 Nec Corp 非線形補償回路
JP3487060B2 (ja) * 1996-02-28 2004-01-13 三菱電機株式会社 歪補償回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2529114B2 (ja) * 1986-09-26 1996-08-28 バリアン・アソシエイツ・インコーポレイテッド 進行波管増幅器のためのリニアライザ
JP3358630B2 (ja) * 1993-01-08 2002-12-24 住友電気工業株式会社 歪発生回路
JP3335907B2 (ja) * 1998-06-04 2002-10-21 三菱電機株式会社 歪補償回路及び低歪半導体増幅器
JP2002523968A (ja) * 1998-08-25 2002-07-30 オーテル コーポレイション 電気および光信号の線形化のための列をなす歪み発生器
JP2001252757A (ja) * 2000-03-07 2001-09-18 Ishikawajima Harima Heavy Ind Co Ltd 翼列構造体の製造方法

Also Published As

Publication number Publication date
JP2005045656A (ja) 2005-02-17

Similar Documents

Publication Publication Date Title
EP1636902B1 (en) Power control for a transmitter
JP4646987B2 (ja) 送信回路、及びそれを用いた通信機器
US7626455B2 (en) Distortion compensation apparatus
JPH03187601A (ja) 抵抗性結合器および分圧器を有する先行歪ませ等化器
US8854128B2 (en) Amplifying device and signal processing device
US8023908B2 (en) Intermodulation signal generator of power amplifier and pre-distortion linearizer having the same
JP2007243549A (ja) プリディストータ
JP4546052B2 (ja) Am−pm歪補償回路および方法
JPH09172338A (ja) 進行波管及び半導体増幅器の増幅と位相の応答を異なる出力レベルで線形化する方法と装置
JP2003198273A (ja) 増幅回路
JP6448881B1 (ja) 歪補償装置
CN101411058B (zh) 失真补偿电路
JP4299213B2 (ja) 歪み発生回路および歪み補償装置
JP2004343665A (ja) 高周波増幅回路
JP2002368716A (ja) Ofdm高能率電力増幅器
KR100542444B1 (ko) 전력 증폭기의 전치왜곡장치
WO2021260828A1 (ja) ドハティ増幅器
JP2788865B2 (ja) 歪補償器
JP2002374129A (ja) プリディストーション歪み補償回路、プリディストーション歪み補償方法、プログラム、および媒体
JP2003198271A (ja) 歪補償回路
JPH08125554A (ja) 自動歪補償回路
JP6490603B2 (ja) プリディストーション回路及び通信装置
JP2013021617A (ja) 送信装置とその励振器および歪み補償方法
JPS58147208A (ja) 高周波増幅器
JP2015188246A (ja) 送信装置とその励振器および歪み補償方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060615

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070123

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090324

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100701

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees