JP2003198271A - 歪補償回路 - Google Patents

歪補償回路

Info

Publication number
JP2003198271A
JP2003198271A JP2001395133A JP2001395133A JP2003198271A JP 2003198271 A JP2003198271 A JP 2003198271A JP 2001395133 A JP2001395133 A JP 2001395133A JP 2001395133 A JP2001395133 A JP 2001395133A JP 2003198271 A JP2003198271 A JP 2003198271A
Authority
JP
Japan
Prior art keywords
signal
circuit
compensation
distortion
combiner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001395133A
Other languages
English (en)
Other versions
JP4014404B2 (ja
Inventor
Masahiro Narita
雅裕 成田
Riichiro Obana
利一郎 小花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Telecommunications Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Telecommunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Telecommunications Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001395133A priority Critical patent/JP4014404B2/ja
Publication of JP2003198271A publication Critical patent/JP2003198271A/ja
Application granted granted Critical
Publication of JP4014404B2 publication Critical patent/JP4014404B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 本発明は出力信号の低雑音化を実現すると共
に、大電力段へ低コストで適用可能な歪補償回路を提供
する。 【解決手段】 方向性結合器101は入力信号を、主信
号経路と補償信号発生経路とに分配出力する。前記補償
信号発生経路は、ローパスフィルタ103からアンプ1
12までにより構成され、前記分配された一方の信号を
波形圧縮することにより入力信号の高調波成分を含む補
償信号を生成する。前記主信号経路は、方向性結合器1
01、信号伝送路102、及び方向性結合器116のみ
から構成され、前記分配された他方の信号は、単なる導
線又は導波路である信号伝送路102によって導かれ、
方向性結合器116により前記補償信号と加算され出力
される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、非線形歪みを補償
する前置歪補償回路に関し、特に、前置歪補償回路の低
雑音化技術に関する。
【0002】
【従来の技術】従来、一般的な無線通信装置において送
信信号を送出レベルにまで増幅するためにパワーアンプ
が用いられる。当該パワーアンプを含むどのようなアン
プにおいても、出力信号のレベルが飽和する特性領域
(いわゆる非線形領域)において入力信号を増幅する
と、非線形歪みが発生する。
【0003】線形変調方式を用いて変調された信号に対
してこの非線形歪みが発生すると、当該信号の振幅成分
が歪むことにより、変調精度の劣化、及びスペクトルの
拡大が生じる。変調精度の劣化はビットエラー率を増加
させ、またスペクトルの拡大は隣接チャネルへの漏洩電
力を増加させ、何れも通信品質を劣化させる。また、異
なる周波数の複数のキャリア信号を多重して得られるマ
ルチキャリア信号に対して非線形歪みが発生すると、各
キャリア信号の歪み成分どうしが干渉することになり、
その結果、キャリア信号自身の周波数帯域において相互
変調歪みが発生する。
【0004】非線形歪みに起因してキャリア信号自身の
周波数帯域に発生するこの相互変調歪みは、フィルタ等
を用いて除去できないため、適正な通信品質を維持する
上で極めて有害である。非線形歪みは、例えば、過剰な
飽和出力を有するパワーアンプを、大きなバックオフを
取って良好な線形性を有する特性領域のみで使えば抑制
できるが、この方法では、過剰に高価なパワーアンプを
用いる必要があり、また電力効率も悪いため、無線通信
装置の製造コスト及び運用コストを低減する上で好まし
くない。
【0005】そこで、従来、パワーアンプを非線形領域
まで使い、かつ非線形歪みを抑制する一方法として、プ
リディストーション回路(前置歪補償回路とも言う)が
用いられる。プリディストーション回路とは、入力信号
に対し、前記入力信号の高調波に所定の位相及びレベル
変動を与えて得られる補償信号を加えることにより、歪
み信号を生成する回路であり、前記位相及びレベル変動
は、被補償パワーアンプの非線形特性を補償するように
与えられる。生成された前記歪み信号を前記被補償パワ
ーアンプで増幅した場合、前記入力信号そのものを増幅
した場合に比べて、増幅された出力信号中の非線形歪み
成分が低減される。
【0006】非線形歪み成分が低減される作用原理につ
いては、例えば、文献「HIGH-LINEARITY RF AMPLIFIER
DESIGN」PETER B.KENINGTON著、Artech House Publishe
rs刊に詳細に述べられているので、ここでは説明を省略
する。図8に、論文「EVEN-ORDER PRE-DISTORTIONによ
る高出力増幅器歪低減の提案」堀川浩二他著、1996年電
子情報通信学会通信ソサイエティ大会B-230に示されて
いる歪補償回路を示す。
【0007】この回路800は、分配器802、振幅変
調器806、及びローパスフィルタ807を含む主信号
経路と、偶数乗積生成器803、ハイパスフィルタ80
4、及び位相器・可変減衰器805を含む補償信号発生
経路とからなる。分配器802は、入力端子801に与
えられた入力信号を前記主信号経路及び前記補償信号発
生経路に分配する。
【0008】偶数乗積生成器803は、前記補償信号発
生経路に分配された信号から、前記入力信号の偶数乗積
信号を発生する。ハイパスフィルタ804は、前記入力
信号の周波数帯域を阻止し、偶数乗積生成器803の出
力信号から前記入力信号の偶数次高調波を抽出する。位
相器・可変減衰器805は、前記偶数次高調波の位相及
び振幅を調整して出力する。
【0009】振幅変調器806は、例えばデュアルゲー
トFETにより実現され、前記主信号経路に分配された
信号を、位相器・可変減衰器805からの出力信号によ
って振幅変調する。ローパスフィルタ807は、前記目
的信号の3倍波以上の周波数帯域を阻止し、前記振幅変
調された信号から、目的信号及び目的信号の2倍波のみ
を含む歪み信号を抽出し、出力端子808から出力す
る。
【0010】前記歪み信号は、図外の被補償パワーアン
プにより増幅される。前記被補償パワーアンプが有する
非線形特性に応じて前記2倍波の位相・振幅を調整する
ことにより、前記被補償パワーアンプからの出力信号中
に生じる歪み成分が低減される。
【0011】
【発明が解決しようとする課題】しかしながら、上記従
来技術の回路は、前記主信号経路上において、能動素子
により実現される振幅変調器806により、雑音成分も
増幅されるため、出力信号の低雑音化が困難であるとい
う問題がある。また、無線送信装置に代表される、増幅
器を多段接続することにより所望の出力電力を得る増幅
システムにおいて、大電力段への適用を考えたとき、前
記振幅変調器806には前段からの信号電力を通過させ
る性能が要求されるが、前記振幅変調器806を能動素
子により実現した場合、通過させるべき電力に相応な高
価な部品を使う必要があり、コスト面での不利もある。
【0012】上記の問題に鑑み、本発明は、出力信号の
低雑音化を実現すると共に、大電力段へ低コストで適用
可能な歪補償回路の提供を目的とする。
【0013】
【課題を解決するための手段】上記問題を解決するた
め、本発明の歪補償回路は、第1信号に対して補償信号
を混合することによって得られる第2信号を、所定の増
幅回路で当該第2信号を増幅した場合に、当該第2信号
に含まれる当該第1信号及び当該補償信号のそれぞれに
起因する非線形歪み成分出力が相互に打ち消しあうよう
に生成し、もって、当該増幅回路で当該第1信号のみを
増幅した場合に生じる非線形歪み成分出力に対して、当
該第2信号を増幅した場合に生じる非線形ひずみ成分出
力を低減させる歪補償回路であって、前記第1信号を主
信号と副信号とに分配する第1分配合成器と、前記副信
号を圧縮する信号波形圧縮回路と、前記圧縮された信号
の位相及び振幅をそれぞれ変更する位相振幅調整器と、
前記位相と振幅とが変更された信号を増幅して補償信号
を生成する増幅器と、前記主信号に前記補償信号を加え
ることにより前記第2信号を生成する第2分配合成器と
を備え、前記第1及び第2分配合成器は何れも受動素子
であり、前記補償信号は方向性を有する素子によって、
前記補償信号生成回路への帰還入力を阻止されている、
即ち当該帰還入力がなされていないことを特徴とする。
【0014】また、前記歪補償回路は、さらに、前記第
2信号を増幅する増幅器と、前記増幅器からの出力信号
の一部を帰還信号として取り出す第3分配合成器と、前
記帰還信号に含まれる前記第1信号の高調波成分のみを
通過させ、補償誤差信号として出力するバンドパスフィ
ルタと、前記補償誤差信号の大きさに応じて位相制御信
号及び振幅制御信号を生成する制御回路とを備え、前記
位相振幅調整器は、前記位相制御信号及び前記振幅制御
信号に応じてそれぞれ位相及び振幅を変更し、前記制御
回路は、前記補償誤差信号を減少させるように、前記位
相制御信号及び前記振幅制御信号を変化させてもよい。
【0015】
【発明の実施の形態】本発明の実施の形態における歪補
償回路について、図面を参照しながら詳細に説明する。 <第1の実施の形態>第1の実施の形態における歪補償
回路は、従来の技術において説明したプリディストーシ
ョン回路の一種であり、従来のプリディストーション回
路に比べて低雑音化、並びに大電力段へ低コストで適用
可能となるように構成される。
【0016】図1は、第1の実施の形態における歪補償
回路100の全体構成を示すブロック図である。歪補償
回路100は、方向性結合器101、信号伝送路10
2、ローパスフィルタ103、アンプ104、ローパス
フィルタ105、信号波形圧縮回路106、アンプ11
2、可変位相器114、可変減衰器115、及び方向性
結合器116から構成される。信号波形圧縮回路106
は、抵抗器107、及びダイオード108から構成され
る。
【0017】ここで、歪補償回路100の構成要素のう
ち、方向性結合器101、信号伝送路102、及び方向
性結合器116を含む信号経路を主信号経路と呼び、他
の構成要素を含む信号経路を補償信号発生経路と呼ぶ。
特に、主信号経路においては、信号伝送路102は方向
性結合器101に直結され、また方向性結合器116は
信号伝送路102に直結されている。即ち、主信号経路
は、方向性結合器101、信号伝送路102、及び方向
性結合器116以外の構成要素を含まない。
【0018】方向性結合器101は、入力信号を前記主
信号経路及び補償信号発生経路に所定の比率で分配す
る。当該入力信号は、請求項に言う第1信号に相当し、
前記主信号経路及び補償信号発生経路に分配される信号
は、請求項に言うそれぞれ主信号及び副信号に相当す
る。前記補償信号発生経路は、方向性結合器101によ
り分配された副信号から、当該副信号の高調波を含む補
償信号を生成する。
【0019】ローパスフィルタ103、アンプ104、
及びローパスフィルタ105は、前記分配された信号を
増幅し、かつ前記入力信号の周波数帯域に含まれる信号
成分のみを、信号波形圧縮回路106に供給する。信号
波形圧縮回路106において抵抗器107により非線形
動作領域にバイアスされたダイオード108は、前記入
力信号の波形を圧縮し、前記入力信号の高調波を含む歪
信号を出力する。可変位相器114、及び可変減衰器1
15は、前記歪信号に所定の位相遅延量及び減衰比を与
えて位相及び振幅を調整し、アンプ112は、前記位相
及び振幅を調整後の歪み信号を増幅して、補償信号とし
て出力する。
【0020】一方、方向性結合器101により前記主信
号経路に分配された主信号は、信号伝送路102により
方向性結合器116へ伝送され、方向性結合器116は
前記伝送された信号と前記補償信号とを加算することに
より混合し、出力信号として出力する。当該出力信号
は、請求項に言う第2信号に相当する。次に、本歪補償
回路の動作について説明する。
【0021】図2(A)、(B)及び(C)は、信号波
形圧縮回路106の動作原理を説明するための図であ
る。同図(A)は、信号波形圧縮回路106の入力電圧
Vin対出力電圧Vout特性を示したグラフであり、ダイ
オード108が有する非線形特性に応じて、所定レベル
までの入力電圧に比例した出力電圧が得られるが、当該
レベルを超える入力電圧に対して出力電圧は比例値を下
回る。この特性のために、入力信号の信号波形を圧縮し
た出力信号が得られる。
【0022】同図(B)は、入力信号に2種類の周波数
のキャリア信号を重畳したマルチキャリア信号を想定し
た場合の、入出力信号の電圧対時間波形の一例であり、
入力信号を細線で表し、出力信号を太線で表し、それぞ
れの包絡線を破線で表している。同図(C)は、入力信
号波形に対する出力信号波形の変形を周波数領域におい
て説明するためのグラフであり、前記出力信号の周波数
成分を表している。出力信号には、入力信号に含まれる
基本波f1及びf2成分の他に、波形の歪みによる高調波
2f1、2f2…成分が含まれ、さらに基本波と高調波と
の干渉による相互変調歪み(2f1−f2)及び(2f2
−f1)成分が含まれる。
【0023】図3は、前記マルチキャリア信号を入力信
号として想定した場合の、本歪補償回路の各部分におけ
る信号の周波数成分の大きさを表したグラフである。同
図には、動作の特徴を説明するために、被補償パワーア
ンプ117を含めて示した。信号(A)は、本歪補償回
路への入力信号を示しており、基本波f1及びf2成分が
含まれる。信号(B)及び信号(D)は、方向性結合器
101により分配されたそれぞれ主信号及び副信号を示
しており、基本波f1及びf2成分が含まれる。信号波形
圧縮回路106は、上記説明したように、信号(D)に
対し相互変調歪み(2f1−f2)及び(2f2−f1)成
分を付加した信号(E)を出力する。信号(F)は、信
号(E)に対し位相及び振幅を調整した後の信号を示し
ており、特に位相が信号(E)と異なることを逆方向の
グラフを用いて示している。
【0024】方向性結合器116は、信号(B)及び信
号(E)を加算して出力する。信号(F)及び信号
(G)は、それぞれ信号(B)及び信号(E)が被補償
パワーアンプ117により増幅出力された信号成分を示
している。信号(F)には、被補償パワーアンプ117
の非線形性により相互変調歪み(2f1−f2)及び(2
2−f1)成分が混入する。この相互変調歪み成分が、
信号(E)の増幅出力信号(G)に含まれる相互変調歪
み(2f1−f2)及び(2f2−f1)成分と打ち消しあ
うように、可変位相器114の位相遅延量、及び可変減
衰器115の減衰比を調整することにより、目的とする
基本波f1及びf2成分のみからなる増幅出力信号を得る
ことができる。なお、増幅出力信号中に高調波成分が残
留する場合には、基本波との離調が大きいのでフィルタ
を用いて容易に除去することができる。
【0025】なお、可変位相器114の位相遅延量、及
び可変減衰器115の減衰比の調整については、事前
に、両者を変更しながら被補償パワーアンプ117から
の増幅出力信号(F)+(G)と入力信号(A)との差
分(即ち、増幅された信号に含まれる歪み成分)を測定
し、当該差分を最小とする最適位相遅延量と最適減衰比
とを発見して、前記位相遅延量と前記減衰比とを、それ
ぞれ当該最適位相遅延量と当該最適減衰比とに固定する
ものとする。
【0026】上述した構成において、特に、信号伝送路
102は単なる導線又は導波路であり、具体的には、ス
トリップライン、マイクロストリップライン、同軸ケー
ブル、及び導波管のうち何れか一つ、若しくはこれらの
うち複数を組み合わせて構成される。また、方向性結合
器116には、前記入力信号の2倍波の周波数帯域まで
応答する周波数特性を有するものを使用すればよい。
【0027】上述した構成によれば、歪補償回路100
は入力信号と補償信号との混合処理を方向性結合器11
6によって行うため、当該混合処理において雑音が増幅
されることがない。このため、当該混合処理を例えば振
幅変調器等の能動素子を用いて行う従来例に比べて、出
力信号中の雑音成分を小さく抑えることができると共
に、大電力段へ適用する場合に通過させるべき電力に相
応な高価な部品を使う必要がなくなるので、コスト面で
有利となる。
【0028】また、当該混合処理をトランスのようなリ
アクタンス性の素子を用いて行う場合に比べると、主信
号経路における損失を小さくできる。さらに、信号伝送
路102に、ストリップライン、マイクロストリップラ
イン、同軸ケーブル、導波管といった小さい損失と低い
雑音指数とを有する受動素子を用いることにより、主信
号経路における損失及び雑音指数を小さく抑えられる。
【0029】この種の歪補償回路は特に、被補償パワー
アンプに前置されるものであるから、歪補償回路自体の
損失及び雑音指数を低減することによって、前記被補償
パワーアンプを含めた全体回路における雑音指数の低減
に大きく寄与する。このようにして、歪補償回路100
は、歪補償回路自体の低雑音化、歪補償回路を含む増幅
回路全体の低雑音化、及び大パワー段へ適用した場合の
低コスト化を達成する。
【0030】なお、信号波形圧縮回路106は、入力信
号の信号波形を圧縮することにより高調波を発生するも
のであればよく、次のような信号波形圧縮回路を用いた
場合も、本発明に含まれる。図4(A)及び(B)に、
他の信号波形圧縮回路156、及び信号波形圧縮回路2
06の構成例を示す。
【0031】同図(A)の信号波形圧縮回路156は一
般的な全波整流回路であり、前記入力信号の2倍波を出
力する。同図(B)の信号波形圧縮回路206におい
て、90°ハイブリッド207は入力信号を2分配す
る。分配された一方の信号は抵抗器208により非線形
動作領域にバイアスされたダイオード209を通過する
ことにより、主として偶数次高調波が混入される。他方
は抵抗器210及びダイオード211を介して接地され
ることにより、主として奇数次高調波が混入される。9
0°ハイブリッド212は、前記両信号を混合すること
により、前記入力信号の偶数次高調波及び奇数次高調波
の双方を含む信号を出力する。この回路を用いる場合に
は、方向性結合器116に、前記入力信号の3倍波の周
波数帯域まで応答する周波数特性を有するものを使用す
る。
【0032】また、信号伝送路102に直列にアイソレ
ータを挿入することにより、補償信号の補償信号発生経
路への帰還入力を阻止してもよい。この構成による歪補
償回路も、本発明に含まれる。当該アイソレータに、例
えば0.数dB程度の低い順方向損失を有するものを利
用することにより、主信号経路における損失及び雑音指
数の低減に一定の効果を保ちつつ、回路の調整性を向上
できる。 <第2の実施の形態>第2の実施の形態における歪補償
回路は、第1の実施の形態における歪補償回路に対し、
さらに歪み低減効果を向上するものである。第1の実施
の形態における歪補償回路と略同等の構成を有するが、
被補償パワーアンプの増幅出力信号に含まれる残留歪み
レベルに応じて、補償信号に与える位相遅延量と減衰比
とを随時変更するための回路を有する点が異なる。
【0033】図5は第2の実施の形態における歪補償回
路300の全体構成を示すブロック図である。構成の特
徴を説明するために、被補償パワーアンプを含めて示し
ている。以下、第1の実施の形態における歪補償回路と
同一の構成要素には同一の符号を付して説明を省略し、
異なる構成要素について主に説明する。歪補償回路30
0は、第1の実施の形態における歪補償回路100に対
し、さらに、被補償パワーアンプ318、方向性結合器
319、バンドパスフィルタ320、制御回路321を
備え、第1の実施の形態における可変位相器114及び
可変減衰器115にそれぞれ代えて、可変位相器314
及び可変減衰器315を備える。
【0034】歪補償回路300の構成要素のうち、方向
性結合器101、信号伝送路102、及び方向性結合器
116を含む信号経路を主信号経路と呼び、ローパスフ
ィルタ103からアンプ112までを含む信号経路を補
償信号発生経路と呼び、当該主信号経路が、方向性結合
器101、信号伝送路102、及び方向性結合器116
以外の構成要素を含まない点は、第1の実施の形態と同
様である。
【0035】可変位相器314は、少なくとも第1の実
施の形態で述べた最適位相遅延量を含む所定範囲の位相
遅延量を、制御回路321から与えられる位相制御信号
に応じて、アンプ112からの出力信号に与える可変位
相器である。可変減衰器315は、少なくとも第1の実
施の形態で述べた最適減衰比を含む所定範囲の減衰比
を、制御回路321から与えられる振幅制御信号に応じ
て、前記出力信号に与える可変減衰器である。
【0036】被補償パワーアンプ318は、方向性結合
器116から出力された出力信号を増幅して出力する。
方向性結合器319は、被補償パワーアンプ318から
出力された信号の一部を抽出してバンドパスフィルタ3
20に供給し、残りを増幅信号として出力する。バンド
パスフィルタ320は、供給された信号に含まれる入力
信号の高調波成分のみを通過させ制御回路321へ出力
する。歪みが完全に補償されている状態において、被補
償パワーアンプ318から出力される信号は、入力信号
が変調信号であるために本来有している高調波成分のみ
を含むが、補償誤差が増大するにつれ、歪みによる高調
波成分が増大する。バンドパスフィルタ320は、その
双方に起因する高調波成分を補償誤差信号として、制御
回路321へ出力する。
【0037】なお、第1の実施の形態と同様、事前に、
前記位相制御信号及び前記振幅制御信号を変更しなが
ら、増幅信号と入力信号との差を測定することにより、
両者の差を最小とする最適位相制御信号及び最適振幅制
御信号が予め発見されているものとする。例えば、両信
号が電圧信号であれば、両者に相当する電圧値がそれぞ
れ判明しているものとする。
【0038】さらに、制御回路321が、最適位相制御
信号及び最適振幅制御信号をそれぞれ可変位相器314
及び可変減衰器315に与えて制御している場合に得ら
れる平均的な補償誤差信号の大きさも、予め測定され判
明しているものとする。制御回路321は、前記最適位
相制御信号、前記最適振幅制御信号、及び前記平均的な
補償誤差信号の大きさをそれぞれ示す、第1参照値、第
2参照値、及び第3参照値を記憶していて、前記最適位
相制御信号及び前記最適振幅制御信号を初期値として出
力する。
【0039】事前の測定では、前記最適位相制御信号及
び前記最適振幅制御信号を出力した場合に補償誤差信号
が最小となったのであるが、補償誤差信号を最小とする
位相制御信号及び振幅制御信号は、温度変化、経時変化
等のために変動する。そこで制御回路321は、バンド
パスフィルタ320から出力された補償誤差信号の大き
さが前記第3参照値を上回った場合、前記位相制御信号
及び前記振幅制御信号をそれぞれ前記第1参照値及び第
2参照値から変更することにより、補償誤差信号が小さ
くなるように、可変位相器314及び可変減衰器315
を制御する。
【0040】具体的には、制御回路321は、DSP(D
igital Signal Processor)を用いて実現され、前記DS
Pが内蔵するプログラムを実行することにより上述した
制御を行うとしてもよい。図6に前記プログラムを表す
フローチャートを示す。前記プログラムは、次のような
ステップを含む。 (ステップS01)前記第1参照値により示される位相
制御信号を可変位相器314に出力し、前記第2参照値
により示される振幅制御信号を可変減衰器315に出力
する。 (ステップS02)補償誤差信号の大きさが前記第3参
照値を上回った否か判断し、上回った場合、ステップS
03以降を実行する。 (ステップS03)位相制御信号を所定微小量増加させ
る。 (ステップS04)補償誤差信号が減少したか否か判断
し、減少した場合はステップS05、増加した場合はス
テップS06を実行する。 (ステップS05)位相制御信号を補償誤差信号が第3
参照値を下回るまで所定範囲内で増加させる。 (ステップS06)位相制御信号を補償誤差信号が第3
参照値を下回るまで所定範囲内で減少させる。 (ステップS07)振幅制御信号を所定微小量増加させ
る。 (ステップS08)補償誤差信号が減少したか否か判断
し、減少した場合はステップS09、増加した場合はス
テップS10を実行する。 (ステップS09)振幅制御信号を補償誤差信号が第3
参照値を下回るまで所定範囲内で増加させる。 (ステップS10)振幅制御信号を補償誤差信号が第3
参照値を下回るまで所定範囲内で減少させる。 (ステップS11)ステップS02以降を繰り返す。
【0041】上述した構成によれば、歪補償回路300
は、現に出力している位相制御信号及び振幅制御信号に
よる補償誤差が、温度変化、経時変化等によって増大し
た場合でも、補償誤差を減らすよう位相制御信号及び振
幅制御信号を適応制御する。これにより、歪補償回路3
00は、温度変化、経時変化によらず、高い補償精度を
維持し、歪み低減効果を持続する。
【0042】また、歪補償回路300は、歪補償回路1
00と同等の主信号経路を有し、歪補償回路100と同
等の作用によって、歪補償回路自体の低雑音化、及び歪
補償回路を含む増幅回路全体の低雑音化、及び大電力段
へ適用した場合の低コスト化を達成する。なお、歪補償
回路300においても、歪補償回路100と同様、信号
波形圧縮回路を信号波形圧縮回路106に限定するもの
ではない。例えば、信号波形圧縮回路156又は信号波
形圧縮回路206を用いてもよい。また、信号伝送路1
02に直列にアイソレータを挿入してもよい。
【0043】また、本発明の歪補償回路は、大電力増幅
器を補償する場合に従来よりも安価に適用できるので、
多段増幅システムにおいて大電力段を含む全ての段へ、
コスト面で有利に組み込むことができる。 <第3の実施の形態>第3の実施の形態における増幅シ
ステムは、第1又は第2の実施の形態における歪補償回
路と当該歪補償回路によって補償される増幅器とからな
る複数の増幅回路の一部を並列接続しかつ一部を縦続接
続してなる増幅システムである。
【0044】図7は、そのような増幅システム500の
一構成例である。増幅システム500において、増幅回
路510は、歪補償回路501と被補償パワーアンプ5
09とから構成される。歪補償回路501は、第1又は
第2の実施の形態における歪補償回路であり、方向性結
合器502、信号波形圧縮回路503、可変位相器50
4、可変減衰器505、アンプ506、信号伝送路50
7、及び方向性結合器508を含む。
【0045】増幅回路520〜580は、それぞれ増幅
回路510と同様、第1又は第2の実施の形態における
歪補償回路と被補償パワーアンプとから構成される。分
配合成器591は、増幅回路520からの出力を増幅回
路530及び540へ分配し、分配合成器592は、増
幅回路530及び540からの出力を合成する。分配合
成器593は、分配合成器592により合成された信号
を増幅回路550乃至580へ分配し、分配合成器59
4は、増幅回路550乃至580からの出力を合成す
る。
【0046】増幅システム500は縦続接続された4つ
の増幅段を有し、第1段は増幅回路510により信号を
増幅し、第2段は増幅回路520により信号を増幅し、
第3段は並列接続された増幅回路530及び540によ
り信号を増幅し、最終段は並列接続された増幅回路55
0乃至580により信号を増幅する。増幅システム50
0は、一例として0dBmの入力信号を、第1段におい
て+10dBm、第2段において+17dBm、第3段
において+27dBm、最終段において+37dBmに
増幅する。
【0047】増幅システム500における各段の歪補償
回路は、前段からの信号に対して補償信号を注入するこ
ととなる。このため、例えば主信号経路に非線形素子
(例えばダイオード)を直列に挿入して補償信号成分を
発生させる他の歪補償回路では、当該非線形素子の最大
定格電力に応じて適合し得る段が制限される。この回路
構成と対比して、本発明の歪補償回路は、補償信号発生
経路において補償信号を発生して方向性結合器によって
主信号と混合するものであって、主信号経路に補償信号
発生用の非線形素子を持たないため、大電力段への適合
性に優れている。
【0048】また、所定の中間段において、当該段から
最終段までに配置される複数の被補償パワーアンプから
発生する直線増幅歪みを総合して補償する他の回路構成
では、補償すべき直線増幅歪みが多次項を含む複雑な関
数となるため、高精度に、かつ安定して歪み補償するこ
とが困難となる。この回路構成と対比して、本発明の増
幅システムは、大電力段への優れた適合性を有する歪補
償回路を、大電力段を含む個々の被補償パワーアンプに
前置して構成され、それぞれの歪補償回路が備える可変
位相器及び可変減衰器を適切に調整して個々の被補償パ
ワーアンプが有する直線増幅歪みを精度よく除去するた
め、補償精度と安定性の面で優れている。
【0049】もちろん、それぞれの歪補償回路が大電力
段へ低コストで適用でき、かつ全ての増幅段において損
失及び雑音指数を小さく抑えられる効果があることは、
第1及び第2の実施の形態で述べたとおりである。
【0050】
【発明の効果】本発明の歪補償回路は、第1信号に対し
て補償信号を混合することによって得られる第2信号
を、所定の増幅回路で当該第2信号を増幅した場合に、
当該第2信号に含まれる当該第1信号及び当該補償信号
のそれぞれに起因する非線形歪み成分出力が相互に打ち
消しあうように生成し、もって、当該増幅回路で当該第
1信号のみを増幅した場合に生じる非線形歪み成分出力
に対して、当該第2信号を増幅した場合に生じる非線形
ひずみ成分出力を低減させる歪補償回路であって、前記
第1信号を主信号と副信号とに分配する第1分配合成器
と、前記副信号を圧縮する信号波形圧縮回路と、前記圧
縮された信号の位相及び振幅をそれぞれ変更する位相振
幅調整器と、前記位相と振幅とが変更された信号を増幅
して補償信号を生成する増幅器と、前記主信号に前記補
償信号を加えることにより前記第2信号を生成する第2
分配合成器とを備え、前記第1分配合成器及び第2分配
合成器は何れも受動素子であり、前記生成された補償信
号は前記補償信号生成回路へ帰還入力されていないこと
を特徴とする。
【0051】この構成によれば、前記歪補償回路は前記
第1信号と前記補償信号との混合処理を受動素子によっ
て行うため、当該混合処理において雑音が増幅されるこ
とがない。このため、当該混合処理を例えば振幅変調器
等の能動素子を用いて行う従来例に比べて、前記第2信
号中の雑音成分を小さく抑えることができる。特に多段
増幅システムにおける大電力段へ適用する場合には、通
過させるべき電力に相応な高価な能動素子を使う必要が
なくなるので、従来に比べて低コスト化が達成される。
また、主信号経路に直列に挿入された非線形素子により
補償信号を発生させる他の回路構成に比べて大電力段へ
の優れた適合性を有する。
【0052】また、当該混合処理をトランスのようなリ
アクタンス性の素子を用いて行う場合に比べて前記歪補
償回路の損失を小さくできる。さらに、前記第1分配合
成器と前記第2分配合成器とを、例えばストリップライ
ン、マイクロストリップライン、同軸ケーブル、導波管
のような、小さい損失と低い雑音指数とを有する受動素
子を用いて直結すれば、前記歪補償回路の損失及び雑音
指数を小さく抑えられる。
【0053】この種の歪補償回路は特に、被補償パワー
アンプに直列に前置されるものであるから、歪補償回路
自体の損失及び雑音指数を低減することによって、前記
歪補償回路と前記被補償パワーアンプとが直列に接続さ
れてなる全体回路における雑音指数の低減に大きく寄与
する。このようにして、前記歪補償回路は、歪補償回路
自体の低雑音化、及び歪補償回路を含む増幅回路全体の
低雑音化、及び大電力段へ適用した場合の低コスト化を
達成する。
【0054】また、前記歪補償回路において、前記第1
及び第2分配合成器は何れも方向性結合器であり、前記
第2分配合成器は、前記第2分配合成器における前記主
信号の入力端へ前記補償信号を伝送せず、前記第1分配
合成器は、前記第1分配合成器における前記主信号の出
力端に加えられた信号を前記副信号の出力端へ伝送しな
いとしてもよい。
【0055】また、前記歪補償回路は、さらに、前記主
信号を一方向にのみ伝送するアイソレータを備え、前記
第2分配合成器は、前記アイソレータにより伝送された
後の主信号に前記補償信号を加えることにより前記第2
信号を生成してもよい。これらの何れの構成によって
も、前記歪補償回路と同様の効果が実現される。また、
前記歪補償回路は、さらに、前記第2信号を増幅する増
幅器と、前記増幅器からの出力信号の一部を帰還信号と
して取り出す第3分配合成器と、前記帰還信号に含まれ
る前記第1信号の高調波成分のみを通過させ、補償誤差
信号として出力するバンドパスフィルタと、前記補償誤
差信号の大きさに応じて位相制御信号及び振幅制御信号
を生成する制御回路とを備え、前記補償信号発生回路
は、さらに、前記補償信号の位相及び振幅を、それぞれ
前記位相制御信号及び前記振幅制御信号に応じて変更し
て出力する位相振幅調整器を有し、前記制御回路は、前
記補償誤差信号を減少させるように、前記位相制御信号
及び前記振幅制御信号を変化させてもよい。
【0056】この構成によれば、前記歪補償回路の低雑
音化が達成されることに加えて、前記歪補償回路は、前
記補償誤差信号が増大した場合でも、前記補償誤差信号
を減らすよう前記位相制御信号及び前記振幅制御信号を
適応制御するため、温度変化、経時変化等によらず、高
い補償精度が持続される。また、前記歪補償回路におい
て、前記第2分配合成器は、前記第1信号の基本波、2
倍波及び3倍波の何れかの周波数を上限とする応答周波
数帯域を有するとしてもよい。
【0057】また、前記歪補償回路において、前記第2
分配合成器、及び第3分配合成器は、前記第1信号の基
本波、2倍波及び3倍波の何れかの周波数を上限とする
応答周波数帯域を有するとしてもよい。この構成によれ
ば、前記歪補償回路の低雑音化が達成されることに加え
て、前記歪補償回路は、前記第1信号の3倍波までに応
答する狭帯域で安価な受動素子を用いて歪み補償を行う
ため、所定の歪み補償精度と装置のコスト低減とを同時
に実現する。
【0058】また、本発明の増幅システムは、前記歪補
償回路と前記歪補償回路によって補償される増幅器とか
らなる複数の増幅回路が、縦続接続され、又は並列接続
され、若しくは一部が並列接続されかつ一部が縦続接続
されてなる。この構成によれば、大電力段への優れた適
合性を有する歪補償回路を、大電力段を含む個々の被補
償パワーアンプに前置し、それぞれの歪補償回路の可変
位相器及び可変減衰器を適切に調整することにより個々
の被補償パワーアンプが有する非線形歪みを精度よく除
去できるから、補償精度と安定性に優れた増幅システム
が実現される。
【0059】この構成においても、それぞれの歪補償回
路が、大電力段へ低コストで適用でき、かつ全ての増幅
段において損失及び雑音指数を小さく抑えられる効果が
あることは上述したとおりである。
【図面の簡単な説明】
【図1】第1の実施の形態における歪補償回路の全体構
成を示すブロック図である。
【図2】信号波形圧縮回路106の動作を説明するため
の図である。 (A)ダイオード108が有する非線形特性である。 (B)マルチキャリア信号を想定した入出力信号の信号
波形である。 (C)出力信号の周波数スペクトルである。
【図3】歪補償回路の各部分における信号スペクトルで
ある。
【図4】他の信号波形圧縮回路の例である。
【図5】第2の実施の形態における歪補償回路の全体構
成を示すブロック図である。
【図6】第2の実施の形態における歪補償回路の制御方
法を示すフローチャートである。
【図7】第3の実施の形態における増幅システムの全体
構成を示すブロック図である。
【図8】従来の歪補償回路の一例である。
【符号の説明】
100 歪補償回路 101 方向性結合器 102 信号伝送路 103 ローパスフィルタ 104 アンプ 105 ローパスフィルタ 106 信号波形圧縮回路 107 抵抗器 108 ダイオード 112 アンプ 114 可変位相器 115 可変減衰器 116 方向性結合器 117 被補償パワーアンプ 156 信号波形圧縮回路 157 トランス 158、159 ダイオード 160 コイル 206 信号波形圧縮回路 207 ハイブリッド 208 抵抗器 209 ダイオード 210 抵抗器 211 ダイオード 212 ハイブリッド 300 歪補償回路 314 可変位相器 315 可変減衰器 318 被補償パワーアンプ 319 方向性結合器 320 バンドパスフィルタ 321 制御回路 500 増幅システム 501 歪補償回路 502 方向性結合器 503 信号波形圧縮回路 504 可変位相器 505 可変減衰器 506 アンプ 507 信号伝送路 508 方向性結合器 510〜580 増幅回路 591〜594 分配合成器 800 歪補償回路 801 入力端子 802 分配器 803 偶数乗積生成器 804 ハイパスフィルタ 805 可変減衰器 806 振幅変調器 807 ローパスフィルタ 808 出力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小花 利一郎 静岡県富士市柚木121−6 株式会社アー ル・アンド・ケー内 Fターム(参考) 5J090 AA04 CA21 CA41 CA87 FA00 FA20 GN03 HA19 HA25 HA33 HA35 KA16 KA23 KA42 KA44 KA46 KA53 KA68 MA11 MA20 SA13 TA01 TA02 TA03 TA07 5J500 AA04 AC21 AC41 AC87 AF00 AF20 AH19 AH25 AH33 AH35 AK16 AK23 AK42 AK44 AK46 AK53 AK68 AM11 AM20 AS13 AT01 AT02 AT03 AT07

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 第1信号に対して補償信号を混合するこ
    とによって得られる第2信号を、所定の増幅回路で当該
    第2信号を増幅した場合に、当該第2信号に含まれる当
    該第1信号及び当該補償信号のそれぞれに起因する非線
    形歪み成分出力が相互に打ち消しあうように生成し、も
    って、当該増幅回路で当該第1信号のみを増幅した場合
    に生じる非線形歪み成分出力に対して、当該第2信号を
    増幅した場合に生じる非線形ひずみ成分出力を低減させ
    る歪補償回路であって、 前記第1信号を主信号と副信号とに分配する第1分配合
    成器と、 前記副信号を圧縮する信号波形圧縮回路と、 前記圧縮された信号の位相及び振幅をそれぞれ変更する
    位相振幅調整器と、 前記位相と振幅とが変更された信号を増幅して補償信号
    を生成する増幅器と、 前記主信号に前記補償信号を加えることにより前記第2
    信号を生成する第2分配合成器とを備え、 前記第1分配合成器及び第2分配合成器は何れも受動素
    子であり、 前記生成された補償信号は前記補償信号生成回路へ帰還
    入力されていないことを特徴とする歪補償回路。
  2. 【請求項2】 前記第1及び第2分配合成器は何れも方
    向性結合器であり、 前記第2分配合成器は、前記第2分配合成器における前
    記主信号の入力端へ前記補償信号を伝送せず、 前記第1分配合成器は、前記第1分配合成器における前
    記主信号の出力端に加えられた信号を前記副信号の出力
    端へ伝送しないことを特徴とする請求項1に記載の歪補
    償回路。
  3. 【請求項3】 前記歪補償回路は、さらに、 前記主信号を一方向にのみ伝送するアイソレータを備
    え、 前記第2分配合成器は、前記アイソレータにより伝送さ
    れた後の主信号に前記補償信号を加えることにより前記
    第2信号を生成することを特徴とする請求項1に記載の
    歪補償回路。
  4. 【請求項4】 前記歪補償回路は、さらに、 前記第2信号を増幅する被補償増幅器と、 前記被補償増幅器からの出力信号の一部を帰還信号とし
    て取り出す第3分配合成器と、 前記帰還信号に含まれる前記第1信号の高調波成分のみ
    を通過させ、補償誤差信号として出力するバンドパスフ
    ィルタと、 前記補償誤差信号の大きさに応じて位相制御信号及び振
    幅制御信号を生成する制御回路とを備え、 前記位相振幅調整器は、前記位相制御信号及び前記振幅
    制御信号に応じてそれぞれ位相及び振幅を変更し、 前記制御回路は、前記補償誤差信号を減少させるよう
    に、前記位相制御信号及び前記振幅制御信号を変化させ
    ることを特徴とする請求項1乃至請求項3の何れかに記
    載の歪補償回路。
  5. 【請求項5】 前記第2分配合成器は、前記第1信号の
    基本波、2倍波及び3倍波の何れかの周波数を上限とす
    る応答周波数帯域を有することを特徴とする請求項1乃
    至請求項3の何れかに記載の歪補償回路。
  6. 【請求項6】 前記第2分配合成器、及び第3分配合成
    器は、前記第1信号の基本波、2倍波及び3倍波の何れ
    かの周波数を上限とする応答周波数帯域を有することを
    特徴とする請求項4に記載の歪補償回路。
  7. 【請求項7】 請求項1乃至請求項4の何れかに記載の
    歪補償回路と当該歪補償回路によって補償される増幅器
    とからなる複数の増幅回路が、縦続接続され、又は並列
    接続され、若しくは一部が並列接続されかつ一部が縦続
    接続されてなる増幅システム。
JP2001395133A 2001-12-26 2001-12-26 歪補償回路 Expired - Fee Related JP4014404B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001395133A JP4014404B2 (ja) 2001-12-26 2001-12-26 歪補償回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001395133A JP4014404B2 (ja) 2001-12-26 2001-12-26 歪補償回路

Publications (2)

Publication Number Publication Date
JP2003198271A true JP2003198271A (ja) 2003-07-11
JP4014404B2 JP4014404B2 (ja) 2007-11-28

Family

ID=27601645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001395133A Expired - Fee Related JP4014404B2 (ja) 2001-12-26 2001-12-26 歪補償回路

Country Status (1)

Country Link
JP (1) JP4014404B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005318373A (ja) * 2004-04-30 2005-11-10 Sony Ericsson Mobilecommunications Japan Inc 歪み補償電力増幅装置
JP2007521700A (ja) * 2003-10-20 2007-08-02 トムソン ライセンシング 無線送信機に使用するための前置補償器
JP2012227881A (ja) * 2011-04-22 2012-11-15 Nippon Telegr & Teleph Corp <Ntt> 送信機及び送受信機

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007521700A (ja) * 2003-10-20 2007-08-02 トムソン ライセンシング 無線送信機に使用するための前置補償器
JP2005318373A (ja) * 2004-04-30 2005-11-10 Sony Ericsson Mobilecommunications Japan Inc 歪み補償電力増幅装置
JP4671622B2 (ja) * 2004-04-30 2011-04-20 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 歪み補償電力増幅装置
JP2012227881A (ja) * 2011-04-22 2012-11-15 Nippon Telegr & Teleph Corp <Ntt> 送信機及び送受信機

Also Published As

Publication number Publication date
JP4014404B2 (ja) 2007-11-28

Similar Documents

Publication Publication Date Title
US6963242B2 (en) Predistorter for phase modulated signals with low peak to average ratios
US7042283B2 (en) High-efficiency linear power amplifier
US6646505B2 (en) Power amplifier array with same type predistortion amplifier
US7560984B2 (en) Transmitter
JP2007522738A (ja) エンベロープ除去および回復による信号増幅方法およびシステム
US6922552B2 (en) Linearization method and signal processing device
US6242978B1 (en) Method and apparatus for linearizing an amplifier
WO2013136860A1 (ja) 送信装置および送信方法
SE1550180A1 (sv) Extended bandwidth digital doherty transmitter
JPH11289227A (ja) 歪補償回路
JP4052834B2 (ja) 増幅回路
US6720829B2 (en) Distortion-compensated amplifying circuit
JP2003198271A (ja) 歪補償回路
US6392481B1 (en) Method and apparatus for improved fed forward amplification
KR100309720B1 (ko) 지연보상을 위한 증폭기를 가지는 피드포워드 방식의 선형 전력증폭기
JP2003078359A (ja) 増幅装置
KR101131910B1 (ko) 이동통신시스템의 출력단
KR100371531B1 (ko) 에러 피드백을 이용한 피드포워드 선형 전력 증폭기
JP2004247855A (ja) プリディストーション回路付き電力増幅器
JP2006148780A (ja) 高周波ドハティ増幅器
WO2023157270A1 (ja) 増幅器および信号分配方法
WO2021260828A1 (ja) ドハティ増幅器
KR0141434B1 (ko) 다중 무선 송수신 장치의 송신출력의 비직선성을 개선시키기 위한 전치왜곡기
KR20080091692A (ko) 선형 rf 평형 전력 증폭기
KR100375315B1 (ko) 왜곡을 감소시키는 믹서

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees