JP2007180915A - 歪補償増幅装置 - Google Patents
歪補償増幅装置 Download PDFInfo
- Publication number
- JP2007180915A JP2007180915A JP2005377108A JP2005377108A JP2007180915A JP 2007180915 A JP2007180915 A JP 2007180915A JP 2005377108 A JP2005377108 A JP 2005377108A JP 2005377108 A JP2005377108 A JP 2005377108A JP 2007180915 A JP2007180915 A JP 2007180915A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- distortion compensation
- generator
- output
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】 歪補償方式としてアナログプリディストーション方式を採用し、歪補償増幅において、歪発生器13にアンチパラレルダイオードを用いて、それぞれのバイアス点をアンバランスに設定することで3次歪のみを生成するものであり、歪補償量を増やすことで、高効率で素子を使用でき、構成として遅延線、歪増幅器を削除することで、回路規模を小さくして低コスト、省スペース、省エネルギーを実現できる歪補償増幅装置である。
【選択図】 図1
Description
歪補償方式は、増幅器で発生する歪みを打ち消すこと(逆の歪みでキャンセルする)で実現される。補償される増幅器で発生した歪みそのものを使う場合(フィードバック、フィードフォワード)と、補償される増幅器とは異なる素子で発生する歪みを用いる場合(プリディストーション)とがある。尚、プリディストーション方式には、アナログ方式とデジタル方式とがある。
以下、アナログPD方式を実現する歪補償増幅装置について、図15〜20を参照しながら説明する。図15は、一般的な歪舗装増幅装置の全体構成を示す構成ブロック図であり、図16は、従来のプリディストーション部の構成ブロック図であり、図17は、3次歪発生器の構成図であり、図18は、各部から出力されるAM/PM特性(入力信号に対する出力位相の特性)を示す図であり、図19は、歪み特性を示す図であり、図20は、効率を示す図である。
更に、PD部1は、図16に示すように、分配器11と、遅延線12と、歪発生器13′と、ベクトル調整器14と、増幅器(AMP)15と、合成器16とから構成されている。
そして、ベクトル調整器14は、可変減衰器(可変ATT)14aと、可変位相器14bとから構成されている。
このように、主増幅部2での歪みの特性に応じて、PD部1で予めその歪みを打ち消す歪みを発生させることで、歪補償が実現される。
この歪補償装置は、増幅器で発生する3次歪を補償するものであり、3次歪を発生させる3次歪発生器と位相調整器を備えた4端子電力分配器から構成することで、装置の小型化を図るものである(特許文献1参照)。
図21を参照しながら具体的に説明する。図21は、歪発生器の入出力特性を示す図である。
図21では、入力電力に対して、発生する3次歪成分(IM3)、5次歪成分(IM5)、7次歪成分(IM7)の状況を示している。
3次歪の成分を歪補償したいが、実際には、3次歪の成分には5次歪成分が含まれるから、5次歪の成分が高いと、IM3の歪補償が低下するため、5次歪成分の影響がないレベルまで低くする必要がある。無論、3次歪の成分を削除できれば、5次歪成分も自然に減ることにはなる。
よって、図21と同様に、現状の歪発生器では、入力レベルを低下させて動作させさる必要があった。
アナログPD高歪補償方式の歪補償増幅装置は、図23に示すように、分配器11と、遅延線(Delay)12と、歪発生器13′と、増幅器(AMP)15と、可変ATT14aと、可変位相器14bと、合成器16と、主増幅器2とから構成されている。
歪発生器13′では、低レベルで動作させるため、3次歪しか発生しないが、増幅器15と遅延線12は必須の構成となり、回路規模が増大する。
アナログPD低価格方式の歪補償増幅装置は、図24に示すように、分配器11と、可変ATT14aと、可変位相器14bと、歪発生器13′と、合成器16と、主増幅器2とから構成されている。
歪発生器13′は、3次歪だけでなく5次歪も発生しているため、歪補償が低下する。その分、主増幅器2では歪特性がよいものが必要になるため、結果的に効率が犠牲となる。但し、増幅器、遅延線を設けていないため、コストを低減できるものである。
本発明の実施の形態に係る歪補償増幅装置は、歪補償方式としてアナログプリディストーション(アナログPD)方式を採用し、歪補償増幅において、歪発生器にアンチパラレルダイオードを用いて、それぞれのバイアス点をアンバランスに設定することで3次歪のみを生成するものであり、歪補償量を増やすことで、高効率で素子を使用でき、構成として遅延線、歪増幅器を削除することで、回路規模を小さくして低コスト、省スペース、省エネルギーを実現できる。
本発明の第1の実施の形態に係る歪補償増幅装置(第1の装置)は、図1に示すように、分配器11と、可変減衰器(可変ATT)14aと、可変位相器14bと、歪発生器13と、合成器16と、主増幅器2とから構成されている。
分配器11からの一方の出力側に可変ATT14aと可変位相器14bとを設け、分配器11からの他方の出力側に歪発生器13を設けた構成としている。
本発明の第2の実施の形態に係る歪補償増幅装置(第2の装置)は、図2に示すように、分配器11と、可変位相器14bと、歪発生器13と、可変減衰器(可変ATT)14aと、合成器16と、主増幅器2とから構成されている。
分配器11からの一方の出力側に可変位相器14bを設け、分配器11からの他方の出力側に歪発生器13と可変ATT14aを設けた構成としている。
図3に示すように、発生する3次歪成分(IM3)のAポイント(−50dBm)において、5次歪(X^5)成分(IM5)や7次歪成分のレベルは非常に低いものとなっているから、3次歪成分のみが発生していることになる。
本発明の実施の形態に係る歪発生器(本歪発生器)は、図4に示すように、結合器(Coupler)13aと、X+X^3歪発生回路13bと、基本波反射回路13cとから構成されている。
そして、結合器13aは、入力端子から入力される信号にX+X^3歪発生回路13bからのX+X^3の歪みを加え、基本波反射回路13cからの−Xの基本波を結合すると、出力端子からX^3の歪み信号のみが出力されることになる。
特に、本実施の形態におけるX+X^3歪発生回路13bは、本発明の特徴部分であり、上述したとおおり、高レベルで高歪補償量を実現すると共に、5次、7次の歪成分を発生させず、3次歪成分のみを発生させるものである。これにより、遅延線、増幅器が不要となる。
また、アンチパラレルダイオードの接続端子側には容量C1 を設けると共に、アンチパラレルダイオードと容量C1 との間を抵抗R1 を介して接地する。
図6の回路でも、両方のバイアス電圧印加によってアンチパラレルダイオードは、バランスを崩し、それにより、5次歪がキャンセルされるよう作用する。
まず、通常のアンチパラレルダイオードの電流特性について図7を参照しながら説明する。図7は、アンチパラレルダイオードの電流特性を説明するための概略図である。
つまり、アンチパラレルダイオードに電流i1 +i2 が流れると、図中、右側のダイオードでは図中、下から上に電流i1 が流れ、図中、左側のダイオードでは図中、上から下に電流i2 が流れる。
ここで、電流i1 +i2 を以下の[数1]のように書き替える。
このように、アンチパラレルダイオードを用いることで、奇数次の歪発生器を実現できる回路となっている。
更に、本実施の形態では、このアンチパラレルダイオードを意図的にバイアスをアンバランスにする回路を付加することで、3次歪のみを発生させることができる回路にしている。
図8に示すように、電流i1 が流れるダイオードのアノード側が接地し、電流i2 が流れるダイオードのカソード側が接地し、電流i1 が流れるダイオードのカソード側と電流i2 が流れるダイオードのアノード側の連結部分に電流i1 +i2 が流れる端子が接続しており、その端子に一方が抵抗を介して可変のバイアス電圧が印加され、その端子の他方が抵抗を介して接地されている構成となっている。
また、3次歪のレベルが高いことから、従来技術で必要であった増幅器が削除でき、それに伴い遅延線も削除できるものである。結果として、図1及び図2の装置のように、本発明の目的であった少スペース、高歪補償量、低コストな歪補償増幅装置を実現できる。
図9に示すように、バイアス電圧7.6Vでは、3次、5次の歪は出るものの、バイアス電圧5.7Vでは、5次歪がキャンセルされているものである。
図10と図11を比較すると、図11には5次歪が現れているが、図10には5次歪がキャンセルされている様子が分かるものである。
歪補償ありの場合は、波形がきれいな矩形となっているが、歪補償なしの場合は、波形凸部の両端が膨らんだ形となっている。
図13に示すように、温度変化に対応した歪補償増幅装置は、図1の構成に加えて、MPU(Micro Processor Unit:マイコン)17と、アナログ/デジタル変換器(ADC)18と、温度センサ(TEMP)19とを備えている。
ADC18は、TEMP19からの測定値をデジタル変換してMPU17に出力する。
MPU17は、制御部であり、内部に温度データに対して最適位相・振幅のデータを対応づけた温度データテーブルを記憶しており、ADC18からの温度データに対応する最適な位相・振幅データを当該温度データテーブルから読み込み、読み取った最適振幅データで可変ATT14aを制御し、読み取った最適位相データで可変位相器14bを制御するものである。
図13に示すように、歪低減を実現する歪補償増幅装置は、図1の構成に加えて、MPU(Micro Processor Unit:マイコン)17と、アナログ/デジタル変換器(ADC)18と、波形検出回路20と、発振器(VCO:Voltage Controlled Oscillator)21と、同期回路(SYN)22と、乗算器23と、分配器24とを備えている。
発振器21は、同期回路22からの指示により、主増幅器2から出力される信号の周波数に対応する搬送波の周波数を発振する。
乗算器23は、同期回路22からの信号と分配器24からの信号を乗算し、搬送波成分を除去して歪成分を波形検出回路20に出力する。
波形検出回路20は、歪成分の波形を検出し、アナログの検出信号をADC18に出力する。
ADC18は、波形信号をデジタル信号に変換し、MPU17に出力する。
上記では、可変ATT14a及び可変位相器14bを制御するデータをMPU17で算出するようにしたが、図13のように、歪信号のデータに対して最適に制御するための振幅データ及び位相データをテーブルで記憶させておき、そのテーブルから読み取って可変ATT14a及び可変位相器14bを制御するようにしてもよい。
Claims (4)
- アナログプリディストーション方式の歪補償増幅装置であって、
入力信号を分配する分配器と、分配された信号を合成する合成器と、前記合成器の出力側に設けた主増幅器とを備え、
前記分配器と前記合成器との間に、振幅及び位相を制御するベクトル調整器と、3次歪を発生させる歪発生器とを設け、
前記歪発生器でバイアス電圧を印加してアンバランス状態を実現し、3次歪以外の歪成分をキャンセルされるようにしたことを特徴とする歪補償増幅装置。 - 歪発生器は、アンチパラレルダイオードを用い、前記アンチパラレルダイオードへの順バイアス、逆バイアスが調整されるよう可変のバイアス電圧を印加することを特徴とする請求項1記載の歪補償増幅装置。
- 温度変化に対応してベクトル調整器を制御する制御部を設けたことを特徴とする請求項1又は2記載の歪補償増幅装置。
- 主増幅器からの出力信号の歪に応じてベクトル調整器を制御する制御部を設けたことを特徴とする請求項1又は2記載の歪補償増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377108A JP2007180915A (ja) | 2005-12-28 | 2005-12-28 | 歪補償増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377108A JP2007180915A (ja) | 2005-12-28 | 2005-12-28 | 歪補償増幅装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007180915A true JP2007180915A (ja) | 2007-07-12 |
Family
ID=38305622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005377108A Pending JP2007180915A (ja) | 2005-12-28 | 2005-12-28 | 歪補償増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007180915A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7626455B2 (en) | 2007-04-23 | 2009-12-01 | Hitachi Kokusai Electric, Inc. | Distortion compensation apparatus |
JP2015099972A (ja) * | 2013-11-18 | 2015-05-28 | 三菱電機株式会社 | 送信機モジュール |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4975050A (ja) * | 1972-10-20 | 1974-07-19 | ||
JPS63107209A (ja) * | 1986-10-23 | 1988-05-12 | Nippon Telegr & Teleph Corp <Ntt> | 非線形歪補償回路 |
JPS63292708A (ja) * | 1987-05-25 | 1988-11-30 | Nec Corp | 非線形信号発生回路 |
JPS6478037A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Tertiary distortion generation circuit |
JPH01200807A (ja) * | 1988-02-05 | 1989-08-14 | Nippon Telegr & Teleph Corp <Ntt> | 非線形歪補償回路 |
JP2004221646A (ja) * | 2003-01-09 | 2004-08-05 | Nec Corp | ドハ−ティ増幅器 |
JP2005045656A (ja) * | 2003-07-24 | 2005-02-17 | Nec Corp | Am−pm歪補償回路および方法 |
JP2005175894A (ja) * | 2003-12-11 | 2005-06-30 | Hitachi Kokusai Electric Inc | 歪補償増幅装置 |
-
2005
- 2005-12-28 JP JP2005377108A patent/JP2007180915A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4975050A (ja) * | 1972-10-20 | 1974-07-19 | ||
JPS63107209A (ja) * | 1986-10-23 | 1988-05-12 | Nippon Telegr & Teleph Corp <Ntt> | 非線形歪補償回路 |
JPS63292708A (ja) * | 1987-05-25 | 1988-11-30 | Nec Corp | 非線形信号発生回路 |
JPS6478037A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Tertiary distortion generation circuit |
JPH01200807A (ja) * | 1988-02-05 | 1989-08-14 | Nippon Telegr & Teleph Corp <Ntt> | 非線形歪補償回路 |
JP2004221646A (ja) * | 2003-01-09 | 2004-08-05 | Nec Corp | ドハ−ティ増幅器 |
JP2005045656A (ja) * | 2003-07-24 | 2005-02-17 | Nec Corp | Am−pm歪補償回路および方法 |
JP2005175894A (ja) * | 2003-12-11 | 2005-06-30 | Hitachi Kokusai Electric Inc | 歪補償増幅装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7626455B2 (en) | 2007-04-23 | 2009-12-01 | Hitachi Kokusai Electric, Inc. | Distortion compensation apparatus |
JP2015099972A (ja) * | 2013-11-18 | 2015-05-28 | 三菱電機株式会社 | 送信機モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4280787B2 (ja) | プリディストータ | |
US8040182B2 (en) | Predistorter | |
JP4467319B2 (ja) | プリディストータ | |
JP4087180B2 (ja) | 入力信号に予め歪みを加える方法および予歪みシステム | |
JP2002232325A (ja) | プリディストーション歪み補償装置 | |
JP2008271289A (ja) | 歪補償装置 | |
JP2005101908A (ja) | プリディストーション方式歪補償機能付き増幅器 | |
JP5273056B2 (ja) | 電力増幅器 | |
JP4282955B2 (ja) | 歪み補償装置 | |
US7646238B2 (en) | Amplification apparatus | |
US20090027119A1 (en) | Reduced distortion radio frequency amplifiers | |
JPH11511927A (ja) | プレ・ポストひずみ増幅器 | |
JP2008131186A (ja) | 電力増幅器 | |
US7848455B2 (en) | Transmission circuit comprising multistage amplifier, and communication device | |
US20140211882A1 (en) | Dynamic Determination of Volterra Kernels for Digital Pre-Distortion | |
JP2009219167A (ja) | プリディストーション方式歪補償機能付き増幅器 | |
JP2007180915A (ja) | 歪補償増幅装置 | |
WO2010076845A1 (ja) | ポーラ変調装置及び通信機器 | |
JP4638268B2 (ja) | 歪み補償装置及び無線通信装置 | |
JP2008028746A (ja) | 歪み補償装置 | |
US8004358B2 (en) | Distortion compensation device | |
KR100865886B1 (ko) | 고주파 증폭기의 비선형성을 보정하기 위한 장치 | |
CA2359996A1 (en) | Rf amplifier with feedback based linearization | |
JP2005102029A (ja) | 適応型プリディストータ | |
JP4597100B2 (ja) | 高周波電力増幅器用非線形補償回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110414 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |