JP2020043518A - 電力増幅回路 - Google Patents
電力増幅回路 Download PDFInfo
- Publication number
- JP2020043518A JP2020043518A JP2018170848A JP2018170848A JP2020043518A JP 2020043518 A JP2020043518 A JP 2020043518A JP 2018170848 A JP2018170848 A JP 2018170848A JP 2018170848 A JP2018170848 A JP 2018170848A JP 2020043518 A JP2020043518 A JP 2020043518A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power
- amplifier
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 description 44
- 230000003321 amplification Effects 0.000 description 33
- 238000003199 nucleic acid amplification method Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 11
- 101100356451 Oryza sativa subsp. japonica RF2a gene Proteins 0.000 description 6
- 101100356452 Oryza sativa subsp. japonica RF2b gene Proteins 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000010295 mobile communication Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
- H03F3/45089—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】消費電力の増大を抑制しつつ、幅広いレンジで信号を増幅することができる電力増幅回路を提供する。【解決手段】電力増幅回路10は、入力信号を増幅して出力信号を出力する第1増幅器11と、制御信号に基づいて、入力信号に応じた信号を増幅して出力信号と逆位相の信号を生成し、出力信号に加える第2増幅器13と、第2増幅器に制御信号を供給する制御回路14と、を備える。制御回路は、電力増幅回路が第1パワーモードで動作する場合、第2増幅器の利得がゼロ以上かつ所定レベル未満となり、電力増幅回路が第1パワーモードより出力電力レベルが小さい第2パワーモードで動作する場合、第2増幅器の利得が所定レベル以上かつ第1増幅器の利得未満となるように、制御信号を出力する。【選択図】図3
Description
本開示は、電力増幅回路に関する。
携帯電話等の移動体通信機においては、送信信号の電力を増幅する電力増幅回路が搭載されている。送信信号として望ましい電力レベルは、移動体通信機と基地局との距離や電波の伝搬環境によって異なる。従って、電力増幅回路においては、幅広いレンジで電力を増幅できることが好ましい。例えば、下記の非特許文献1には、相対的に大きい電力を出力する経路と、相対的に小さい電力を出力する経路とを各々備え、要求される電力レベルに応じて使用する経路を切り替える電力増幅回路が開示されている。
Satoshi Tanaka, "Progress of the linear RF power amplifier for mobile phones", IEICE Trans. Fundamentals, vol. E101-A, No. 2 pp. 385-395, 2018
しかしながら、上記非特許文献1に開示された電力増幅回路では経路を切り替えるためのスイッチが必要となる。このスイッチが経路に挿入されることにより、特に最大電力出力時の消費電力が増大し得る。他方、このようなスイッチを用いずに単独の増幅器の利得を調整することによって対応しようとすると、幅広いレンジを確保することが難しい。
本開示は、かかる事情に鑑みてなされたものであり、消費電力の増大を抑制しつつ、幅広いレンジで信号を増幅することができる電力増幅回路を提供することを目的とする。
かかる目的を達成するため、本開示の一側面に係る電力増幅回路は、入力信号を増幅して出力信号を出力する第1増幅器と、制御信号に基づいて、入力信号に応じた信号を増幅して出力信号と逆位相の信号を生成し、出力信号に加える第2増幅器と、第2増幅器に制御信号を供給する制御回路と、を備え、制御回路は、電力増幅回路が第1パワーモードで動作する場合、第2増幅器の利得がゼロ以上かつ所定レベル未満となり、電力増幅回路が第1パワーモードより出力電力レベルが小さい第2パワーモードで動作する場合、第2増幅器の利得が所定レベル以上かつ第1増幅器の利得未満となるように、制御信号を出力する。
本開示によれば、消費電力の増大を抑制しつつ、幅広いレンジで信号を増幅することができる電力増幅回路を提供することができる。
以下、本開示の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
まず、図1、図2A及び図2Bを参照して、携帯電話に要求される送信信号のパワーレベルについて説明する。図1は、携帯電話のアンテナ端における送信信号の出力電力と確率密度の関係を示す図である。具体的に、図1に示されるグラフは、4G(第4世代移動通信システム)の通信規格においてデータ通信をした場合(実線)と、3G(第3世代移動通信システム)の通信規格において音声通信をした場合(破線)におけるアンテナ端での送信信号の出力電力の確率密度を示している。図1の横軸は出力電力(dBm)を示し、縦軸は確率密度(%)を示す。
同図に示されるように、3Gの出力電力は−50dBm〜25dBm程度の幅があり、4Gの出力電力は−40dBm〜25dBm程度の幅がある。このように、送信信号を生成する送信モジュールにおいては、要求されるパワーレベルに応じて送信信号を様々なレベルに増幅する必要がある。また、仮に出力電力が10dBm以上となる領域をハイパワーモードと呼び、出力電力が10dBm未満となる領域をローパワーモードと呼ぶとすると、データ通信及び音声通信のいずれも、確率密度が最も高いときの出力電力のレベルがローパワーモード領域に含まれることが分かる。ここから、ハイパワーモードのみならずローパワーモードにおける増幅特性もまた重要であると言える。
図2Aは、送信信号のパワーレベルを最大とする場合において、送信モジュールの各端子における送信信号の電力の一例を示す図である。送信モジュール1は、例えば携帯電話等の移動体通信機に搭載され、送信信号を生成及び増幅する回路である。送信モジュール1は、例えば、RF−IC2と、バンドパスフィルタ回路3と、電力増幅モジュール4と、フロントエンド回路5と、アンテナ6と、を備える。
RF−IC2は、例えば音声やデータなどの入力信号から所定の変調方式に基づいて変調信号を生成するベースバンド回路(不図示)と、当該変調信号から送信信号を生成するRF回路(不図示)を備えるICチップである。なお、変調信号は、例えば振幅及び位相をIQ平面上で表したIQ信号を含む。また、送信信号は、例えば数〜数十GHz程度の無線周波数(RF:Radio Frequency)信号を含む。
RF−IC2から出力された送信信号は、バンドパスフィルタ回路3を経由して電力増幅モジュール4に供給される。バンドパスフィルタ回路3は、送信周波数帯と受信周波数帯の周波数が近い場合に、RF−IC2から出力される受信周波数帯の雑音を減衰させるために、RF−IC2と電力増幅モジュール4との間に設けられる。
電力増幅モジュール4は、増幅器40,41を含み、2段階で送信信号の電力を増幅する。電力が増幅された送信信号は、スイッチ42を経由してフロントエンド回路5に供給される。フロントエンド回路5は、送信信号と受信信号を分けるデュプレクサ50と、アンテナスイッチ51を含む。フロントエンド回路5から出力された送信信号は、アンテナ6を経由して基地局へと送信される。
このような送信モジュール1が、送信信号のパワーレベルを最大(例えば、アンテナ端において24dBm)とするように動作する場合を想定する。例えば、バンドパスフィルタ回路3での損失を1.0dBとし、スイッチ42での損失を0.5dBとし、デュプレクサ50での損失を1.5dBとし、アンテナスイッチ51での損失を0.8dBとする。アンテナ端において24dBmとする場合、各端子における送信信号の電力は、アンテナスイッチ51の入力端において24.8dBmであり、デュプレクサ50の入力端において26.3dBmであり、スイッチ42の入力端において26.8dBmである必要がある。増幅器40,41を合わせた利得を27dBとすると、各端子における送信信号の電力は、増幅器40の入力端において−0.2dBmであり、バンドパスフィルタ回路3の入力端において0.8dBmである必要がある。従って、RF−IC2は、0.8dBmの送信信号を出力する必要がある。
他方、図2Bは、送信信号のパワーレベルを最小とする場合において、送信モジュールの各端子における送信信号の電力の一例を示す図である。図2Aを用いて説明した送信モジュール1が、送信信号のパワーレベルを最小(例えば、アンテナ端において−50dBm)とするように動作する場合を想定する。アンテナ端において−50dBmとする場合、各端子における送信信号の電力は、アンテナスイッチ51の入力端において−49.2dBmであり、デュプレクサ50の入力端において−47.7dBmであり、スイッチ42の入力端において−47.2dBmである必要がある。増幅器40,41を合わせた利得を上述の27dBから20dBに下げるとすると、各端子における送信信号の電力は、増幅器40の入力端において−67.2dBmであり、バンドパスフィルタ回路3の入力端において−66.2dBmである必要がある。従って、RF−IC2は、−66.2dBmの送信信号を出力する必要がある。
すなわち、上述の仮定のもとでは、送信信号の最大から最小までの電力レベル達成するために、RF−IC2には67.0dBの出力ダイナミックレンジが求められることが分かる。ここで、増幅器40,41における利得のレンジを大きくとることができれば、RF−IC2の出力ダイナミックレンジを軽減することができる。以下に、このような大きいレンジの電力利得を実現する電力増幅回路の構成について説明する。
図3は、本開示の第1実施形態に係る電力増幅回路の構成例を示すブロック図である。同図に示されるように、電力増幅回路10は、初段(ドライブ段)の増幅器11と後段(パワー段)の増幅器12により、二段階で電力を増幅する。具体的に、ドライブ段の増幅器11(第1増幅器)は、信号RF1(入力信号)を増幅して信号RF2(出力信号)を出力する。パワー段の増幅器12は、ドライブ段の増幅器11から出力された信号RF2をさらに増幅して信号RF3を出力する。また、ドライブ段の増幅器11には、ドライブ段の利得を調整するための増幅器13(第2増幅器)が並列に接続されている。増幅器13は、制御回路14から供給される制御信号ctrlにより、オン及びオフが制御される。
増幅器11の利得をA1とし、増幅器12の利得をA2とし、増幅器13の利得をB1とする。なお、ここでの利得A1、A2及びB1は、説明の便宜上、デシベル表記ではなく入出力の電力比であるものとする。例えば、増幅器13は、増幅器11の信号を逆位相の信号で打ち消すことによってドライブ段の利得を意図的に下げる増幅器である。このような打消し用の増幅器13の利得は、増幅器11の利得未満である(B1<A1)。なお、ドライブ段の増幅器11の利得A1と、パワー段の増幅器12の利得A2は、いずれが高くてもよく、又は同じであってもよい。
本実施形態においては、電力増幅回路10がハイパワーモード(第1パワーモード)で動作する場合、制御回路14は、打消し用の増幅器13をオフとする制御信号ctrlを当該増幅器13に供給する。この場合、増幅器13はオフとなるため、ドライブ段とパワー段を合わせた利得はA1×A2となる。
他方、電力増幅回路10がハイパワーモードより出力電力レベルが小さいローパワーモード(第2パワーモード)で動作する場合、制御回路14は、打消し用の増幅器13をオンとする制御信号ctrlを当該増幅器13に供給する。ここで、電力増幅回路10は、増幅器11の出力信号と打消し用の増幅器13の出力信号が互いに逆位相となるように構成される。従って、増幅器11の出力信号に増幅器13の出力信号が加えられることにより、増幅器11の出力信号の振幅の一部が打ち消される。これにより、増幅器13がオンである場合、増幅器13がオフである場合に比べてドライブ段の電力利得が低下する。具体的に、ドライブ段とパワー段を合わせた利得は(A1−B1)×A2となる。
増幅器11の出力信号と増幅器13の出力信号を逆位相とする方法としては、例えば、各増幅器11,13の一方が反転増幅し、他方が非反転増幅するように増幅器11,13が構成されてもよい。具体的には、例えば、1段のトランジスタにより反転増幅器が構成され、前段と後段として直列に接続された2段のトランジスタにより非反転増幅器が構成されてもよい。また、入力信号が互いに逆位相となるように2つに分配され、各増幅器11,13にそれぞれ供給されてもよい。あるいは、各増幅器11,13に同位相の信号が供給され、かつ各出力信号が互いに逆位相となるように、出力信号の一方又は双方の位相が変換されてもよい。
上述のとおり、電力増幅回路10では、増幅器11の出力信号を増幅器13の出力信号によって打ち消すことができるため、増幅器13を備えない構成に比べて広いレンジで利得を調整することができる。これにより、電力増幅回路10がローパワーモードで動作する場合における増幅特性を向上させることができる。また、図2A及び図2Bを参照して説明したように、RF−IC2に要求される出力ダイナミックレンジを軽減させることができる。
また、電力増幅回路10は、他の原理により利得のレンジを広げ得る3つの比較例に比べて、以下の優位な効果を奏する。1つ目に、例えば電力増幅回路が、2種類の増幅器と、これらの増幅器の経路を切り替えるスイッチを有し、動作するパワーモードに応じてスイッチにより動作する増幅器を切り替える構成が考えられる。しかしながら、このような比較例によると、スイッチが挿入される分、特に最大電力出力時に消費電力の増大を招き得る。この点、本実施形態に係る電力増幅回路10によると、スイッチを用いずに利得を下げることができるため、当該比較例に比べて消費電力の増大を抑制しつつ、幅広いレンジで信号を増幅することができる。
2つ目に、例えば電力増幅回路が一種類の増幅器を備え、この増幅器に供給されるバイアス電流を低減させることにより、この増幅器の利得を直接低下させる構成が考えられる。しかしながら、このような比較例によると、調整可能なバイアス電流の電流量の範囲が、増幅器の利得の線形性が担保される範囲に限られる。従って、この比較例では、利得のレンジが十分に(例えば、RF−ICに要求される出力ダイナミックレンジを軽減させる程度に)得られないという問題がある。この点、本実施形態に係る電力増幅回路10によると、信号の打消しにより増幅器11の利得を下げることができるため、当該比較例に比べて幅広いレンジで信号を増幅することができる。
3つ目に、例えば電力増幅回路が増幅器の前段に減衰器を備え、ローパワーモード動作時に意図的に信号を減衰させる構成が考えられる。しかしながら、このような比較例によると、パワーモードに依らず信号が減衰器を通過するため、ハイパワーモード動作時にも信号がある程度減衰し、意図しない利得の低下を招き得る。この点、本実施形態に係る電力増幅回路10によると、ハイパワーモード動作時には信号が打消し用の増幅器13を経由しないようにすることができるため、当該比較例に比べてハイパワーモード動作時における利得の低下を抑制することができる。
なお、本実施形態では、パワーモードに応じて打消し用の増幅器13のオン及びオフが切り替えられる。このように、ハイパワーモード動作時に増幅器13をオフとすることにより、電流の消費を抑制することがきる。もっとも、増幅器11の信号の振幅を打ち消す方法はこれに限られない。例えば、要求される出力電力に応じて打消し用の増幅器13の利得が変えられる構成であってもよい。具体的には、例えば、電力増幅回路10がハイパワーモードで動作する場合、打消し用の増幅器13の利得がゼロ以上かつ所定レベル未満となるように制御され、電力増幅回路10がローパワーモードで動作する場合、当該増幅器13の利得が当該所定レベル以上かつ増幅器11の利得未満となるように制御されてもよい。また、同一のパワーモード内において、例えば電力増幅回路10の出力電力が大きいほど増幅器13の利得が下がるように、増幅器13の利得が調整されてもよい。このように、増幅器13の利得を調整可能とすることにより、ドライブ段の利得(A1−B1)をさらに細かく調整することができる。
さらには、増幅器13に加えて増幅器11の利得もまた、パワーモード又は出力電力に応じて調整されてもよく、例えば、出力電力が大きいほど、増幅器11の利得が上がるように調整されてもよい。
また、本実施形態では、ドライブ段に打消し用の増幅器13が備えられる構成が示されているが、打消し用の増幅器が備えられる位置はドライブ段に限られず、他のいずれかの段であってもよく、あるいは全ての段であってもよい。
さらに、電力増幅回路が備える増幅器の段数は2段に限られず、1段又は3段以上であってもよい。
次に、図3に示されるブロック図を実現する電力増幅回路の具体的な回路構成について説明する。
図4は、本開示の第1実施形態に係る電力増幅回路の構成例を示す回路図である。同図に示されるように、電力増幅回路100Aは、例えば、トランジスタQ1〜Q4,Qs1,Qs2、バイアス回路110〜115、分配器120、合成器130、キャパシタC1〜C4,Cs1,Cs2及びインダクタL1〜L4を備える。
トランジスタQ1〜Q4,Qs1,Qs2は、それぞれ、例えばヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)等のバイポーラトランジスタにより構成される。なお、トランジスタQ1〜Q4,Qs1,Qs2は、バイポーラトランジスタに限らず、例えばMOSFET(Metal−oxide−semiconductor Field−Effect Transistor)等の電界効果トランジスタにより構成されてもよい。その場合、コレクタ、ベース、エミッタを、それぞれ、ドレイン、ゲート、ソースに読み替えればよい。
トランジスタQ1(第1トランジスタ)とトランジスタQ2(第2トランジスタ)は、差動対D1(第1差動対)を成し、図3におけるドライブ段の増幅器11に相当する増幅器を構成する。トランジスタQs1(第3トランジスタ)とトランジスタQs2(第4トランジスタ)は、差動対Ds1(第2差動対)を成し、図3におけるドライブ段の増幅器13に相当する増幅器を構成する。トランジスタQ3(第5トランジスタ)とトランジスタQ4(第6トランジスタ)は、差動対D2(第3差動対)を成し、図3におけるパワー段の増幅器12に相当する増幅器を構成する。各増幅器の構成の詳細は後述する。
バイアス回路110〜115は、それぞれ、バイアス電流又はバイアス電圧を生成し、トランジスタQ1,Q2,Qs1,Qs2,Q3,Q4のベースに供給する。なお、バイアス回路110〜115の構成は特に限定さないため、詳細な説明は省略する。
分配器120は、ドライブ段の増幅器の入力側に設けられる。分配器120は、信号RF1を、位相が互いに逆位相である信号RF1a(第1信号)と信号RF1b(第2信号)とに分配して出力する。
合成器130は、パワー段の増幅器の出力側に設けられる。合成器130は、トランジスタQ3とトランジスタQ4からそれぞれ出力される信号RF3a(第5信号)と信号RF3b(第6信号)を合成して、信号RF3を出力する。
キャパシタC1〜C4,Cs1,Cs2は、それぞれ、RF信号の直流成分を除去する。インダクタL1〜L4は、それぞれ、RF信号が電源回路(不図示)へと結合することを抑制する。
なお、図4においては図示が省略されているが、電力増幅回路100Aは、ドライブ段及びパワー段の増幅器の前後に、回路間のインピーダンスを整合させる整合回路を備えていてもよい。
次に、各増幅器の動作について具体的に説明する。トランジスタQ1は、コレクタにインダクタL1を通じて電源電圧Vcc1が供給され、ベースにキャパシタC1を通じて信号RF1aが供給され、エミッタが接地される。また、トランジスタQ1のベースには、バイアス回路110から出力されるバイアス電流又はバイアス電圧が供給される。これにより、トランジスタQ1のコレクタから、信号RF1aを増幅した信号RF2i(第1増幅信号)が出力される。
同様に、トランジスタQ2は、コレクタにインダクタL2を通じて電源電圧Vcc1が供給され、ベースにキャパシタC2を通じて信号RF1bが供給され、エミッタがトランジスタQ1のエミッタに接続されつつ接地される。また、トランジスタQ2のベースには、バイアス回路111から出力されるバイアス電流又はバイアス電圧が供給される。これにより、トランジスタQ2のコレクタから、信号RF1bを増幅した信号RF2j(第2増幅信号)が出力される。なお、トランジスタQ1のベースに供給される信号RF1aとトランジスタQ2のベースに供給される信号RF1bの位相差は、理想的には180度であることが好ましい。
打消し用のトランジスタQs1,Qs2は、それぞれ、増幅用のトランジスタQ1,Q2と各ベースと各コレクタが互い違いになるように接続されている。
具体的に、トランジスタQs1は、コレクタにインダクタL2を通じて電源電圧Vcc1が供給され、ベースにキャパシタCs1を通じて信号RF1a(すなわち、トランジスタQ1のベースに供給される信号と同じ信号)が供給され、エミッタが接地される。また、トランジスタQs1のコレクタは、トランジスタQ2のコレクタに接続される。そして、トランジスタQs1のベースにバイアス回路112からバイアス電流又はバイアス電圧が供給される場合、トランジスタQs1がオンとなり、トランジスタQs1のコレクタ(すなわち、トランジスタQ2のコレクタ)から、信号RF1aを増幅した信号RF2k(第3増幅信号)が出力される。
同様に、トランジスタQs2は、コレクタにインダクタL1を通じて電源電圧Vcc1が供給され、ベースにキャパシタCs2を通じて信号RF1b(すなわち、トランジスタQ2のベースに供給される信号と同じ信号)が供給され、エミッタがトランジスタQs1のエミッタに接続されつつ接地される。また、トランジスタQs2のコレクタは、トランジスタQ1のコレクタに接続される。そして、トランジスタQs2のベースにバイアス回路113からバイアス電流又はバイアス電圧が供給される場合、トランジスタQs2がオンとなり、トランジスタQs2のコレクタ(すなわち、トランジスタQ1のコレクタ)から、信号RF1bを増幅した信号RF2l(第4増幅信号)が出力される。
打消し用のトランジスタQs1,Qs2の利得B1は、トランジスタQ1,Q2の利得A1より小さいものとする(B1<A1)。なお、トランジスタQ1,Q2とトランジスタQs1,Qs2の利得の差は、各バイアス回路110〜113から供給されるバイアス電流又はバイアス電圧により調整されてもよく、あるいはトランジスタQs1,Qs2のサイズをトランジスタQ1,Q2のサイズより小さく設計することにより調整されてもよい。
本実施形態では、電力増幅回路100Aがハイパワーモードで動作する場合、打消し用のトランジスタQs1,Qs2がオフとなるように制御される。この場合、トランジスタQ1,Q2から出力される信号RF2i,RF2jが、そのままドライブ段の出力信号RF2a,RF2bとして出力される。
他方、電力増幅回路100Aがローパワーモードで動作する場合、打消し用のトランジスタQs1,Qs2がオンとなるように制御される。この場合、トランジスタQ1のコレクタから出力される信号RF2iに、当該信号RF2iと逆位相の信号RF2lが加えられることにより、信号RF2iの振幅の一部が信号RF2lによって打ち消される。同様に、トランジスタQ2のコレクタから出力される信号RF2jに、当該信号RF2jと逆位相の信号RF2kが加えられることにより、信号RF2jの振幅の一部が信号RF2kによって打ち消される。このように、信号RF2iと信号RF2lが合成された信号(第3信号)がドライブ段の出力信号RF2aとして出力され、信号RF2jと信号RF2kが合成された信号(第4信号)がドライブ段の出力信号RF2bとして出力されるため、トランジスタQs1,Qs2がオフである場合に比べてドライブ段の利得が低下する。このように、電力増幅回路100Aでは、ローパワーモード動作時にドライブ段の利得を低下させることができる。
なお、トランジスタQs1,Qs2のオン及びオフの制御は、制御回路(不図示)がバイアス回路112,113に制御信号を供給し、当該バイアス回路112,113がトランジスタQs1,Qs2に供給するバイアス電流の電流量を制御することによって行われてもよい。
ドライブ段から出力された出力信号RF2a,RF2bは、それぞれ、パワー段のトランジスタQ3,Q4のベースに供給される。
トランジスタQ3は、コレクタにインダクタL3を通じて電源電圧Vcc2が供給され、ベースにキャパシタC3を通じて出力信号RF2aが供給され、エミッタが接地される。また、トランジスタQ3のベースには、バイアス回路114からバイアス電流又はバイアス電圧が供給される。これにより、トランジスタQ3のコレクタから信号RF3a(第5信号)が出力される。
トランジスタQ4は、コレクタにインダクタL4を通じて電源電圧Vcc2が供給され、ベースにキャパシタC4を通じて出力信号RF2bが供給され、エミッタが接地される。また、トランジスタQ4のベースには、バイアス回路115からバイアス電流又はバイアス電圧が供給される。これにより、トランジスタQ4のコレクタから信号RF3b(第6信号)が出力される。これらの信号RF3a,RF3bは、合成器130において合成され、信号RF3として出力される。
上記の構成により、電力増幅回路100Aは、図3に示される電力増幅回路10の効果を得ることができる。また、増幅器11〜13として差動対を適用することにより、増幅器13のために必要となる整合回路等の要素数を抑え、容易に増幅器13を付加することができる。なお、本実施形態では、パワー段の増幅器が差動対D2により構成される例が示されているが、これに代えて、パワー段の増幅器は差動対を構成しない1段のトランジスタにより構成されてもよい。この場合、例えば、ドライブ段の出力信号RF2a,RF2bが合成器により合成されて単相(シングル)信号に変換された後、パワー段の増幅器に供給される構成であってもよい。
また、本実施形態では、差動対D1,Ds1,D2において対を成すトランジスタの各々がバイアス回路を備える構成が示されているが、これらのバイアス回路は、対を成すトランジスタ間において共有されてもよい。バイアス回路が共有されることにより、バイアス回路に含まれる素子のばらつきを回避することができ、差動増幅動作の性能が向上する。
図5は、電力増幅回路100Aにおける出力電力と利得との関係、及び、出力電力とバイアス電流の関係のイメージを示すグラフである。具体的に、図5は、電力増幅回路100A(実線)及び比較例(破線)における利得と、電力増幅回路100AにおけるトランジスタQ1,Q2,Qs1,Qs2に供給されるバイアス電流の電流量を示す。なお、ここでの比較例とは、電力増幅回路100Aが備える構成要素のうち、打消し用の増幅器に関する要素(すなわち、トランジスタQs1,Qs2、バイアス回路112,113及びキャパシタCs1,Cs2)を備えない構成である。図5の横軸は出力電力(dBm)を示し、縦軸は利得(dB)及びバイアス電流の電流量(A)を示す。
まず、電力増幅回路100Aがハイパワーモードで動作する場合、トランジスタQ1,Q2に最大量のバイアス電流が供給される一方、トランジスタQs1,Qs2にはバイアス電流が供給されない。このとき、トランジスタQs1,Qs2はオフとなるため、電力増幅回路100Aの利得が最大となる。他方、電力増幅回路100Aがローパワーモードで動作する場合、トランジスタQ1,Q2に供給されるバイアス電流の電流量が減少し、かつトランジスタQs1,Qs2にバイアス電流が供給される。このとき、トランジスタQ1,Q2自体の利得が低下することに加えて、打消し用のトランジスタQs1,Qs2がオンとなるため、比較例(破線)に比べて利得を大きく低下させることができる。このように、電力増幅回路100Aは、打消し用のトランジスタQs1,Qs2を備えることにより、比較例に比べて利得のレンジを広げることができる。なお、本実施形態では、トランジスタQ1,Q2に供給されるバイアス電流の電流量の方が、トランジスタQs1,Qs2に供給されるバイアス電流の電流量より多くなるように制御される(図5参照)。もっとも、増幅器11の利得A1と増幅器13の利得B1においてB1<A1の関係が成立するならば、トランジスタQ1,Q2に供給されるバイアス電流の電流量とトランジスタQs1,Qs2に供給されるバイアス電流の電流量の大小関係は特に限定されない。例えば、相対的に大きいサイズのFETによりトランジスタQ1,Q2が構成され、相対的に小さいサイズのFETによりトランジスタQs1,Qs2が構成される場合、トランジスタQ1,Q2に供給されるバイアス電流の電流量の方が、トランジスタQs1,Qs2に供給されるバイアス電流の電流量より少なくなることもある。
図6は、本開示の第2実施形態に係る電力増幅回路の構成例を示す回路図である。なお、第2実施形態以降では、第1実施形態と同一の要素には同一の符号を付して説明を省略する。また、第2実施形態以降では、第1実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
同図に示されるように、電力増幅回路100Bは、電力増幅回路100Aに比べて、インダクタL5,L6をさらに備える。
インダクタL5,L6は、それぞれ、打消し用のトランジスタQs1,Qs2のエミッタと接地との間に設けられる。インダクタL5,L6は、それぞれ、所定のインピーダンス値を有するインピーダンス素子の一具体例である。トランジスタQs1,Qs2のエミッタと接地との間に所定のインピーダンス値を有する素子が設けられることにより、電力増幅回路100Aに比べて容易にトランジスタQs1,Qs2を制御することができる。このことについて、図7を参照して説明する。
図7は、電力増幅回路100Bにおける出力電力と利得との関係、及び、出力電力とバイアス電流の関係のイメージを示すグラフである。具体的に、図7は、電力増幅回路100Bにおける利得と、トランジスタQ1,Q2,Qs1,Qs2に供給されるバイアス電流の電流量を示す。図7の横軸は出力電力(dBm)を示し、縦軸は利得(dB)及びバイアス電流の電流量(A)を示す。
電力増幅回路100Bでは、打消し用のトランジスタQs1,Qs2のエミッタにインダクタL5,L6が接続されている。従って、図7に示されるように、トランジスタQ1,Q2に供給されるバイアス電流の電流量と同じ量のバイアス電流をトランジスタQs1,Qs2に供給しても、トランジスタQ1,Q2の利得A1の方がトランジスタQs1,Qs2の利得B1より高く保つことができる(B1<A1)。このように、電力増幅回路100Bでは、仮にトランジスタQ1,Q2に供給されるバイアス電流の電流量と、トランジスタQs1,Qs2に供給されるバイアス電流の電流量が同じであっても、インダクタL5,L6のインダクタンス値を適宜設計することにより、ドライブ段の利得(A1−B1)を適切に調整することができる。
なお、トランジスタQs1,Qs2のエミッタと接地との間に設けられるインピーダンス素子はインダクタに限定されず、例えばインダクタに代えて抵抗素子であってもよい。
図8は、本開示の第3実施形態に係る電力増幅回路の構成例を示す回路図である。同図に示されるように、電力増幅回路100Cは、電力増幅回路100Bに比べて、パワー段の構成が異なる。
具体的に、電力増幅回路100Cのパワー段は、電力増幅回路100Bのパワー段に比べて、トランジスタQ5,Q6、バイアス回路116,117、電圧調整回路140,141、一対のキャパシタC5,C6、インダクタL7,L8、及び一対のインダクタL9,L10をさらに備える。
本実施形態では、トランジスタQ3(第5トランジスタ)及びトランジスタQ4(第6トランジスタ)を含む差動対D2の上段に、トランジスタQ5(第7トランジスタ)及びトランジスタQ6(第8トランジスタ)を含む差動対D3(第4差動対)が接続される。
具体的に、トランジスタQ5は、コレクタにインダクタL7を通じて電源電圧Vcc3が供給され、ベースにバイアス回路116から電圧調整回路140を通じてバイアス電流又はバイアス電圧が供給され、エミッタがインダクタL9を通じて接地に接続される。トランジスタQ6は、コレクタにインダクタL8を通じて電源電圧Vcc3が供給され、ベースにバイアス回路117から電圧調整回路141を通じてバイアス電流又はバイアス電圧が供給され、エミッタがインダクタL10を通じて接地に接続される。また、トランジスタQ5のエミッタは、キャパシタC5を通じてトランジスタQ3のコレクタに接続される。トランジスタQ6のエミッタは、キャパシタC6を通じてトランジスタQ4のコレクタに接続される。これにより、上段のトランジスタQ5,Q6のコレクタから、それぞれ、下段のトランジスタQ3,Q4から出力された信号をさらに増幅した信号RF3a(第7信号),RF3b(第8信号)が出力される。
バイアス回路116,117は、それぞれ、トランジスタQ5,Q6のベースにバイアス電流又はバイアス電圧を供給する。
電圧調整回路140は、バイアス回路116と上段のトランジスタQ5のベースとの間に設けられる。電圧調整回路141は、バイアス回路117と上段のトランジスタQ6のベースとの間に設けられる。トランジスタQ5,Q6がオンとなるためには、当該トランジスタQ5,Q6のベース・エミッタ間電圧が所定の電圧以上となる必要がある。電圧調整回路140,141は、それぞれ、トランジスタQ5,Q6のベース端子から見込んだインピーダンスを調整することにより、トランジスタQ5,Q6のベースに供給される電圧の振幅動作がバイアス回路116,117によって制限されることを阻止する。これにより、トランジスタQ5,Q6のベース・エミッタ間電圧が所定の電圧以上に保たれるため、トランジスタQ5,Q6のオン及びオフの動作がトランジスタQ3,Q4のオン及びオフの動作に追随する。なお、電圧調整回路140,141の構成は特に限定されないが、例えば電圧調整回路140を例とすると、バイアス回路116とトランジスタQ5のベースとの間を接続するインダクタと、トランジスタQ5のベースと接地との間を接続するキャパシタを含んで構成されてもよい。
キャパシタC5,C6は、それぞれ、上段のトランジスタQ5,Q6と下段のトランジスタQ3,Q4を直流においては分離させ、交流においては接続させる機能を有する。他方、インダクタL9,L10は、それぞれ、上段のトランジスタQ5,Q6のエミッタを直流においては接地に接続させ、交流においては下段のトランジスタQ3,Q4のコレクタと接続させる機能を有する。
パワー段の増幅器の動作について説明する。なお、説明の便宜上、一例として電源電圧Vcc2,Vcc3がいずれも直流電圧3V(以下、DC3Vと表記する。)であるものとして説明する。
まず、下段の差動対D2では、トランジスタQ3,Q4のコレクタに電源電圧Vcc2(DC3V)が供給されるため、コレクタにおけるRF信号の振幅は交流電圧±3V(以下、±AC3Vと表記する。)となる。従って、トランジスタQ3,Q4のコレクタ電圧はDC3V±AC3Vとなる。
次に、上段の差動対D3では、トランジスタQ5,Q6のエミッタは、直流においては接地されるためDC0Vとなり、交流においてはトランジスタQ3,Q4のコレクタと接続されるため±AC3Vとなる。従って、トランジスタQ5,Q6のエミッタ電圧はDC0V±AC3Vとなる。また、トランジスタQ5,Q6のコレクタは、直流においては電源電圧Vcc3(DC3V)が供給されるため、RF信号の振幅はトランジスタQ5,Q6のエミッタの変動と合わせて±AC6Vとなる。従って、上段のトランジスタQ5,Q6のコレクタ電圧はDC3V±AC6V(−3V〜9V)となる。
また、下段のトランジスタQ3,Q4と上段のトランジスタQ5,Q6は、それぞれ差動対D2,D3を構成する。従って、差動対D3から出力される信号RF3a,RF3bが合成器130において合成されることにより、合成された信号RF3は−6V〜18Vの範囲において変動する。このように、本実施形態では、パワー段において2つの差動対が上下に接続されることにより、上下に接続されない構成(例えば、電力増幅回路100Aにおけるパワー段)に比べて、増幅器の負荷インピーダンスを2倍とすることができる。従って、例えば電源電圧を昇圧させることなく信号振幅を広げ、信号の最大出力電力を増大させることができる。
上述のとおり、電力増幅回路100Cは、電力増幅回路100Bと同様の効果に加え、信号の最大出力電力を増大させることができる。
なお、上下に接続される差動対の数は2段に限られず、3段以上であってもよい。
図9は、本開示の第4実施形態に係る電力増幅回路の構成例を示す回路図である。同図に示されるように、電力増幅回路100Dは、電力増幅回路100Aに比べて、インダクタL11,L12及びキャパシタC7,C8をさらに備える。
インダクタL11,L12は、それぞれ、トランジスタQs1,Qs2のコレクタと電源回路(不図示)との間に設けられ、RF信号が電源回路(不図示)へと結合することを抑制する。
キャパシタC7は、トランジスタQ1のコレクタとトランジスタQs2のコレクタを接続する。キャパシタC7は、トランジスタQ1から出力される信号RF2iと、トランジスタQs2から出力される信号RF2lを通過させつつ、トランジスタQ1,Qs2に供給される直流電圧を遮断するために設けられている。キャパシタC8は、トランジスタQ2のコレクタとトランジスタQs1のコレクタを接続する。キャパシタC8は、トランジスタQ2から出力される信号RF2jと、トランジスタQs1から出力される信号RF2kを通過させつつ、トランジスタQ2,Qs1に供給される直流電圧を遮断するために設けられている。
このような構成によっても、電力増幅回路100Dは、電力増幅回路100Aと同様の効果を得ることができる。
なお、上述の各実施形態に含まれる構成要素は、それぞれ組み合わせて構成されてもよい。例えば、電力増幅回路100A,100B,100Dのパワー段に電力増幅回路100Cのパワー段の構成が適用されてもよく、あるいは電力増幅回路100Dの構成に電力増幅回路100BにおけるインダクタL5,L6が適用されてもよい。
以上、本開示の例示的な実施形態について説明した。電力増幅回路10は、入力信号を増幅して出力信号を出力する増幅器11と、制御信号ctrlに基づいて、入力信号に応じた信号を増幅して出力信号と逆位相の信号を生成し、出力信号に加える増幅器13と、増幅器13に制御信号ctrlを供給する制御回路14と、を備える。制御回路14は、電力増幅回路10が第1パワーモードで動作する場合、増幅器13の利得がゼロ以上かつ所定レベル未満となり、電力増幅回路10が第1パワーモードより出力電力レベルが小さい第2パワーモードで動作する場合、増幅器13の利得が所定レベル以上かつ増幅器11の利得未満となるように、制御信号ctrlを出力する。これにより、増幅器11の出力信号を増幅器13の出力信号によって打ち消すことができるため、増幅器13を備えない構成に比べて広いレンジで利得を調整することができる。
また、制御回路14は、電力増幅回路10が第1パワーモードで動作する場合、増幅器13がオフとなり、電力増幅回路10が第2パワーモードで動作する場合、増幅器がオンとなるように制御信号ctrlを出力してもよい。これにより、ハイパワーモード動作時における電流の消費を抑制することがきる。
また、電力増幅回路100A〜100Dは、差動対D1と、差動対Ds1を備え、差動対D1は、互いに逆位相の信号RF1a及び信号RF1bをそれぞれ増幅して、信号RF2i及び信号RF2jを出力するトランジスタQ1及びトランジスタQ2を含み、差動対Ds1は、制御信号に応じて、信号RF1a及び信号RF1bをそれぞれ増幅して、信号RF2k及び信号RF2lを出力するトランジスタQs1及びトランジスタQs2を含み、トランジスタQs1のコレクタ又はドレインは、トランジスタQ2のコレクタ又はドレインに接続され、トランジスタQs2のコレクタ又はドレインは、トランジスタQ1のコレクタ又はドレインに接続される。これにより、トランジスタQ1,Q2のコレクタからそれぞれ出力される信号RF2i,RF2jに、当該信号RF2i,RF2jと逆位相の信号RF2l,RF2kが加えられることにより、信号RF2i,RF2jの振幅の一部が打ち消される。従って、ローパワーモード動作時にドライブ段の利得を低下させることができる。また、差動対によって増幅器11,13が構成されるため、新たに必要となる整合回路等の要素数を抑え、容易に増幅器13を付加することができる。
また、電力増幅回路100Bにおいて、差動対Ds1は、トランジスタQs1のエミッタ又はソースと接地との間、及び、トランジスタQs2のエミッタ又はソースと接地との間にそれぞれ設けられたインピーダンス素子をさらに備える。これにより、仮にトランジスタQ1,Q2に供給されるバイアス電流の電流量と、トランジスタQs1,Qs2に供給されるバイアス電流の電流量が同じであっても、インダクタL5,L6のインダクタンス値を適宜設計することにより、差動対D1と差動対Ds1を合わせた利得を適切に調整することができる。
また、電力増幅回路100A,100B,100Dは、差動対D1の後段に設けられた差動対D2をさらに備え、差動対D2は、信号RF2iと信号RF2lが合成された出力信号RF2a、及び、信号RF2jと信号RF2kが合成された出力信号RF2bをそれぞれ増幅して、信号RF3a,RF3bを出力するトランジスタQ3,Q4を含む。これにより、電力増幅回路100A,100B,100Dは、二段階で電力を増幅することができる。
また、電力増幅回路100Cは、差動対D2の上段に設けられた差動対D3と、一対のインダクタL9,L10と、一対のキャパシタC5,C6と、をさらに備え、差動対D3は、エミッタ又はソースが一対のインダクタの一方を通じて接地に接続されるとともに、一対のキャパシタの一方を通じてトランジスタQ3のコレクタ又はドレインに接続されたトランジスタQ5と、エミッタ又はソースが一対のインダクタの他方を通じて接地に接続されるとともに、一対のキャパシタの他方を通じてトランジスタQ4のコレクタ又はドレインに接続されたトランジスタQ6と、を含み、トランジスタQ5は、トランジスタQ3の出力信号を増幅した信号を出力し、トランジスタQ6は、トランジスタQ4の出力信号を増幅した信号を出力する。これにより、差動対が上下に接続されない構成に比べて2倍の信号振幅を得ることができる。
以上説明した各実施形態は、本開示の理解を容易にするためのものであり、本開示を限定して解釈するためのものではない。本開示は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本開示にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本開示の特徴を含む限り本開示の範囲に包含される。
1…送信モジュール、2…RF−IC、3…バンドパスフィルタ回路、4…電力増幅モジュール、5…フロントエンド回路、6…アンテナ、10…電力増幅回路、11〜13…増幅器、14…制御回路、40,41…増幅器、42…スイッチ、50…デュプレクサ、51…アンテナスイッチ、100A〜100D…電力増幅回路、110〜117…バイアス回路、120…分配器、130…合成器、140,141…電圧調整回路、D1〜D3,Ds1…差動対、Q1〜Q6,Qs1,Qs2…トランジスタ、C1〜C8,Cs1,Cs2…キャパシタ、L1〜L12…インダクタ
Claims (6)
- 電力増幅回路であって、
入力信号を増幅して出力信号を出力する第1増幅器と、
制御信号に基づいて、前記入力信号に応じた信号を増幅して前記出力信号と逆位相の信号を生成し、前記出力信号に加える第2増幅器と、
前記第2増幅器に前記制御信号を供給する制御回路と、
を備え、
前記制御回路は、前記電力増幅回路が第1パワーモードで動作する場合、前記第2増幅器の利得がゼロ以上かつ所定レベル未満となり、前記電力増幅回路が前記第1パワーモードより出力電力レベルが小さい第2パワーモードで動作する場合、前記第2増幅器の利得が前記所定レベル以上かつ前記第1増幅器の利得未満となるように、前記制御信号を出力する、
電力増幅回路。 - 前記制御回路は、前記電力増幅回路が前記第1パワーモードで動作する場合、前記第2増幅器がオフとなり、前記電力増幅回路が前記第2パワーモードで動作する場合、前記第2増幅器がオンとなるように、前記制御信号を出力する、
請求項1に記載の電力増幅回路。 - 前記第1増幅器は、第1差動対を含み、
前記第2増幅器は、第2差動対を含み、
前記第1差動対は、互いに逆位相の第1信号及び第2信号をそれぞれ増幅して、第1増幅信号及び第2増幅信号を出力する第1トランジスタ及び第2トランジスタを含み、
前記第2差動対は、前記制御信号に応じて、前記第1信号及び前記第2信号をそれぞれ増幅して、第3増幅信号及び第4増幅信号を出力する第3トランジスタ及び第4トランジスタを含み、
前記第3トランジスタのコレクタ又はドレインは、前記第2トランジスタのコレクタ又はドレインに接続され、
前記第4トランジスタのコレクタ又はドレインは、前記第1トランジスタのコレクタ又はドレインに接続された、
請求項1又は2に記載の電力増幅回路。 - 前記第2差動対は、前記第3トランジスタのエミッタ又はソースと接地との間、及び、前記第4トランジスタのエミッタ又はソースと接地との間にそれぞれ設けられたインピーダンス素子をさらに備える、
請求項3に記載の電力増幅回路。 - 前記第1差動対の後段に設けられた第3差動対をさらに備え、
前記第3差動対は、前記第1増幅信号と前記第4増幅信号が合成された第3信号、及び、前記第2増幅信号と前記第3増幅信号が合成された第4信号をそれぞれ増幅して、第5信号及び第6信号を出力する第5トランジスタ及び第6トランジスタを含む、
請求項3又は4に記載の電力増幅回路。 - 前記第3差動対の上段に設けられた第4差動対と、
一対のインダクタと、
一対のキャパシタと、
をさらに備え、
前記第4差動対は、
エミッタ又はソースが前記一対のインダクタの一方を通じて接地に接続されるとともに、前記一対のキャパシタの一方を通じて前記第5トランジスタのコレクタ又はドレインに接続された第7トランジスタと、
エミッタ又はソースが前記一対のインダクタの他方を通じて接地に接続されるとともに、前記一対のキャパシタの他方を通じて前記第6トランジスタのコレクタ又はドレインに接続された第8トランジスタと、を含み、
前記第7トランジスタは、前記第5信号を増幅した第7信号を出力し、
前記第8トランジスタは、前記第6信号を増幅した第8信号を出力する、
請求項5に記載の電力増幅回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018170848A JP2020043518A (ja) | 2018-09-12 | 2018-09-12 | 電力増幅回路 |
US16/538,932 US10972051B2 (en) | 2018-09-12 | 2019-08-13 | Power amplifier circuit |
CN201921488201.5U CN210327513U (zh) | 2018-09-12 | 2019-09-06 | 功率放大电路 |
US17/195,770 US11606066B2 (en) | 2018-09-12 | 2021-03-09 | Power amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018170848A JP2020043518A (ja) | 2018-09-12 | 2018-09-12 | 電力増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020043518A true JP2020043518A (ja) | 2020-03-19 |
Family
ID=69720175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018170848A Pending JP2020043518A (ja) | 2018-09-12 | 2018-09-12 | 電力増幅回路 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10972051B2 (ja) |
JP (1) | JP2020043518A (ja) |
CN (1) | CN210327513U (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113572439B (zh) * | 2020-04-28 | 2024-02-09 | 株式会社村田制作所 | 功率放大电路 |
CN117728782A (zh) * | 2023-12-15 | 2024-03-19 | 芯朗半导体(深圳)有限公司 | 一种匹配外置升压自适应音频功率放大电路及芯片 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60101816U (ja) * | 1983-12-19 | 1985-07-11 | パイオニア株式会社 | 音響出力増幅装置 |
US7696823B2 (en) * | 1999-05-26 | 2010-04-13 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
KR100548763B1 (ko) * | 2000-07-20 | 2006-02-06 | 엘지전자 주식회사 | 피드포워드 방식의 선형화기를 갖는 기지국 송신장치 |
GB0211174D0 (en) * | 2002-05-16 | 2002-06-26 | Zarlink Semiconductor Ltd | Amplifier and radio frequency tuner |
US7973596B2 (en) * | 2009-05-12 | 2011-07-05 | Number 14 B.V. | Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers |
US8761237B2 (en) * | 2011-11-03 | 2014-06-24 | Lsi Corporation | Low nonlinear distortion variable gain amplifier |
US8514007B1 (en) * | 2012-01-27 | 2013-08-20 | Freescale Semiconductor, Inc. | Adjustable power splitter and corresponding methods and apparatus |
FR3018407B1 (fr) * | 2014-03-04 | 2016-04-01 | Eutelsat Sa | Procede de detection d'un desequilibrage et de calibration d'un amplificateur multiport d'un satellite de telecommunications. |
US9831857B2 (en) * | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
JP6515666B2 (ja) * | 2015-05-08 | 2019-05-22 | 住友電気工業株式会社 | 増幅回路 |
US20200252036A1 (en) * | 2019-01-31 | 2020-08-06 | Qualcomm Incorporated | Power amplifier using multi-mode distributed active transformer |
US11901832B2 (en) * | 2019-04-17 | 2024-02-13 | Em Coretech Co., Ltd. | Device for compensating for voltage or current |
JP2021192476A (ja) * | 2020-06-05 | 2021-12-16 | 株式会社村田製作所 | 電力増幅回路 |
-
2018
- 2018-09-12 JP JP2018170848A patent/JP2020043518A/ja active Pending
-
2019
- 2019-08-13 US US16/538,932 patent/US10972051B2/en active Active
- 2019-09-06 CN CN201921488201.5U patent/CN210327513U/zh active Active
-
2021
- 2021-03-09 US US17/195,770 patent/US11606066B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN210327513U (zh) | 2020-04-14 |
US20210194433A1 (en) | 2021-06-24 |
US10972051B2 (en) | 2021-04-06 |
US11606066B2 (en) | 2023-03-14 |
US20200083845A1 (en) | 2020-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11855586B2 (en) | Power amplifier module | |
US10601382B2 (en) | Power amplifier circuit | |
US11658622B2 (en) | Power amplifier circuit | |
JP2007184955A (ja) | 高線形性動作モードと高効率性動作モードを有する増幅回路 | |
JP2018129711A (ja) | 電力増幅回路および高周波モジュール | |
KR102133926B1 (ko) | 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기 | |
JP2008277882A (ja) | 増幅回路および無線通信装置 | |
WO2019075776A1 (zh) | 射频功率放大电路及射频模式调整方法 | |
US11606066B2 (en) | Power amplifier circuit | |
US10855318B2 (en) | Transmission unit | |
WO2021161721A1 (ja) | 電力増幅回路、高周波回路及び通信装置 | |
KR20150096193A (ko) | 다중이득 모드를 지원하는 저잡음 증폭기 | |
US20210336592A1 (en) | Power amplifier circuit | |
US11469711B2 (en) | Power amplifier circuit | |
JP7292529B1 (ja) | ドハティ増幅器 | |
WO2023002778A1 (ja) | 電力増幅回路及び電力増幅方法 | |
JP7292553B2 (ja) | ドハティ増幅器 | |
KR20230046052A (ko) | 이중 모드 도허티 전력증폭기 및 방법 | |
WO2014076797A1 (ja) | 可変出力増幅器 | |
JP2019118094A (ja) | 電力増幅回路 | |
WO2019170234A1 (en) | Linear doherty power amplifier |