KR20010021773A - 반도체 회로 - Google Patents

반도체 회로 Download PDF

Info

Publication number
KR20010021773A
KR20010021773A KR1020007000336A KR20007000336A KR20010021773A KR 20010021773 A KR20010021773 A KR 20010021773A KR 1020007000336 A KR1020007000336 A KR 1020007000336A KR 20007000336 A KR20007000336 A KR 20007000336A KR 20010021773 A KR20010021773 A KR 20010021773A
Authority
KR
South Korea
Prior art keywords
amplifier
attenuator
circuit
semiconductor circuit
input
Prior art date
Application number
KR1020007000336A
Other languages
English (en)
Inventor
스에마츠노리하루
스기야마시게루
나카지마겐스케
이야마요시타다
기타바야시후미마사
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20010021773A publication Critical patent/KR20010021773A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/106—Gain control characterised by the type of controlled element being attenuating element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Transmitters (AREA)

Abstract

고주파 신호의 신호 레벨에 따라서 증폭기(14) 또는 가변 감쇠기(13) 중 어느 한편에 동작 허가 지령을 출력한다.

Description

반도체 회로{Semiconductor circuit}
도 1은 예를 들면 일본국 공개 특허 공보 제(소) 62-23629호에 나타된 종래의 반도체 회로를 도시하는 구성도로, 도면에 있어서, 1은 고주파 신호를 입력하는 입력 단자, 2는 고주파 신호의 신호 레벨이 규정 레벨보다 높을 경우에 바이어스 전류를 가변 감쇠기(3)에 공급하는 바이어스 제어 회로, 3은 바이어스 제어 회로(2)로부터 바이어스 전류의 공급을 받으면, 고주파 신호를 감쇠하는 가변 감쇠기, 4는 가변 감쇠기(3)에 의해 감쇠된 고주파 신호를 증폭하는 증폭기, 5는 증폭기(4)에 의해 증폭된 고주파 신호를 출력하는 출력 단자이다.
다음으로 동작에 대해서 설명한다.
우선, 반도체 회로를 수신계에 사용할 경우, 입력 단자(1)로부터 입력된 고주파 신호의 신호 레벨이 낮을 때, 가변 감쇠기(3)가 고주파 신호의 감쇠를 실시하면, 수신 감도가 열화하는 불량을 초래한다.
한편, 고주파 신호의 신호 레벨이 높을 때, 가변 감쇠기(3)가 고주파 신호의 감쇠를 중지하면, 증폭기(4)가 포화하는 불량을 초래한다.
그래서, 이 종래 예에서는, 입력 단자(1)로부터 고주파 신호가 입력되면, 바이어스 제어 회로(2)가 고주파 신호의 신호 레벨을 규정 레벨과 비교하여, 고주파 신호의 신호 레벨이 규정 레벨보다 낮을 경우에는, 가변 감쇠기(3)에 대한 바이어스 전류의 공급을 중지하여, 가변 감쇠기(3)의 감쇠량을 0dB로 설정한다.
이로써, 가변 감쇠기(3)는 고주파 신호를 감쇠하지 않고, 고주파 신호를 증폭기(4)에 출력하기 때문에, 고주파 신호의 신호 레벨이 증폭되어 수신 감도가 향상한다.
한편, 바이어스 제어 회로(2)는 고주파 신호의 신호 레벨이 규정 레벨보다 높을 경우에는, 바이어스 전류를 가변 감쇠기(3)에 공급하여, 가변 감쇠기(3)의 감쇠량을 XdB로 설정한다.
이로써, 가변 감쇠기(3)는 고주파 신호의 신호 레벨을 XdB 감쇠하여, 고주파 신호를 증폭기(4)에 출력하기 때문에, 증폭기(4)가 포화하는 불량을 회피할 수 있다. 단, 이 경우, 가변 감쇠기(3)가 고주파 신호를 감쇠하기 위해 S/N비가 다소 열화하지만, 증폭기(4)가 포화할 정도로 신호 레벨이 높기 때문에, 수신기로서 필요로 하는 S/N비는 충분히 확보할 수 있다.
또한, 가변 감쇠기(3)의 감쇠량을 0dB로 설정하면, 상술한 바와 같이, 가변 감쇠기(3)는 고주파 신호를 감쇠하지 않고, 고주파 신호를 증폭기(4)에 출력하지만, 가변 감쇠기(3)에 고주파 신호를 입력할 때, 다소의 삽입 손실을 동반하기 때문에, 증폭기(4)가 수신계 잡음을 증대하여, 수신 감도가 열화하는 불량을 초래하는 경우가 있다.
이러한 경우에는, 도 2에 도시하는 바와 같이, 가변 감쇠기(3)를 증폭기(4)의 출력 측에 배치하면, 수신 감도가 열화하는 불량을 해소할 수 있지만, 증폭기(4)의 포화를 방지하지 못하게 되는 불량이 발생한다.
종래의 반도체 회로는 이상과 같이 구성되어 있기 때문에, 가변 감쇠기(3)를 증폭기(4)의 입력 측에 배치할 경우에는, 증폭기(4)의 포화를 방지할 수 있지만, 고주파 신호의 신호 레벨이 규정 레벨보다 낮을 때, 삽입 손실의 영향으로 수신 감도가 열화하는 불량이 발생하고, 가변 감쇠기(3)를 증폭기(4)의 출력 측에 배치할 경우에는, 수신 감도의 열화를 방지할 수 있지만, 증폭기(4)의 포화를 방지하지 못하게 되는 불량이 발생하는 과제가 있었다.
이 발명은 상기와 같은 과제를 해결하기 위해 이루어진 것으로, 증폭기의 포화를 방지할 수 있음과 동시에, 수신 감도의 열화를 방지할 수 있는 반도체 회로를 얻는 것을 목적으로 한다.
이 발명은 UHF, 마이크로파, 밀리파 등의 고주파대의 신호를 증폭 또는 감쇠하는 반도체 회로에 관한 것이다.
도 1은 종래의 반도체 회로를 도시하는 구성도.
도 2는 종래의 반도체 회로를 도시하는 구성도.
도 3은 이 발명의 실시형태 1에 의한 반도체 회로를 도시하는 구성도.
도 4는 이 발명의 실시형태 2에 의한 반도체 회로를 도시하는 구성도.
도 5는 이 발명의 실시형태 3에 의한 반도체 회로를 도시하는 구성도.
도 6은 이 발명의 실시형태 4에 의한 반도체 회로를 도시하는 구성도.
도 7은 이 발명의 실시형태 4에 의한 반도체 회로를 도시하는 구성도.
도 8은 이 발명의 실시형태 5에 의한 반도체 회로를 도시하는 구성도.
도 9는 이 발명의 실시형태 6에 의한 반도체 회로를 도시하는 구성도.
도 10은 이 발명의 실시형태 7에 의한 반도체 회로를 도시하는 구성도.
도 11은 이 발명의 실시형태 8에 의한 반도체 회로를 도시하는 구성도.
도 12는 이 발명의 실시형태 9에 의한 반도체 회로를 도시하는 구성도.
도 13은 이 발명의 실시형태 10에 의한 반도체 회로를 도시하는 구성도.
이 발명에 관련되는 반도체 회로는 입력 신호의 신호 레벨에 따라서 증폭 수단 또는 감쇠 수단 중 어느 한편에 동작 허가 지령을 발행하도록 한 것이다.
이로써, 입력 신호의 신호 레벨이 높을 경우에는, 증폭 수단의 포화를 방지할 수 있는 한편, 입력 신호의 신호 레벨이 낮을 경우에는, 수신계 잡음의 증대를 회피하여 수신 감도의 열화를 방지할 수 있는 효과가 있다.
또, 송신계에 사용할 경우에는, 송신 출력을 저감할 때, 증폭 수단의 전원을 차단할 수 있기 때문에, 소비 전력을 삭감할 수 있는 효과가 있다.
이 발명에 관련되는 반도체 회로는 입력 신호를 증폭하는 증폭기와, 동작 허가 지령을 받고 있는 상태에서는 단락 상태가 되고, 동작 허가 지령을 받고 있지 않은 상태에서는 개방 상태가 되는 개폐기를 직렬로 접속하도록 한 것이다.
이로써, 입력 신호의 신호 레벨이 규정 레벨보다 높을 경우에는, 증폭기를 회로로부터 분리할 수 있는 효과가 있다.
이 발명에 관련되는 반도체 회로는 입력 신호를 감쇠하는 감쇠기와, 동작 허가 지령을 받고 있는 상태에서는 단락 상태가 되고, 동작 허가 지령을 받고 있지 않은 상태에서는 개방 상태가 되는 개폐기를 직렬로 접속하도록 한 것이다.
이로써, 입력 신호의 신호 레벨이 규정 레벨보다 낮을 경우에는, 감쇠기를 회로로부터 분리할 수 있는 효과가 있다.
이 발명에 관련되는 반도체 회로는 감쇠기의 입력 측과 출력 측에 스위칭용 반도체 소자를 접속하도록 한 것이다.
이로써, 입력 신호의 신호 레벨이 규정 레벨보다 낮을 경우에는, 감쇠기를 회로로부터 분리할 수 있는 효과가 있다.
이 발명에 관련되는 반도체 회로는 증폭 수단을 구성하는 트랜지스터를 단락 상태로 천이하면 스위칭용 반도체 소자를 개방 상태로 천이하고, 그 트랜지스터를 개방 상태로 천이하면 스위칭용 반도체 소자를 단락 상태로 천이하도록 한 것이다.
이로써, 입력 신호의 신호 레벨이 높을 경우에는, 트랜지스터의 포화를 방지할 수 있는 한편, 입력 신호의 신호 레벨이 낮을 경우에는, 수신계 잡음의 증대를 회피하여 수신 감도의 열화를 방지할 수 있는 효과가 있다.
이 발명에 관련되는 반도체 회로는 감쇠기와 입력 측의 스위칭용 반도체 소자 사이에 정합 회로를 접속함과 동시에, 그 감쇠기와 출력 측의 스위칭용 반도체 소자 사이에 정합 회로를 접속하도록 한 것이다.
이로써, 감쇠기 동작 시의 입출력 반사 손실을 저감할 수 있는 효과가 있다.
이 발명에 관련되는 반도체 회로는 감쇠량이 조정 가능한 가변 감쇠기를 사용하여 감쇠 수단을 구성한 것이다.
이로써, 증폭기로부터 출력되는 고주파 신호의 신호 레벨을 조정할 수 있게 되어, 그 결과, 출력 단자에 접속되는 수신기의 다이내믹 레인지가 좁을 경우에도, 수신기의 수신 감도를 확보하면서, 증폭기의 포화를 방지할 수 있는 효과가 있다.
이 발명에 관련되는 반도체 회로는 스위칭용 반도체 소자와 회로 소자의 직렬 회로를 사용하여 감쇠 수단을 구성한 것이다.
이로써, 입력 신호의 신호 레벨이 규정 레벨보다 낮을 경우에는, 고주파 신호의 감쇠를 중지하고, 입력 신호의 신호 레벨이 규정 레벨보다 높을 경우에는, 고주파 신호의 감쇠를 실시할 수 있는 효과가 있다.
이 발명에 관련되는 반도체 회로는 증폭기의 동작 상태를 유지한 채로 스위칭용 반도체 소자를 제어하도록 한 것이다.
이로써, 입력 신호의 신호 레벨이 규정 레벨보다 높을 경우에는, 고주파 신호를 증폭할 수 있는 한편, 입력 신호의 신호 레벨이 규정 레벨보다 낮을 경우에는, 증폭기의 이득을 내려 포화를 방지할 수 있는 효과가 있다.
이 발명에 관련되는 반도체 회로는 입력 측에 스위칭용 반도체 소자가 접속된 T형 감쇠기를 사용하여 감쇠 수단을 구성한 것이다.
이로써, 출력 측의 스위칭용 반도체 소자를 삭제할 수 있음과 동시에, T형 감쇠기를 출력 측의 안정 회로로서 동작시킬 수 있는 효과가 있다.
이 발명에 관련되는 반도체 회로는 입력 측에 스위칭용 반도체 소자가 접속된 π형 감쇠기를 사용하여 감쇠 수단을 구성한 것이다.
이로써, 출력 측의 스위칭용 반도체 소자를 삭제할 수 있음과 동시에, π형 감쇠기를 출력 측의 안정 회로로서 동작시킬 수 있는 효과가 있다.
이 발명에 관련되는 반도체 회로는 T형 감쇠기 또는 π형 감쇠기의 접지 단자와 접지 사이에 콘덴서를 접속함과 동시에, 그 접지 단자로 증폭 수단을 구성하는 트랜지스터의 출력 단자에 직류 전압을 인가하도록 한 것이다.
이로써, 증폭기의 출력 측 바이어스 피드용 콘덴서를 불필요하게 할 수 있기 때문에, 회로의 소형화를 도모할 수 있는 효과가 있다.
(발명을 실시하기 위한 최선의 형태)
이하, 이 발명을 보다 상세하게 설명하기 위해, 이 발명을 실시하기 위한 최선의 형태에 대해서, 첨부 도면에 따라서 설명한다.
(실시형태 1)
도 3은 이 발명의 실시형태 1에 의한 반도체 회로를 도시하는 구성도로, 도면에 있어서, 11은 고주파 신호(입력 신호)를 입력하는 입력 단자, 12는 고주파 신호의 신호 레벨이 규정 레벨보다 높을 경우에는 바이어스 전류(동작 허가 지령)를 가변 감쇠기(13)에만 공급하고, 고주파 신호의 신호 레벨이 규정 레벨보다 낮을 경우에는 바이어스 전류(동작 허가 지령)를 증폭기(14)에만 공급하는 바이어스 제어 회로(제어 수단), 13은 바이어스 제어 회로(12)로부터 바이어스 전류의 공급을 받으면, 고주파 신호를 감쇠하는 가변 감쇠기(감쇠 수단), 14는 바이어스 제어 회로(12)로부터 바이어스 전류의 공급을 받으면, 고주파 신호를 증폭하는 증폭기(증폭 수단), 15는 증폭 또는 감쇠된 고주파 신호를 출력하는 출력 단자이다.
다음으로 동작에 대해서 설명한다.
우선, 반도체 회로를 수신계에 사용할 경우, 입력 단자(11)로부터 입력된 고주파 신호의 신호 레벨이 낮을 때, 가변 감쇠기(13)가 고주파 신호의 감쇠를 실시하면, 수신 감도가 열화하는 불량을 초래한다.
한편, 고주파 신호의 신호 레벨이 높을 때, 증폭기(14)가 고주파 신호를 증폭하면, 증폭기(14)가 포화하는 불량을 초래한다.
그래서, 이 실시형태 1에서는, 입력 단자(11)로부터 고주파 신호가 입력되면, 바이어스 제어 회로(12)가 고주파 신호의 신호 레벨을 규정 레벨과 비교하여, 고주파 신호의 신호 레벨이 규정 레벨보다 낮을 경우에는, 증폭기(14)에 대한 바이어스 전류의 공급은 실시하지만, 가변 감쇠기(13)에 대한 바이어스 전류의 공급은 중지한다.
가변 감쇠기(13)는 바이어스 전류의 공급을 받고 있는 동안은 감쇠량이 XdB의 감쇠기로서 동작하지만, 바이어스 전류의 공급이 중지되면, 도시하지 않은 내부 스위치가 개방 상태가 되기 때문에, 가변 감쇠기(13)가 회로로부터 분리된 상태가 된다.
이로써, 도 3의 회로는 단지 증폭기(14)만이 존재하는 회로와 등가가 되기 때문에, 고주파 신호는 감쇠되지 않고, 신호 레벨이 증폭되어, 수신 감도가 향상한다.
또한, 이 경우, 종래 예와 달리, 가변 감쇠기(13)가 회로로부터 분리된 상태가 되기 때문에, 고주파 신호의 입력에 따라 삽입 손실이 회로에 혼입하는 불량을 회피할 수 있다.
한편, 바이어스 제어 회로(12)는 고주파 신호의 신호 레벨이 규정 레벨보다 높을 경우에는, 가변 감쇠기(13)에 대한 바이어스 전류의 공급은 실시하지만, 증폭기(14)에 대한 바이어스 전류의 공급은 중지한다.
증폭기(14)는 바이어스 전류의 공급을 받고 있는 동안은, 고주파 신호를 증폭하지만, 바이어스 전류의 공급이 중지되면, 도시하지 않은 내부 스위치가 개방 상태가 되기 때문에, 증폭기(14)가 회로로부터 분리된 상태가 된다.
이로써, 도 3의 회로는 단지 가변 감쇠기(13)만이 존재하는 회로와 등가가 되기 때문에, 증폭기(14)의 포화가 방지된다.
단, 이 경우, 가변 감쇠기(13)가 고주파 신호를 감쇠하기 때문에, S/N비가 다소 열화하지만, 증폭기(14)가 포화할 정도로 신호 레벨이 높기 때문에, 수신기로서 필요로 하는 S/N비는 충분히 확보할 수 있다.
이상으로 분명하듯이, 이 실시형태 1에 의하면, 고주파 신호의 신호 레벨에 따라서 증폭기(14) 또는 가변 감쇠기(13) 중 어느 한편에 바이어스 전류를 공급하 도록 구성했기 때문에, 증폭기(14)의 포화를 방지할 수 있음과 동시에, 수신 감도의 열화를 방지할 수 있는 효과를 낸다.
또한, 이 실시형태 1에서는, 반도체 회로를 수신계에 사용한 경우에 대해서 설명했지만, 송신계에 사용하도록 해도 된다.
이 경우, 증폭기(14)의 출력 측 손실이 적기 때문에 출력 전력의 저감이 적고, 또한, 출력 전력이 저감한 경우에 송신계에서 소비되는 직류 전력을 저감할 수 있는 효과를 낸다.
또, 이 실시형태 1에서는, 증폭기의 단수 등에 대해서는 특별히 언급하고 있지 않지만, 1단의 증폭기여도, 2단 이상의 증폭기여도 된다. 예를 들면, 병렬로 접속된 다수의 증폭기열(밸런스형 증폭기)이어도 된다.
덧붙여 말하면, 증폭기(14)의 입출력 회로에 있어서, 어느 한편의 회로의 손실 증가가 허용될 경우에는, 허용되는 측의 가변 감쇠기(13)의 임피던스는 반드시 개방이 될 필요는 없다. 단, 손실이 허용되지 않는 측의 가변 감쇠기(13)의 임피던스는 개방으로 할 필요가 있다.
(실시형태 2)
도 4는 이 발명의 실시형태 2에 의한 반도체 회로를 도시하는 구성도로, 도면에 있어서, 도 3과 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
16, 17은 바이어스 제어 회로(12)로부터 바이어스 전류의 공급을 받고 있는 상태에서는 단락 상태가 되고, 바이어스 제어 회로(12)로부터 바이어스 전류의 공급을 받고 있지 않는 상태에서는 개방 상태가 되는 스위치(개폐기), 18은 고주파 신호를 감쇠하는 T형 감쇠기이다.
다음으로 동작에 대해서 설명한다.
기본적인 동작은 상기 실시형태 1과 동일하지만, 이 실시형태 2에서는, 바이어스 제어 회로(12)로부터 바이어스 전류의 공급을 받으면, 스위치(16), (17)가 단락 상태가 되기 때문에, T형 감쇠기(18)가 고주파 신호의 감쇠를 실시한다.
한편, 바이어스 제어 회로(12)로부터 바이어스 전류의 공급을 받고 있지 않는 상태에서는, 스위치(16), (17)가 개방 상태가 되기 때문에, T형 감쇠기(18)는 회로로부터 분리되어, 고주파 신호의 감쇠를 중지한다.
증폭기(14)의 동작은 상기 실시형태 1과 동일하기 때문에 설명을 생략한다.
(실시형태 3)
도 5는 이 발명의 실시형태 3에 의한 반도체 회로를 도시하는 구성도로, 도면에 있어서, 도 4와 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
19는 스위치(스위칭용 반도체 소자)(16)의 바이어스 저항, 20은 게이트 전압의 변화에 따라서 접속 상태가 변화하는 스위치(16)의 스위치용 FET, 21은 스위치(스위칭용 반도체 소자)(17)의 바이어스 저항, 22는 게이트 전압의 변화에 따라서 접속 상태가 변화하는 스위치(17)의 스위치용 FET, 23 내지 25는 바이어스 피드용 인덕터, 26은 증폭기용 FET(트랜지스터), 27은 증폭기(14)의 임피던스를 입력 측 임피던스에 합치는 정합 회로, 28은 증폭기(14)의 임피던스를 출력 측 임피던스에 합치는 정합 회로, 29, 30은 DC 컷용 콘덴서, 31은 셀프 바이어스 저항이다.
다음으로 동작에 대해서 설명한다.
우선, 증폭기용 FET(26)의 게이트 전압은 바이어스 피드용 인덕터(23)에 의해 0V로 설정되고, 증폭기용 FET(26)의 소스 전압은 셀프 바이어스 저항(31)에 흐르는 전류에 의해 정전압으로 설정된다.
따라서, 바이어스 피드용 인덕터(24)를 개재시켜 증폭기용 FET(26)의 드레인 단자에 정전압을 인가하면, 증폭기용 FET(26)는 고주파 신호의 증폭 동작을 개시한다.
한편, 증폭기용 FET(26)의 드레인 전압을 0V로 하면, 증폭기용 FET(26)에 전류가 흐르지 않고, 증폭기용 FET(26)의 임피던스는 무한대가 되어, 증폭기용 FET(26)가 회로로부터 분리된 상태와 등가가 된다.
이로써, 상기 실시형태 1 등과 동일한 효과를 낼 수 있지만, 증폭기(14)의 입출력 회로에 있어서, 어느 한편의 회로 손실 증가가 허용될 경우에는, 손실이 허용되는 측의 가변 감쇠기(13)의 임피던스는 반드시 개방이 될 필요는 없어, 이 경우는 스위치(16), (17) 중 어느 한편을 생략할 수 있다. 단, 손실이 허용되지 않는 측의 가변 감쇠기(13)의 임피던스는 반드시 개방이 될 필요가 있기 때문에, 다른쪽 스위치는 생략할 수 없다.
또한, 여기서는, 감쇠기로서 T형 감쇠기(18)를 사용한 경우를 나타냈지만, 다른 구성의 감쇠기(예를 들면, π형 감쇠기)라도 되며, 같은 효과를 낼 수 있다.
또, 스위치(16), (17)도 직렬 장하 FET를 사용한 경우를 나타냈지만, 직병렬 장하형 등의 다른 회로 구성이라도 되며, 또, pin 다이오드 등의 FET 이외의 스위칭 디바이스를 사용해도 같은 효과를 낸다.
(실시형태 4)
상기 실시형태 3에서는, 증폭기(14)의 입출력 단자 사이에 가변 감쇠기(13)를 접속하는 것에 대해서 도시했지만, 도 6에 도시하는 바와 같이, 증폭기용 FET(26)의 게이트-드레인 사이에 가변 감쇠기(13)를 접속하도록 해도 된다.
즉, 증폭기(14)의 입출력 단자 사이에 가변 감쇠기(13)를 접속할 경우, 증폭기(14)의 정합 회로(27), (28)의 회로 치수가 증폭기용 FET(26)의 바이어스 회로나 가변 감쇠기(13)와 비교하여 크기 때문에 IC화가 어렵고, 또, 입력 신호의 주파수가 높을 경우, 비동작 시에 증폭기(14)의 입출력 임피던스가 개방이라 간주하기 힘든 경우가 있다.
이에 대해, 증폭기용 FET(26)의 게이트-드레인 사이에 가변 감쇠기(13)를 접속할 경우, 정합 회로(27), (28)를 IC의 외부 부착 회로로 할 수 있기 때문에, 회로 치수가 소형이 되어 IC화가 용이해된다.
또, 증폭기용 FET(26) 단체 쪽이, 증폭기(14)에 비하여, 비동작 시의 임피던스가 개방에 가깝기 때문에, 비동작 시에 있어서, 가변 감쇠기(13)에 주는 영향을 저감할 수 있다.
단, 통상, 동작 시의 증폭기용 FET(26)의 입출력 임피던스는 증폭기(14)나 가변 감쇠기(13) 등의 입출력 임피던스에 비해 높기 때문에, 비동작 시의 가변 감쇠기(13)의 영향을 받기 쉬운 문제가 있다.
또한, 증폭기용 FET(26)의 입출력 회로에 있어서, 어느 한편의 회로의 손실 증가가 허용될 경우에는, 손실이 허용되는 측의 가변 감쇠기(13)의 임피던스는 반드시 개방이 될 필요는 없고, 이 경우는 스위치(16), (17) 중 어느 한편을 생략할 수 있다. 단, 손실이 허용되지 않는 측의 가변 감쇠기(13)의 임피던스는 반드시 개방이 될 필요가 있기 때문에, 다른쪽 스위치는 생략할 수 없다.
또, 증폭기용 FET(26)의 입출력 회로에 있어서, 도 7에 도시하는 바와 같이, 어느 한쪽 회로에 관해서, 정합 회로의 바깥 측에 가변 감쇠기(13)를 접속해도 되며, 같은 효과를 낼 수 있다.
(실시형태 5)
도 8은 이 발명의 실시형태 5에 의한 반도체 회로를 도시하는 구성도로, 도면에 있어서, 도 5와 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
32는 고주파 신호를 감쇠하는 π형 감쇠기, 33은 가변 감쇠기(13)의 임피던스를 입력 측 임피던스에 합치는 정합 회로, 34는 가변 감쇠기(13)의 임피던스를 출력 측 임피던스에 합치는 정합 회로이다.
다음으로 동작에 대해서 설명한다.
기본적인 동작은 상기 실시형태 3 등과 동일하지만, 이 실시형태 5에서는, T형 감쇠기(18) 대신에 π형 감쇠기(32)을 접속하여, 정합 회로(33), (34)가 접속되어 있는 점에서 틀리다.
T형 감쇠기(18)가 π형 감쇠기(32)로 치환되어도, 특성, 동작적으로는 완전히 등가이지만, 주파수가 높을 경우, 스위치(16), (17)가 단락 상태가 되어 증폭기(14)이 비동작 상태가 될 때(가변 감쇠기(13)는 동작 상태), 증폭기(14)의 입출력 임피던스가 개방으로 간주할 수 없게 되는 경우가 있다.
그래서, 이 실시형태 5에서는, 증폭기(14)의 영향을 제거하기 위해, 정합 회로(33), (34)를 접속함으로서, 가변 감쇠기(13)의 임피던스를 입출력 측 임피던스에 합쳐서, 가변 감쇠기(13)의 동작 시 입출력 반사를 저감하도록 하고 있다.
또한, 스위치(16), (17)가 개방 상태가 되어 가변 감쇠기(13)가 비동작 상태가 되는 경우에 있어서, 정합 회로(33), (34)의 유무는 증폭기(14)의 동작에 영향을 주지 않는다.
(실시형태 6)
도 9는 이 발명의 실시형태 6에 의한 반도체 회로를 도시하는 구성도로, 도면에 있어서, 도 5와 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
35는 감쇠량이 조정 가능한 브릿지 T형 가변 감쇠기이다.
다음으로 동작에 대해서 설명한다.
상기 실시형태 3 등에서는, 감쇠량이 XdB로 고정된 T형 감쇠기(18)를 사용할 경우에 대해서 도시했지만, 이 실시형태 6에서는, 가변 감쇠기(13)의 동작 시에, 감쇠량을 조정할 수 있는 브릿지 T형 가변 감쇠기(35)를 사용하고 있는 점에 있어서 틀리다.
이로써, 출력 단자(15)로부터 출력되는 고주파 신호의 신호 레벨을 조정할 수 있게 되어, 그 결과, 출력 단자(15)에 접속되는 수신기의 다이내믹 레인지가 좁을 경우에도, 수신기의 수신 감도를 확보하면서, 증폭기(14)의 포화를 방지할 수 있는 효과가 있다.
또한, 여기서는, 브릿지 T형 가변 감쇠기(35)를 사용하여 가변 감쇠기(13)를 구성하는 것에 대해서 도시했지만, 다른 가변 감쇠기라도 되며, 동일한 효과를 낼 수 있다.
또, 감쇠량을 무한대로 하여 입출력 임피던스가 개방이 되는 가변 감쇠기의 경우, 가변 감쇠기의 입출력에 접속되는 스위치(16), (17)를 생략할 수 있다. 입출력 임피던스가 단락인 경우도, 스위치(16), (17)를 생략할 수 있지만, 외부로부터의 임피던스를 개방이라고 간주할 수 있도록, 1/4 파장의 선로를 입출력에 접속할 필요가 있다.
(실시형태 7)
상기 실시형태 3 등에서는, 스위치(16)나 T형 감쇠기(18) 등을 사용하여 가변 감쇠기(13)를 구성하는 것에 대해서 도시했지만, 도 10에 도시하는 바와 같이, 스위치(16)만을 사용하여 가변 감쇠기(13)를 구성하도록 해도 된다.
즉, 스위치(16)를 개방하면, 증폭기(14)만의 회로와 등가가 되어, 스위치(16)를 단락하면, 증폭기(14)는 회로로부터 분리되어, 이득 0dB의 슬롯 회로와 등가가 된다. 이 상태에서는, 후단에 접속되는 수신기의 포화를 방지할 수 있다.
또한, 여기서는, 고주파 신호가 입력되었을 때, 고려해야 할 회로 소자로, 직렬로 접속되어 있는 것은, 스위치(16)만 이지만 DC컷용 콘덴서(30)의 임피던스는 주파수가 높을 때는 대략 0이 된다. 다른 회로 소자를 접속해도 된다. 예를들면, 스위치(16)에 저항을 직렬로 접속할 경우에는, 그 저항치가 입출력 임피던스에 비해 충분히 낮을 때, 감쇠기로 간주할 수 있다.
(실시형태 8)
도 11은 이 발명의 실시형태 8에 의한 반도체 회로를 도시하는 구성도로, 도면에 있어서, 도 10과 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
36은 증폭기용 FET(26)의 피드백 저항, 37은 전원 단자이다.
다음으로 동작에 대해서 설명한다.
기본적인 동작은 상기 실시형태 7과 동일하지만, 스위치(16)의 출력 측에 피드백 저항(36)이 접속되어, 증폭기용 FET(26)의 드레인 단자에 전원 단자(37)가 접속되어 있는 점에서 틀리다.
즉, 상기 실시형태 7에서는, 증폭기용 FET(26)의 드레인 단자는 바이어스 제어 회로(12)로부터 전력 공급을 받고 있었지만, 이 실시형태 8에서는, 전원 단자(39)에 접속된 도시하지 않은 전원으로부터 상시 전력 공급을 받아, 증폭기용 FET(26)는 상시 동작 상태로 유지되고 있다.
그리고, 스위치(16)가 개방되면, 증폭기(14)의 입력 회로에서는 스위치(16)를 개방 회로라 간주된다. 또, 증폭기(14)의 출력 회로에서는 선단이 개방된 피드백 저항(36)이 접속되어 있듯이 보이지만, 이것은 단순한 개방 회로와 등가이다.
따라서, 이 경우는 증폭기(14)만의 회로와 등가이며, 수신 감도의 열화를 초래하지 않는다.
한편, 스위치(16)가 단락되면, 증폭기용 FET(26)의 게이트-드레인 사이에 피드백 저항(36)이 접속되어 있다고 간주할 수 있다.
따라서, 이 경우는 피드백 저항(36)에 의해, 증폭기용 FET(26)에 부귀한이 걸리기 때문에, 증폭기(14)의 이득이 내려가, 포화하기 어려워진다.
(실시형태 9)
상기 실시형태 3 등에서는, T형 감쇠기(18)의 입력 측에 스위치(16)를 접속하고, T형 감쇠기(18)의 출력 측에 스위치(17)를 접속하는 것에 대해서 도시했지만, 도 12에 도시하는 바와 같이, 스위치(17)를 삭제하도록 해도 된다.
즉, 상기 실시형태 3 등에서는, 증폭기(14)의 동작 시에 출력 회로의 손실이 발생하지 않도록, 출력 회로에 병렬로 접속되어 있는 스위치(17)를 개방하도록 했었다.
그러나, 증폭기(14)의 이득이 충분히 있을 경우는, 출력 회로의 손실은 수신 감도 상, 특별히 문제가 되지 않는다.
그래서, 이 실시형태 9에서는, 이러한 관점에서 스위치(17)를 삭제하도록 한 것이지만, 스위치(17)를 삭제할 경우, 증폭기(14)의 출력 측에서는, T형 감쇠기(18)가 병렬로 접속되어 있듯이 보이기 때문에 손실이 다소 생기지만, 스위치수를 삭감할 수 있기 때문에, 회로 치수를 축소할 수 있는 이점이 있다.
또, 증폭기(14)의 출력 회로에 병렬로 접속되는 T형 감쇠기(18)는 출력 측의 안정 회로로서 동작하는 가운데, 정합 회로의 일부로서도 활용할 수 있다. 또, 상기 실시형태 3 등에서는, 증폭기(14)의 출력 단자에 접속되어 있는 바이어스 피드용 인덕터(25)도 삭제할 수 있기 때문에, 더욱 회로의 소형화를 도모할 수 있다.
(실시형태 10)
상기 실시형태 9에서는, T형 감쇠기(18)를 사용하여 가변 감쇠기(13)를 구성하는 것에 대해서 도시했지만, 도 13에 도시하는 바와 같이, T형 감쇠기(18) 대신에 π형 감쇠기(32)를 접속함과 동시에, DC 컷용 콘덴서(38), (39)를 접속하여, 증폭기용 FET(26)의 드레인 단자에 π형 감쇠기(32)를 개재시켜 전력을 공급하도록 해도 된다.
즉, T형 감쇠기(18)를 π형 감쇠기(32)에 치환하는 점은 동작상 차이는 없지만, 이들 회로 변경에 의해, DC 컷용 콘덴서(39)와 π형 감쇠기(32)의 병렬 저항의 접속 단자는 고주파적으로는 접지하고 있지만, 직류적으로는 증폭기용 FET(26)의 드레인 단자에 접속되어 있는 상태가 된다.
따라서, 이 실시형태(10)에 의하면, 그 접속 단자로부터 증폭기용 FET(26)의 드레인 단자에 전력을 공급할 수 있기 때문에, 바이어스 피드용 인덕터(25)도 삭제할 수 있어, 회로의 소형화를 도모할 수 있다.
또한, 여기서는, 감쇠기로서 π형 감쇠기(32)를 사용한 경우를 도시했지만, T형 감쇠기(18)여도 같은 효과를 낼 수 있다.
또, T형 또는 π형 가변 감쇠기, 브릿지 T형 가변 감쇠기라도 같은 효과를 낼 수 있다.
더욱이, 증폭기(14)의 입출력 사이에 π형 감쇠기(32) 등을 접속하는 것이 아니라, 증폭기용 FET(26)의 게이트-드레인에 π형 감쇠기(32) 등을 접속하도록 해도 되며, 같은 효과를 낼 수 있다.
이상과 같이, 이 발명에 관련되는 반도체 회로는 이동체 통신과 같이, 수신할 고주파 신호의 신호 레벨이 크게 변동하는 시스템에 있어서 유효하다.
또, 고주파 신호의 선형성이 필요시되는 시스템에서는, 증폭기의 비선형성 문제를 피할 수 있는 점에서 특히 유효해진다.

Claims (12)

  1. 동작 허가 지령을 받으면 입력 신호를 증폭하는 증폭 수단과, 상기 증폭 수단과 병렬로 접속되어, 동작 허가 지령을 받으면 입력 신호를 감쇠하는 감쇠 수단과, 입력 신호의 신호 레벨에 따라서 상기 증폭 수단 또는 감쇠 수단 중 어느 한편에 동작 허가 지령을 발행하는 제어 수단을 구비한 반도체 회로.
  2. 제 1 항에 있어서, 입력 신호를 증폭하는 증폭기와, 상기 증폭기와 직렬로 접속되어, 동작 허가 지령을 받고 있는 상태에서는 단락 상태가 되고, 동작 허가 지령을 받고 있지 않은 상태에서는 개방 상태가 되는 개폐기를 사용하여 증폭 수단을 구성하는 것을 특징으로 하는 반도체 회로.
  3. 제 1 항에 있어서, 입력 신호를 감쇠하는 감쇠기와, 상기 감쇠기와 직렬로 접속되어, 동작 허가 지령을 받고 있는 상태에서는 단락 상태가 되고, 동작 허가 지령을 받고 있지 않은 상태에서는 개방 상태가 되는 개폐기를 사용하여 감쇠 수단을 구성하는 것을 특징으로 하는 반도체 회로.
  4. 제 3 항에 있어서, 감쇠기의 입력 측과 출력 측에 스위칭용 반도체 소자를 접속하는 것을 특징으로 하는 반도체 회로.
  5. 제 4 항에 있어서, 트랜지스터를 사용하여 증폭 수단을 구성하며, 제어 수단은 그 트랜지스터를 단락 상태로 천이하면 스위칭용 반도체 소자를 개방 상태로 천이하고, 그 트랜지스터를 개방 상태로 천이하면 스위칭용 반도체 소자를 단락 상태로 천이 하는 것을 특징으로 하는 반도체 회로.
  6. 제 4 항에 있어서, 감쇠기와 입력 측 스위칭용 반도체 소자 사이에 정합 회로를 접속함과 동시에, 그 감쇠기와 출력 측 스위칭용 반도체 소자 사이에 정합 회로를 접속하는 것을 특징으로 하는 반도체 회로.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 감쇠량이 조정 가능한 가변 감쇠기를 사용하여 감쇠 수단을 구성하는 것을 특징으로 하는 반도체 회로.
  8. 제 1 항 또는 제 2 항에 있어서, 스위칭용 반도체 소자와 회로 소자의 직렬 회로를 사용하여 감쇠 수단을 구성하는 것을 특징으로 하는 반도체 회로.
  9. 제 8 항에 있어서, 제어 수단은 증폭기의 동작 상태를 유지한 채로 스위칭용 반도체 소자를 제어하는 것을 특징으로 하는 반도체 회로
  10. 제 3 항에 있어서, 입력 측에 스위칭용 반도체 소자가 접속된 T형 감쇠기를 사용하여 감쇠 수단을 구성하는 것을 특징으로 하는 반도체 회로.
  11. 제 3 항에 있어서, 입력 측에 스위칭용 반도체 소자가 접속된 π형 감쇠기를 사용하여 감쇠 수단을 구성하는 것을 특징으로 하는 반도체 회로.
  12. 제 10 항 또는 제 11 항에 있어서, T형 감쇠기 또는 π형 감쇠기의 접지 단자와 접지 사이에 콘덴서를 접속함과 동시에, 그 접지 단자로 증폭 수단을 구성하는 트랜지스터의 출력 단자에 직류 전압을 인가하는 것을 특징으로 하는 반도체 회로.
KR1020007000336A 1998-05-14 1998-05-14 반도체 회로 KR20010021773A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/002137 WO1999059243A1 (fr) 1998-05-14 1998-05-14 Circuit a semi-conducteur

Publications (1)

Publication Number Publication Date
KR20010021773A true KR20010021773A (ko) 2001-03-15

Family

ID=14208203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007000336A KR20010021773A (ko) 1998-05-14 1998-05-14 반도체 회로

Country Status (4)

Country Link
US (1) US6201441B1 (ko)
EP (1) EP0998033A4 (ko)
KR (1) KR20010021773A (ko)
WO (1) WO1999059243A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522195B2 (en) * 2000-12-07 2003-02-18 Motorola, Inc. Low noise amplifier having bypass circuitry
JP2002217648A (ja) * 2001-01-17 2002-08-02 New Japan Radio Co Ltd バイパス回路内蔵型増幅器
US6614303B2 (en) * 2001-08-17 2003-09-02 Nokia Mobile Phones, Ltd. Signal dependent current controlled amplifier and method of performing same
DE10208483B4 (de) * 2002-02-27 2007-09-13 Siemens Ag Puls-Echo-Gerät mit Verstärkereinrichtung mit wählbarer aktiver oder passiver Betriebsweise
CN100413210C (zh) * 2003-07-08 2008-08-20 松下电器产业株式会社 调制电路设备、调制方法和无线电通信设备
US7680477B2 (en) * 2004-09-03 2010-03-16 Texas Instruments Incorporated Integrated radio frequency filters for multiband transceivers
JPWO2006095416A1 (ja) * 2005-03-09 2008-08-14 富士通株式会社 減衰器を備えた高周波増幅器
US8032097B2 (en) 2006-02-03 2011-10-04 Quantance, Inc. Amplitude error de-glitching circuit and method of operating
US7933570B2 (en) 2006-02-03 2011-04-26 Quantance, Inc. Power amplifier controller circuit
CN101401261B (zh) 2006-02-03 2012-11-21 匡坦斯公司 功率放大器控制器电路
US7761065B2 (en) 2006-02-03 2010-07-20 Quantance, Inc. RF power amplifier controller circuit with compensation for output impedance mismatch
US7917106B2 (en) 2006-02-03 2011-03-29 Quantance, Inc. RF power amplifier controller circuit including calibrated phase control loop
US7869542B2 (en) 2006-02-03 2011-01-11 Quantance, Inc. Phase error de-glitching circuit and method of operating
US8095090B2 (en) 2006-02-03 2012-01-10 Quantance, Inc. RF power amplifier controller circuit
JP4676365B2 (ja) * 2006-03-20 2011-04-27 新日本無線株式会社 利得切換増幅器
JP2007295146A (ja) * 2006-04-24 2007-11-08 Niigata Seimitsu Kk 自動利得制御回路および低雑音増幅回路
TWI382676B (zh) * 2007-12-28 2013-01-11 Ind Tech Res Inst 協調性可調式濾波裝置及之無線通訊前端電路
JP5141389B2 (ja) * 2008-06-12 2013-02-13 三菱電機株式会社 電力増幅器
US10439576B2 (en) 2016-11-10 2019-10-08 Skyworks Solutions, Inc. High-linearity variable gain amplifier with bypass path
US10554188B2 (en) * 2016-11-11 2020-02-04 Skyworks Solutions, Inc. Transient output suppression in an amplifier
US10256921B2 (en) 2016-11-11 2019-04-09 Skyworks Solutions, Inc. Reducing impedance discontinuities on a shared medium
US10396737B2 (en) 2016-11-11 2019-08-27 Skyworks Solutions, Inc. Wide dynamic range amplifier system
WO2018159428A1 (ja) * 2017-03-01 2018-09-07 株式会社村田製作所 増幅回路
CN213403006U (zh) * 2020-11-12 2021-06-08 Oppo广东移动通信有限公司 射频系统和客户前置设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245304A (ja) 1984-05-21 1985-12-05 Toshiba Corp プログラマブル・レジスタ
JPS6223629A (ja) 1985-07-24 1987-01-31 Nec Corp 受信機
US4881047A (en) * 1988-06-20 1989-11-14 Waller Jr James K Automatic gain expansion system
JPH03198512A (ja) * 1989-12-27 1991-08-29 Mitsubishi Electric Corp 高周波増幅器
JPH0828620B2 (ja) 1991-01-22 1996-03-21 日本電信電話株式会社 可変利得増幅器
DE59107736D1 (de) 1991-08-24 1996-05-30 Itt Ind Gmbh Deutsche Monolithisch integrierter Differenzverstärker mit digitaler Verstärkungseinstellung
JP3131931B2 (ja) * 1992-03-13 2001-02-05 日本電信電話株式会社 高周波高出力増幅装置
US5311143A (en) * 1992-07-02 1994-05-10 Motorola, Inc. RF amplifier bias control method and apparatus
JPH06152287A (ja) 1992-11-10 1994-05-31 Sanyo Electric Co Ltd 信号レベル検知回路
JPH07273598A (ja) 1994-03-29 1995-10-20 Nec Eng Ltd 可変減衰装置
JPH0832395A (ja) * 1994-07-11 1996-02-02 Shimada Phys & Chem Ind Co Ltd 可変減衰器
JPH0823295A (ja) 1994-07-11 1996-01-23 Nippon Avionics Co Ltd 作業情報送受信システム
JPH0879116A (ja) * 1994-09-09 1996-03-22 Toshiba Corp 利得切り替え回路及びこれを用いた無線装置
US5722061A (en) * 1994-12-16 1998-02-24 Qualcomm Incorporated Method and apparatus for increasing receiver immunity to interference
JP3573849B2 (ja) 1995-11-10 2004-10-06 富士通株式会社 増幅回路
JPH09148852A (ja) * 1995-11-24 1997-06-06 Matsushita Electric Ind Co Ltd 送信出力可変装置
SE9601619L (sv) * 1996-04-29 1997-10-30 Radio Design Innovation Tj Ab Anordning med sändarkombinerare
US5923215A (en) * 1996-06-13 1999-07-13 The Whitaker Corporation Linearized amplifier
KR100271650B1 (ko) * 1998-04-16 2000-11-15 김영환 곱셈기와 부궤환을 이용한 자동이득 제어 회로

Also Published As

Publication number Publication date
US6201441B1 (en) 2001-03-13
EP0998033A1 (en) 2000-05-03
EP0998033A4 (en) 2004-07-07
WO1999059243A1 (fr) 1999-11-18

Similar Documents

Publication Publication Date Title
KR20010021773A (ko) 반도체 회로
KR100816217B1 (ko) 이득 가변형 증폭기
US5994963A (en) Amplifier circuit and multistage amplifier circuit
US6215355B1 (en) Constant impedance for switchable amplifier with power control
US7675359B2 (en) Switch-around low noise amplifier
KR101216562B1 (ko) 검출회로와 그것을 사용한 반도체장치
US7495514B2 (en) Low noise amplifier
KR19980018540A (ko) 고주파 증폭기
US6600377B2 (en) Gain control amplifier
KR20030090484A (ko) 증폭장치
US20030058041A1 (en) Variable gain amplifier
KR100471157B1 (ko) 증폭기능을 구비한 안테나 스위칭 모듈
US20080143442A1 (en) Electrical Circuit
KR100425757B1 (ko) 가변이득증폭기
KR960016811B1 (ko) 오디오 장치가 스위치 온 및 오프될 때 발생하는 잡음을 방지하는 회로
WO2005109627A1 (en) Amplifier bias enhancement technique
JP2000101456A (ja) 無線送信装置
JP4410990B2 (ja) 減衰器
JP3970454B2 (ja) 高周波アイソレーションアンプ
KR100354166B1 (ko) 저잡음 증폭 장치
US5338989A (en) Microwave integrated circuit
JPH10126215A (ja) 可変減衰装置
JPH11136046A (ja) マイクロ波増幅器
Yang et al. The S-band Low Noise Amplifier with Direct-through Selection Structure
KR100371026B1 (ko) 이득 제어 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application