JPH0832395A - 可変減衰器 - Google Patents
可変減衰器Info
- Publication number
- JPH0832395A JPH0832395A JP6158998A JP15899894A JPH0832395A JP H0832395 A JPH0832395 A JP H0832395A JP 6158998 A JP6158998 A JP 6158998A JP 15899894 A JP15899894 A JP 15899894A JP H0832395 A JPH0832395 A JP H0832395A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- attenuator
- variable attenuator
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Attenuators (AREA)
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【目的】 回路構成を簡略化し得る構成の可変減衰器を
提供する。 【構成】 複数の抵抗減衰器ユニットのうち、少なくと
も２つの抵抗減衰器ユニット７Ａ，７Ｂの入出力部のイ
ンピーダンスＺを√２・Ｚo、減衰量をＡ［ｄＢ］、Ｂ
［ｄＢ］に設定するとともに、これら２つの抵抗減衰器
ユニット７Ａ，７Ｂを含む第１経路と第２経路の一方又
は双方を同時に導通させる制御回路（図示量略）を設
け、双方の経路が同時に導通したときは２つの抵抗減衰
器ユニット７Ａ，７Ｂによる合成減衰量Ｃ［ｄＢ］を高
周波信号に与える構成とし、抵抗減衰器及びその入出力
部の信号切換器３，４の数を減らした。
提供する。 【構成】 複数の抵抗減衰器ユニットのうち、少なくと
も２つの抵抗減衰器ユニット７Ａ，７Ｂの入出力部のイ
ンピーダンスＺを√２・Ｚo、減衰量をＡ［ｄＢ］、Ｂ
［ｄＢ］に設定するとともに、これら２つの抵抗減衰器
ユニット７Ａ，７Ｂを含む第１経路と第２経路の一方又
は双方を同時に導通させる制御回路（図示量略）を設
け、双方の経路が同時に導通したときは２つの抵抗減衰
器ユニット７Ａ，７Ｂによる合成減衰量Ｃ［ｄＢ］を高
周波信号に与える構成とし、抵抗減衰器及びその入出力
部の信号切換器３，４の数を減らした。
Description
【０００１】
【産業上の利用分野】本発明は、ＵＨＦ帯、マイクロ波
帯、ミリ波帯の高周波用途において、送信機の出力制
御、あるいは受信機の受信電力制御に用いる可変減衰器
に関する。
帯、ミリ波帯の高周波用途において、送信機の出力制
御、あるいは受信機の受信電力制御に用いる可変減衰器
に関する。
【０００２】
【従来の技術】図１２は、例えばマイクロ波帯において
使用される従来の可変減衰器の原理図であり、符号１は
信号入力端、２は信号出力端、３，４は単極多投切換器
（ＳＰＭＴ切換器）である。これらＳＰＭＴ切換器３，
４は、ゲート端子に印加される制御電圧によりその入出
力端子間を導通又は遮断する半導体素子、例えばＦＥＴ
（電界効果トランジスタ、以下同じ）を含んで構成され
る。
使用される従来の可変減衰器の原理図であり、符号１は
信号入力端、２は信号出力端、３，４は単極多投切換器
（ＳＰＭＴ切換器）である。これらＳＰＭＴ切換器３，
４は、ゲート端子に印加される制御電圧によりその入出
力端子間を導通又は遮断する半導体素子、例えばＦＥＴ
（電界効果トランジスタ、以下同じ）を含んで構成され
る。
【０００３】５Ａ〜５Ｃはそれぞれ減衰量がＡ［ｄ
Ｂ］、Ｂ［ｄＢ］、Ｃ［ｄＢ］の抵抗減衰器ユニットで
あり、その入出力部のインピーダンスＺは、高周波入出
力端１，２における特性インピーダンスＺo（接続され
るネットワークの特性インピーダンス、以下同じ）と同
一値に設定されている。これら抵抗減衰器ユニット５Ａ
〜５Ｃには、例えば図１３（ａ）に示すようないわゆる
π型の抵抗減衰器ユニットや同（ｂ）に示すようなＴ型
の抵抗減衰器ユニットが用いられる。
Ｂ］、Ｂ［ｄＢ］、Ｃ［ｄＢ］の抵抗減衰器ユニットで
あり、その入出力部のインピーダンスＺは、高周波入出
力端１，２における特性インピーダンスＺo（接続され
るネットワークの特性インピーダンス、以下同じ）と同
一値に設定されている。これら抵抗減衰器ユニット５Ａ
〜５Ｃには、例えば図１３（ａ）に示すようないわゆる
π型の抵抗減衰器ユニットや同（ｂ）に示すようなＴ型
の抵抗減衰器ユニットが用いられる。
【０００４】π型抵抗減衰器ユニットの減衰量ＡＴＴ
（π）と各抵抗値Ｒ1，Ｒ2、及び、Ｔ型抵抗減衰器ユニ
ットの減衰量ＡＴＴ（Ｔ）と各抵抗値Ｒ3，Ｒ4の関係を
下記(1)〜(4)式に示す。なお、各抵抗値Ｒ1〜Ｒ4は、そ
れぞれ特性インピーダンスＺoで正規化した正規化抵抗
値である。
（π）と各抵抗値Ｒ1，Ｒ2、及び、Ｔ型抵抗減衰器ユニ
ットの減衰量ＡＴＴ（Ｔ）と各抵抗値Ｒ3，Ｒ4の関係を
下記(1)〜(4)式に示す。なお、各抵抗値Ｒ1〜Ｒ4は、そ
れぞれ特性インピーダンスＺoで正規化した正規化抵抗
値である。
【０００５】
【数１】 ＡＴＴ（π）＝２０ｌｏｇ｛（Ｒ2−１）／（Ｒ2＋１）｝・・・(1) Ｒ1＝２・Ｒ2／（Ｒ2 2−１） ・・・(2) ＡＴＴ（Ｔ）＝２０ｌｏｇ｛（１＋Ｒ3）／（１−Ｒ3）｝・・・(3) Ｒ4＝（１−Ｒ3 2）／２・Ｒ3 ・・・(4)
【０００６】動作時には、抵抗減衰器ユニット５Ａを含
む経路を第１経路、抵抗減衰器ユニット５Ｂを含む経路
を第２経路、抵抗減衰器ユニット５Ｃを含む経路を第３
経路と規定し、ＳＰＭＴ切換器３，４を所望の経路に切
り換えることにより３種類の減衰量Ａ［ｄＢ］、Ｂ［ｄ
Ｂ］、Ｃ［ｄＢ］を任意に選択する。なお、実際の応用
場面においては、減衰量は上記３種類に限定されず、種
々の減衰量を用意することができ、その切換原理は上述
の場合と全く同様となる。
む経路を第１経路、抵抗減衰器ユニット５Ｂを含む経路
を第２経路、抵抗減衰器ユニット５Ｃを含む経路を第３
経路と規定し、ＳＰＭＴ切換器３，４を所望の経路に切
り換えることにより３種類の減衰量Ａ［ｄＢ］、Ｂ［ｄ
Ｂ］、Ｃ［ｄＢ］を任意に選択する。なお、実際の応用
場面においては、減衰量は上記３種類に限定されず、種
々の減衰量を用意することができ、その切換原理は上述
の場合と全く同様となる。
【０００７】図１４は、上記原理図に対応する可変減衰
器の具体的な回路構成図であり、入力側のＳＰＭＴ切換
器３を構成するＦＥＴ３０Ａ〜３０Ｃのドレイン端子Ｄ
がそれぞれ高周波入力端１に接続され、出力側のＳＰＭ
Ｔ切換器４を構成するＦＥＴ４０Ａ〜４０Ｃのドレイン
端子Ｄが高周波出力端２に接続されている。また、各Ｆ
ＥＴのソース端子Ｃが抵抗減衰器５０Ａ〜５０Ｃの入出
力端子に接続され、各ゲート端子ＧはコンデンサＣGを
介して高周波的に短絡され、またコンデンサＣGとの接
続点には、上記制御電圧を印加するための制御電圧入力
端３１Ａ〜３１Ｃ，４１Ａ〜４１Ｃが、それぞれ高周波
阻止用のインダクタＬGを介して配置されている。
器の具体的な回路構成図であり、入力側のＳＰＭＴ切換
器３を構成するＦＥＴ３０Ａ〜３０Ｃのドレイン端子Ｄ
がそれぞれ高周波入力端１に接続され、出力側のＳＰＭ
Ｔ切換器４を構成するＦＥＴ４０Ａ〜４０Ｃのドレイン
端子Ｄが高周波出力端２に接続されている。また、各Ｆ
ＥＴのソース端子Ｃが抵抗減衰器５０Ａ〜５０Ｃの入出
力端子に接続され、各ゲート端子ＧはコンデンサＣGを
介して高周波的に短絡され、またコンデンサＣGとの接
続点には、上記制御電圧を印加するための制御電圧入力
端３１Ａ〜３１Ｃ，４１Ａ〜４１Ｃが、それぞれ高周波
阻止用のインダクタＬGを介して配置されている。
【０００８】制御電圧には、例えば当該ＦＥＴのゲート
ピンチオフ電圧と同程度の負極性電圧及び０Ｖの電圧を
選択的に用いる。例えば、第１経路に属する制御電圧入
力端３１Ａ、４１Ａに０Ｖ、他の経路に属する制御電圧
入力端に上記負極性電圧を印加すると、ＦＥＴ３０Ａ，
４０Ａのドレイン−ソース間チャネル抵抗は、上記特性
インピーダンスＺoよりも十分小さくなる。一方、他の
ＦＥＴのチャネル内には空乏層が拡がり、極めて大きな
抵抗値を呈する。その結果、信号入力端１に導かれるマ
イクロ波は、抵抗減衰器ユニット５０Ａを含む第１経路
のみを通過し、他の経路は遮断状態となる。つまり、信
号入力端１と信号出力端２との間の減衰量はＡ［ｄＢ］
となる。
ピンチオフ電圧と同程度の負極性電圧及び０Ｖの電圧を
選択的に用いる。例えば、第１経路に属する制御電圧入
力端３１Ａ、４１Ａに０Ｖ、他の経路に属する制御電圧
入力端に上記負極性電圧を印加すると、ＦＥＴ３０Ａ，
４０Ａのドレイン−ソース間チャネル抵抗は、上記特性
インピーダンスＺoよりも十分小さくなる。一方、他の
ＦＥＴのチャネル内には空乏層が拡がり、極めて大きな
抵抗値を呈する。その結果、信号入力端１に導かれるマ
イクロ波は、抵抗減衰器ユニット５０Ａを含む第１経路
のみを通過し、他の経路は遮断状態となる。つまり、信
号入力端１と信号出力端２との間の減衰量はＡ［ｄＢ］
となる。
【０００９】この減衰量をＢ［ｄＢ］に切り換えるとき
は、第２経路に属する制御電圧入力端３１Ｂ，４１Ｂに
０Ｖの電圧、他の経路に属する制御電圧入力端に上記負
極性電圧を印加して抵抗減衰器ユニット５０Ｂを含む第
２経路のみを通過状態にする。減衰量をＣ［ｄＢ］に切
り換える場合も同様の操作によって実現する。なお、Ｓ
ＰＭＴ切換器６，４を構成する半導体素子としては、上
述のＦＥＴのほか、ＰＩＮダイオード等も使用される。
は、第２経路に属する制御電圧入力端３１Ｂ，４１Ｂに
０Ｖの電圧、他の経路に属する制御電圧入力端に上記負
極性電圧を印加して抵抗減衰器ユニット５０Ｂを含む第
２経路のみを通過状態にする。減衰量をＣ［ｄＢ］に切
り換える場合も同様の操作によって実現する。なお、Ｓ
ＰＭＴ切換器６，４を構成する半導体素子としては、上
述のＦＥＴのほか、ＰＩＮダイオード等も使用される。
【００１０】図１５は、抵抗減衰器ユニットを挿入した
経路と無減衰の経路とを切換える可変減衰器の原理図で
あり、（ａ）はいわゆるπ型の抵抗減衰器ユニット５を
使用した場合、（ｂ）はＴ型の抵抗減衰器ユニット５’
を使用した場合の例である。なお、図１２の原理図と同
一機能の部品には同一符号を付している。このような構
成の可変減衰器では、所定減衰量の抵抗減衰器ユニット
５（又は５’）と無損失の伝送線路６とをＳＰＭＴ切換
器（図示の例では、単極双投切換器：ＳＰＤＴ切換器）
３，４により選択的に切り換えてマイクロ波を通過させ
る。
経路と無減衰の経路とを切換える可変減衰器の原理図で
あり、（ａ）はいわゆるπ型の抵抗減衰器ユニット５を
使用した場合、（ｂ）はＴ型の抵抗減衰器ユニット５’
を使用した場合の例である。なお、図１２の原理図と同
一機能の部品には同一符号を付している。このような構
成の可変減衰器では、所定減衰量の抵抗減衰器ユニット
５（又は５’）と無損失の伝送線路６とをＳＰＭＴ切換
器（図示の例では、単極双投切換器：ＳＰＤＴ切換器）
３，４により選択的に切り換えてマイクロ波を通過させ
る。
【００１１】図１６は上記原理図に対応する可変減衰器
の具体的な回路構成図であり、信号入力端１と信号出力
端２との間に、直流阻止用コンデンサＣDを挿入接続す
るとともに、ＦＥＴ３２Ａ，４２Ａ、直流阻止用コンデ
ンサＣS、抵抗減衰器ユニット５１を含む第１経路、Ｆ
ＥＴ３２Ｂ，４２Ｂ、直流阻止用コンデンサＣSを含む
第２経路を形成している。各ＦＥＴのゲート端子Ｇはコ
ンデンサＣGを介して高周波的に短絡され、またコンデ
ンサＣGとの接続点には、上述の負極性電圧と０Ｖの制
御電圧を選択的に印加するための制御電圧入力端３２
Ａ，３３Ｂ，４２Ａ〜４２Ｂが、それぞれ高周波阻止用
のインダクタＬGを介して配置されている。
の具体的な回路構成図であり、信号入力端１と信号出力
端２との間に、直流阻止用コンデンサＣDを挿入接続す
るとともに、ＦＥＴ３２Ａ，４２Ａ、直流阻止用コンデ
ンサＣS、抵抗減衰器ユニット５１を含む第１経路、Ｆ
ＥＴ３２Ｂ，４２Ｂ、直流阻止用コンデンサＣSを含む
第２経路を形成している。各ＦＥＴのゲート端子Ｇはコ
ンデンサＣGを介して高周波的に短絡され、またコンデ
ンサＣGとの接続点には、上述の負極性電圧と０Ｖの制
御電圧を選択的に印加するための制御電圧入力端３２
Ａ，３３Ｂ，４２Ａ〜４２Ｂが、それぞれ高周波阻止用
のインダクタＬGを介して配置されている。
【００１２】上記回路構成において、例えば、第１経路
に属する制御電圧入力端３３Ａ、４３Ａに０Ｖ、第２経
路に属する制御電圧入力端３３Ｂ，４３Ｂに上記負極性
電圧を印加すると、ＦＥＴ３２Ａ，４２Ａのドレイン−
ソース間チャネル抵抗は、特性インピーダンスＺoより
も十分小さくなる。このとき、他方のＦＥＴ３２Ｂ，４
２Ｂのチャネル内には空乏層が拡がり、極めて大きな抵
抗値を呈する。その結果、第２経路は遮断され、信号入
力端１に導かれるマイクロ波は、第１経路のみを通過
し、抵抗減衰器ユニット５１で減衰されて信号出力端２
に至る。経路を切り換えるときは、各制御電圧入力端に
印加する制御電圧のレベルを逆にする。このような可変
減衰器は、図１６のように単独で使用されるほか、図１
７に示すように、多段縦続して複数種類の減衰量が得ら
れるステップ減衰器としても使用される。
に属する制御電圧入力端３３Ａ、４３Ａに０Ｖ、第２経
路に属する制御電圧入力端３３Ｂ，４３Ｂに上記負極性
電圧を印加すると、ＦＥＴ３２Ａ，４２Ａのドレイン−
ソース間チャネル抵抗は、特性インピーダンスＺoより
も十分小さくなる。このとき、他方のＦＥＴ３２Ｂ，４
２Ｂのチャネル内には空乏層が拡がり、極めて大きな抵
抗値を呈する。その結果、第２経路は遮断され、信号入
力端１に導かれるマイクロ波は、第１経路のみを通過
し、抵抗減衰器ユニット５１で減衰されて信号出力端２
に至る。経路を切り換えるときは、各制御電圧入力端に
印加する制御電圧のレベルを逆にする。このような可変
減衰器は、図１６のように単独で使用されるほか、図１
７に示すように、多段縦続して複数種類の減衰量が得ら
れるステップ減衰器としても使用される。
【００１３】
【発明が解決しようとする課題】上述のように、種々の
構成の可変減衰器が高周波帯において使用されている
が、従来の可変減衰器には、下記のような解決すべき課
題が残されていた。 （１）図１４の構成の可変減衰器では、ＳＰＭＴ切換器
を構成するＦＥＴ等の半導体素子が、可変する減衰量の
種類の倍数だけ必要となるので、信号切換器の構成、ひ
いては可変減衰器自体の回路構成が複雑となり、サイズ
が大型化するとともに製造コストが上昇する。 （２）また、図１４の構成において、最小減衰量は、抵
抗減衰器ユニット５Ａ〜５Ｃを伝送線路に置き換えた経
路の挿入損失で決まるが、上述の第１〜第３経路には、
信号切換器を構成するＦＥＴが常に２個含まれるので挿
入損失が大きく、無駄な電力消費が避けられない。 （３）一方、図１６の構成の可変減衰器でも、経路切換
に用いる信号切換器としてのＦＥＴが１減衰量当り４個
必要となるので、図１４の場合同様、複雑な回路構成と
なり、特に、図１７のようなステップ減衰器として使用
する場合には、段数の４倍のＦＥＴが必要となるので、
回路規模が非常に大きくなる。 （４）更に、信号切換器として上述のようにＦＥＴを用
いる場合、その入出力端子間の導通又は遮断は、０Ｖ及
び負極性電圧を選択的にゲート端子に印加することによ
り行われる。そのため、負極性電圧を出力する電源回路
が別途必要となり、この回路の消費電力及びコストが問
題となる。 本発明は、かかる課題を解決し、従来品と同一機能を保
持しつつ回路構成を簡略化し得る構成の可変減衰器を提
供することを目的とする。
構成の可変減衰器が高周波帯において使用されている
が、従来の可変減衰器には、下記のような解決すべき課
題が残されていた。 （１）図１４の構成の可変減衰器では、ＳＰＭＴ切換器
を構成するＦＥＴ等の半導体素子が、可変する減衰量の
種類の倍数だけ必要となるので、信号切換器の構成、ひ
いては可変減衰器自体の回路構成が複雑となり、サイズ
が大型化するとともに製造コストが上昇する。 （２）また、図１４の構成において、最小減衰量は、抵
抗減衰器ユニット５Ａ〜５Ｃを伝送線路に置き換えた経
路の挿入損失で決まるが、上述の第１〜第３経路には、
信号切換器を構成するＦＥＴが常に２個含まれるので挿
入損失が大きく、無駄な電力消費が避けられない。 （３）一方、図１６の構成の可変減衰器でも、経路切換
に用いる信号切換器としてのＦＥＴが１減衰量当り４個
必要となるので、図１４の場合同様、複雑な回路構成と
なり、特に、図１７のようなステップ減衰器として使用
する場合には、段数の４倍のＦＥＴが必要となるので、
回路規模が非常に大きくなる。 （４）更に、信号切換器として上述のようにＦＥＴを用
いる場合、その入出力端子間の導通又は遮断は、０Ｖ及
び負極性電圧を選択的にゲート端子に印加することによ
り行われる。そのため、負極性電圧を出力する電源回路
が別途必要となり、この回路の消費電力及びコストが問
題となる。 本発明は、かかる課題を解決し、従来品と同一機能を保
持しつつ回路構成を簡略化し得る構成の可変減衰器を提
供することを目的とする。
【００１４】
【課題を解決するための手段及び作用】上記目的を達成
する第１発明の可変減衰器は、複数の抵抗減衰器ユニッ
トを、特性インピーダンスＺoの線路と整合する信号入
力端及び信号出力端に対して並列配置するとともに、各
抵抗減衰器ユニットの入力部と前記信号入力端、及び、
各抵抗減衰器ユニットの出力部と前記信号出力端の間
に、信号の導通又は遮断を切り換える信号切換器を各々
接続し、導通状態の前記信号切換器と抵抗減衰器ユニッ
トとを含む経路を前記信号入力端に導かれた高周波信号
が選択的に通過する構成の可変減衰器において、前記複
数の抵抗減衰器ユニットのうち、少なくとも２つの抵抗
減衰器ユニットの入出力部のインピーダンスＺを√２・
Ｚoに設定するとともに、これら２つの抵抗減衰器ユニ
ットのいずれかを含む第１経路と第２経路の一方又は双
方を同時に導通させる信号切換器制御手段を設け、双方
の経路が同時に導通したときは２つの抵抗減衰器ユニッ
トによる合成減衰量を前記高周波信号に与える構成とし
たことを特徴とする。
する第１発明の可変減衰器は、複数の抵抗減衰器ユニッ
トを、特性インピーダンスＺoの線路と整合する信号入
力端及び信号出力端に対して並列配置するとともに、各
抵抗減衰器ユニットの入力部と前記信号入力端、及び、
各抵抗減衰器ユニットの出力部と前記信号出力端の間
に、信号の導通又は遮断を切り換える信号切換器を各々
接続し、導通状態の前記信号切換器と抵抗減衰器ユニッ
トとを含む経路を前記信号入力端に導かれた高周波信号
が選択的に通過する構成の可変減衰器において、前記複
数の抵抗減衰器ユニットのうち、少なくとも２つの抵抗
減衰器ユニットの入出力部のインピーダンスＺを√２・
Ｚoに設定するとともに、これら２つの抵抗減衰器ユニ
ットのいずれかを含む第１経路と第２経路の一方又は双
方を同時に導通させる信号切換器制御手段を設け、双方
の経路が同時に導通したときは２つの抵抗減衰器ユニッ
トによる合成減衰量を前記高周波信号に与える構成とし
たことを特徴とする。
【００１５】図１は、上記第１発明の原理図であり、便
宜上、減衰量がＡ［ｄＢ］，Ｂ［ｄＢ］の２つの抵抗減
衰器ユニット７Ａ，７Ｂを並列に接続した例を示してい
る。図中、符号７Ｃは、実体としては存在しないが、抵
抗減衰器ユニット７Ａ，７Ｂの並列合成の結果新たに生
ずる減衰量Ｃ［ｄＢ］を表している。信号切換器３，４
も、実際には単極双投切換器（ＳＰＤＴ切換器）である
が、その機能は、図示のごとく単極３投切換器（ＳＰ３
Ｔ切換器）相当となる。このような構成では、信号切換
器３，４において第１の抵抗減衰器ユニット７Ａを選択
し、減衰量Ａ［ｄＢ］を得たときの電圧反射係数は（√
２−１）／（√２＋１）となり、実用上は殆ど問題とな
らない値となる。また、信号切換器３，４が第２の抵抗
減衰器ユニット７Ｂを選択し、減衰量Ｂ［ｄＢ］を得た
ときの電圧反射係数は、（√２−１）／（√２＋１）と
なり、この値も実用上は問題とはならない。更に、第１
及び第２の抵抗減衰器ユニット７Ａ，７Ｂを選択して減
衰量Ｃ［ｄＢ］を得たときのインピーダンスＺは、図示
の如くＺo／√２となるが、この場合の電圧反射係数は
上記の場合と同様となり、相変わらず実用上問題となら
ず、安定に動作する。従って、３種類の減衰量を得るた
めの抵抗減衰器ユニット及び信号切換器が２経路分で足
り、回路構成が簡略化される。
宜上、減衰量がＡ［ｄＢ］，Ｂ［ｄＢ］の２つの抵抗減
衰器ユニット７Ａ，７Ｂを並列に接続した例を示してい
る。図中、符号７Ｃは、実体としては存在しないが、抵
抗減衰器ユニット７Ａ，７Ｂの並列合成の結果新たに生
ずる減衰量Ｃ［ｄＢ］を表している。信号切換器３，４
も、実際には単極双投切換器（ＳＰＤＴ切換器）である
が、その機能は、図示のごとく単極３投切換器（ＳＰ３
Ｔ切換器）相当となる。このような構成では、信号切換
器３，４において第１の抵抗減衰器ユニット７Ａを選択
し、減衰量Ａ［ｄＢ］を得たときの電圧反射係数は（√
２−１）／（√２＋１）となり、実用上は殆ど問題とな
らない値となる。また、信号切換器３，４が第２の抵抗
減衰器ユニット７Ｂを選択し、減衰量Ｂ［ｄＢ］を得た
ときの電圧反射係数は、（√２−１）／（√２＋１）と
なり、この値も実用上は問題とはならない。更に、第１
及び第２の抵抗減衰器ユニット７Ａ，７Ｂを選択して減
衰量Ｃ［ｄＢ］を得たときのインピーダンスＺは、図示
の如くＺo／√２となるが、この場合の電圧反射係数は
上記の場合と同様となり、相変わらず実用上問題となら
ず、安定に動作する。従って、３種類の減衰量を得るた
めの抵抗減衰器ユニット及び信号切換器が２経路分で足
り、回路構成が簡略化される。
【００１６】次に、図２を参照して第１の抵抗減衰器ユ
ニット７Ａと第２の抵抗減衰器ユニット７Ｂとによる合
成減衰量の求め方を説明する。マトリクスＦ1とＦ2は、
２つの抵抗減衰器ユニット７Ａ，７ＢのＦマトリクスで
あり、これら抵抗減衰器ユニット７Ａ，７Ｂを並列接続
したときのＦマトリクスがＦoとなる。このマトリクス
Ｆoより求められる合成減衰量ＡＴＴ0［ｄＢ］は、下記
(5)式のようになる。
ニット７Ａと第２の抵抗減衰器ユニット７Ｂとによる合
成減衰量の求め方を説明する。マトリクスＦ1とＦ2は、
２つの抵抗減衰器ユニット７Ａ，７ＢのＦマトリクスで
あり、これら抵抗減衰器ユニット７Ａ，７Ｂを並列接続
したときのＦマトリクスがＦoとなる。このマトリクス
Ｆoより求められる合成減衰量ＡＴＴ0［ｄＢ］は、下記
(5)式のようになる。
【００１７】
【数２】 ＡＴＴ0＝２０ｌｏｇ｛２／（Ａo＋Ｂo＋Ｃo＋Ｄo）｝［ｄＢ］・・・(5)
【００１８】また、第２発明の可変減衰器は、図３に示
すように、第１発明の可変減衰器において、更に、信号
入力端１と信号出力端２とを特性インピーダンスがＺo
の線路６で接続して高周波信号が無減衰で通過する第３
経路を付加するとともに、該線路６に信号切換器、例え
ば半導体素子を挿入接続したことを特徴とする。このよ
うな構成では、上記線路６の１部に１つの信号切換器を
設けるだけで無減衰の経路を付加することができる。
すように、第１発明の可変減衰器において、更に、信号
入力端１と信号出力端２とを特性インピーダンスがＺo
の線路６で接続して高周波信号が無減衰で通過する第３
経路を付加するとともに、該線路６に信号切換器、例え
ば半導体素子を挿入接続したことを特徴とする。このよ
うな構成では、上記線路６の１部に１つの信号切換器を
設けるだけで無減衰の経路を付加することができる。
【００１９】また、第３発明に係る可変減衰器は、図４
に示すように、高周波信号が通過する信号入出力端１，
２間の線路を、所定減衰量の第１線路と無減衰の第２線
路のいずれか一方に切り換えるいわゆるπ型構造の可変
減衰器であり、前記線路に挿入接続された第１の負荷
（図示の例では抵抗器）Ｒ1と、この第１の負荷Ｒ1の両
端と接地線とを結ぶ線路に各々挿入接続された第２及び
第３の負荷Ｒ2と、前記線路より導かれた高周波信号の
導通又は遮断を切り換える第１乃至第３の信号切換器
８，９Ａ，９Ｂとを有し、第１の信号切換器８は、第１
の負荷Ｒ1と並列に接続され、第２及び第３の信号切換
器９Ａ，９Ｂは、各々第２及び第３の負荷Ｒ2と直列に
接続されて第１の信号切換器８が遮断のときに導通し、
第１の信号切換器８が導通のときに遮断する構成とした
ことを特徴とする。これにより、信号入力端１に導かれ
た高周波信号が、前者の場合には、前記(1)式及び(2)式
の関係式より求まる減衰量で減衰され、後者の場合に
は、無減衰で信号出力端２に至る。
に示すように、高周波信号が通過する信号入出力端１，
２間の線路を、所定減衰量の第１線路と無減衰の第２線
路のいずれか一方に切り換えるいわゆるπ型構造の可変
減衰器であり、前記線路に挿入接続された第１の負荷
（図示の例では抵抗器）Ｒ1と、この第１の負荷Ｒ1の両
端と接地線とを結ぶ線路に各々挿入接続された第２及び
第３の負荷Ｒ2と、前記線路より導かれた高周波信号の
導通又は遮断を切り換える第１乃至第３の信号切換器
８，９Ａ，９Ｂとを有し、第１の信号切換器８は、第１
の負荷Ｒ1と並列に接続され、第２及び第３の信号切換
器９Ａ，９Ｂは、各々第２及び第３の負荷Ｒ2と直列に
接続されて第１の信号切換器８が遮断のときに導通し、
第１の信号切換器８が導通のときに遮断する構成とした
ことを特徴とする。これにより、信号入力端１に導かれ
た高周波信号が、前者の場合には、前記(1)式及び(2)式
の関係式より求まる減衰量で減衰され、後者の場合に
は、無減衰で信号出力端２に至る。
【００２０】第４発明に係る可変減衰器は、図５に示す
ように、高周波信号が通過する信号入出力端１，２間の
線路を、所定減衰量の第１線路と無減衰の第２線路のい
ずれか一方に切り換えるＴ型構造の可変減衰器であり、
前記線路に直列に挿入接続された第１及び第２の負荷Ｒ
3と、これら第１及び第２の負荷Ｒ3の接続部と接地線と
を結ぶ線路に挿入接続された第３の負荷Ｒ4と、前記線
路より導かれた高周波信号の導通又は遮断を切り換える
第１乃至第３の信号切換器８Ａ，８Ｂ，９とを有し、第
１及び第２の信号切換器８Ａ，８Ｂは、各々第１及び第
２の負荷Ｒ3と並列に接続され、第３の信号切換器９
は、第３の負荷Ｒ4と直列に接続されて第１及び第２の
信号切換器８Ａ，８Ｂが共に遮断のときに導通し該第１
及び第２の信号切換器８Ａ，８Ｂが共に導通のときに遮
断する構成であることを特徴とする。これにより、信号
入力端１に導かれた高周波信号が、前者の場合には、前
記(3)式及び(4)式の関係式より求まる減衰量で減衰さ
れ、後者の場合には、無減衰で信号出力端２に至る。
ように、高周波信号が通過する信号入出力端１，２間の
線路を、所定減衰量の第１線路と無減衰の第２線路のい
ずれか一方に切り換えるＴ型構造の可変減衰器であり、
前記線路に直列に挿入接続された第１及び第２の負荷Ｒ
3と、これら第１及び第２の負荷Ｒ3の接続部と接地線と
を結ぶ線路に挿入接続された第３の負荷Ｒ4と、前記線
路より導かれた高周波信号の導通又は遮断を切り換える
第１乃至第３の信号切換器８Ａ，８Ｂ，９とを有し、第
１及び第２の信号切換器８Ａ，８Ｂは、各々第１及び第
２の負荷Ｒ3と並列に接続され、第３の信号切換器９
は、第３の負荷Ｒ4と直列に接続されて第１及び第２の
信号切換器８Ａ，８Ｂが共に遮断のときに導通し該第１
及び第２の信号切換器８Ａ，８Ｂが共に導通のときに遮
断する構成であることを特徴とする。これにより、信号
入力端１に導かれた高周波信号が、前者の場合には、前
記(3)式及び(4)式の関係式より求まる減衰量で減衰さ
れ、後者の場合には、無減衰で信号出力端２に至る。
【００２１】なお、上記第１乃至第４発明の可変減衰器
において、信号切換器３，４，８，８Ａ，８Ｂ，９，９
Ａ，９Ｂは、例えばそのゲート端子に二値レベルの直流
電圧を選択的に印加して前記高周波信号が通過する入出
力端子間を導通又は遮断する半導体素子を含み、前記入
力端子又は出力端子に所定レベルの第１の直流電圧、例
えば３Ｖの正極性電圧を印加するとともに、前記ゲート
端子に前記第１の直流電圧と同極性且つ同レベルの第２
の直流電圧（３Ｖ）及びゼロレベルの第３の直流電圧
（０Ｖ）を選択的に印加する構成であるものとする。こ
のような構成では、ゲート端子に３Ｖを印加すると、ゲ
ート端子と入出力端子との間の電位差が無くなり、チャ
ネルの空乏層が小さくなるので、入出力端子間は導通状
態となる。他方、ゲート端子に０Ｖを印加すると、ゲー
ト端子は入出力端子よりも相対的に３Ｖ低くなり、チャ
ネルの空乏層が拡がって入出力端子間は遮断状態とな
る。このように、同一極性の電圧のみで信号の導通／遮
断が可能になる。
において、信号切換器３，４，８，８Ａ，８Ｂ，９，９
Ａ，９Ｂは、例えばそのゲート端子に二値レベルの直流
電圧を選択的に印加して前記高周波信号が通過する入出
力端子間を導通又は遮断する半導体素子を含み、前記入
力端子又は出力端子に所定レベルの第１の直流電圧、例
えば３Ｖの正極性電圧を印加するとともに、前記ゲート
端子に前記第１の直流電圧と同極性且つ同レベルの第２
の直流電圧（３Ｖ）及びゼロレベルの第３の直流電圧
（０Ｖ）を選択的に印加する構成であるものとする。こ
のような構成では、ゲート端子に３Ｖを印加すると、ゲ
ート端子と入出力端子との間の電位差が無くなり、チャ
ネルの空乏層が小さくなるので、入出力端子間は導通状
態となる。他方、ゲート端子に０Ｖを印加すると、ゲー
ト端子は入出力端子よりも相対的に３Ｖ低くなり、チャ
ネルの空乏層が拡がって入出力端子間は遮断状態とな
る。このように、同一極性の電圧のみで信号の導通／遮
断が可能になる。
【００２２】
【実施例】次に、図面を参照して本発明の実施例を詳細
に説明する。なお、本発明は、従来の可変減衰器を改良
したものなので、従来技術を示す図１２〜図１６と同一
構成要素については同一符号を付して説明する。 （第１実施例）図６は、第１発明に係る可変減衰器の一
実施例であり、マイクロ波帯で使用する可変減衰器の具
体的な回路構成図を示す。図中、符号１は信号入力端、
２は信号出力端であり、これに連なる外部回路あるいは
ネットワークの特性インピーダンスＺoに対して整合が
とられている。
に説明する。なお、本発明は、従来の可変減衰器を改良
したものなので、従来技術を示す図１２〜図１６と同一
構成要素については同一符号を付して説明する。 （第１実施例）図６は、第１発明に係る可変減衰器の一
実施例であり、マイクロ波帯で使用する可変減衰器の具
体的な回路構成図を示す。図中、符号１は信号入力端、
２は信号出力端であり、これに連なる外部回路あるいは
ネットワークの特性インピーダンスＺoに対して整合が
とられている。
【００２３】７０Ａ，７０Ｂは、図１に示した抵抗減衰
器ユニット７Ａ，７Ｂの具体例を示すＴ型の抵抗減衰器
ユニットで、その減衰量はそれぞれＡ［ｄＢ］，Ｂ［ｄ
Ｂ］であり、入出力部のインピーダンスＺは、各々√２
・Ｚoにて整合がとられている。３０Ａ，３０Ｂ，４０
Ａ，４０Ｂは、図１のＳＰＤＴ切換器３，４を構成する
ＦＥＴであり、そのソース端子Ｓには直流阻止用コンデ
ンサＣS、ドレイン端子Ｄには直流阻止用コンデンサＣD
がそれぞれ接続されている。また、ゲート端子Ｇには高
周波短絡用コンデンサＣGが接続され、このコンデンサ
ＣGとゲート端子Ｇとの接続点には高周波阻止用のイン
ダクタＬGを介して制御電圧印加端３１Ａ、３１Ｂ，４
１Ａ，４１Ｂが配置されている。なお、インダクタＬG
に代えて、高周波を阻止し得る値の高抵抗を用いること
もできる。
器ユニット７Ａ，７Ｂの具体例を示すＴ型の抵抗減衰器
ユニットで、その減衰量はそれぞれＡ［ｄＢ］，Ｂ［ｄ
Ｂ］であり、入出力部のインピーダンスＺは、各々√２
・Ｚoにて整合がとられている。３０Ａ，３０Ｂ，４０
Ａ，４０Ｂは、図１のＳＰＤＴ切換器３，４を構成する
ＦＥＴであり、そのソース端子Ｓには直流阻止用コンデ
ンサＣS、ドレイン端子Ｄには直流阻止用コンデンサＣD
がそれぞれ接続されている。また、ゲート端子Ｇには高
周波短絡用コンデンサＣGが接続され、このコンデンサ
ＣGとゲート端子Ｇとの接続点には高周波阻止用のイン
ダクタＬGを介して制御電圧印加端３１Ａ、３１Ｂ，４
１Ａ，４１Ｂが配置されている。なお、インダクタＬG
に代えて、高周波を阻止し得る値の高抵抗を用いること
もできる。
【００２４】上記構成の可変減衰器において、各ＦＥＴ
３０Ａ，３０Ｂ，４０Ａ，４０Ｂの制御電圧と導通／遮
断の切換動作との関係は従来技術で説明しているのでこ
こでは省略する。本実施例では、ＦＥＴ３０Ａと抵抗減
衰器ユニット７０ＡとＦＥＴ４０Ａを含む径路を第１径
路、ＦＥＴ３０Ｂと抵抗減衰器ユニット７０ＢとＦＥＴ
４０Ｂを含む径路を第２径路とする。各ＦＥＴの導通／
遮断切換により第１径路あるいは第２径路を選択し、所
定の減衰量Ａ［ｄＢ］あるいはＢ［ｄＢ］を得る点は従
来技術と同様であるが、本実施例では、図示を省略した
制御電圧発生回路（信号切換器制御手段）で第１径路と
第２径路を同時に通過状態となるようにＦＥＴを駆動す
る。これにより、第１径路と第２径路が信号入出力端
１，２に対して並列接続となり、(3)式に示す減衰量が
得られる。このときのＶＳＷＲはいずれの場合も√２と
なり、実用上全く問題の無い値となる。従って、抵抗減
衰器ユニットとその両端のＦＥＴを２組設けることで３
種類の減衰量が得られ、可変減衰器の回路規模の縮小を
図ることができる。
３０Ａ，３０Ｂ，４０Ａ，４０Ｂの制御電圧と導通／遮
断の切換動作との関係は従来技術で説明しているのでこ
こでは省略する。本実施例では、ＦＥＴ３０Ａと抵抗減
衰器ユニット７０ＡとＦＥＴ４０Ａを含む径路を第１径
路、ＦＥＴ３０Ｂと抵抗減衰器ユニット７０ＢとＦＥＴ
４０Ｂを含む径路を第２径路とする。各ＦＥＴの導通／
遮断切換により第１径路あるいは第２径路を選択し、所
定の減衰量Ａ［ｄＢ］あるいはＢ［ｄＢ］を得る点は従
来技術と同様であるが、本実施例では、図示を省略した
制御電圧発生回路（信号切換器制御手段）で第１径路と
第２径路を同時に通過状態となるようにＦＥＴを駆動す
る。これにより、第１径路と第２径路が信号入出力端
１，２に対して並列接続となり、(3)式に示す減衰量が
得られる。このときのＶＳＷＲはいずれの場合も√２と
なり、実用上全く問題の無い値となる。従って、抵抗減
衰器ユニットとその両端のＦＥＴを２組設けることで３
種類の減衰量が得られ、可変減衰器の回路規模の縮小を
図ることができる。
【００２５】（第２実施例）図７は、第２発明に係る可
変減衰器の一実施例の回路構成図であり、上記第１実施
例の構成に、更に、無損失モードを付加した点に特徴が
ある。符号７０Ａ，７０Ｂは、第１実施例と同じ抵抗減
衰器ユニットである。図７において、特性インピーダン
スＺoの線路に挿入されたＦＥＴ６０Ａとその制御電圧
印加端６１Ａ以外は、第１実施例と同様なのでその説明
を省略する。
変減衰器の一実施例の回路構成図であり、上記第１実施
例の構成に、更に、無損失モードを付加した点に特徴が
ある。符号７０Ａ，７０Ｂは、第１実施例と同じ抵抗減
衰器ユニットである。図７において、特性インピーダン
スＺoの線路に挿入されたＦＥＴ６０Ａとその制御電圧
印加端６１Ａ以外は、第１実施例と同様なのでその説明
を省略する。
【００２６】本実施例では、ＦＥＴ６０Ａを含む経路を
第３径路とし、この径路が無損失モードに相当すること
を説明する。ＦＥＴ６０Ａのソース端子Ｓとドレイン端
子Ｄ間の電位差はゼロなので、制御電圧印加端６１Ａに
０Ｖを印加すると、ドレイン−ソース間チャネル抵抗は
特性インピーダンスＺoに対して十分小さくなり、この
径路はマイクロ波が通過できる状態となる。このとき、
他の経路に属する制御電圧印加端３１Ａ，３１Ｂ，４１
Ａ，４１Ｂに、ゲートピンチオフ電圧と同程度の負極性
電圧を印加すれば、これら他の経路のＦＥＴのドレイン
−ソース間チャネル内に空乏層が発生し、チャネル抵抗
は特性インピーダンスＺoの２０倍以上となり、信号切
換器としては遮断状態となる。このため、マイクロ波の
殆どは第３の径路を通過する。
第３径路とし、この径路が無損失モードに相当すること
を説明する。ＦＥＴ６０Ａのソース端子Ｓとドレイン端
子Ｄ間の電位差はゼロなので、制御電圧印加端６１Ａに
０Ｖを印加すると、ドレイン−ソース間チャネル抵抗は
特性インピーダンスＺoに対して十分小さくなり、この
径路はマイクロ波が通過できる状態となる。このとき、
他の経路に属する制御電圧印加端３１Ａ，３１Ｂ，４１
Ａ，４１Ｂに、ゲートピンチオフ電圧と同程度の負極性
電圧を印加すれば、これら他の経路のＦＥＴのドレイン
−ソース間チャネル内に空乏層が発生し、チャネル抵抗
は特性インピーダンスＺoの２０倍以上となり、信号切
換器としては遮断状態となる。このため、マイクロ波の
殆どは第３の径路を通過する。
【００２７】なお、このとき、全く無損失で通過するこ
とが理想であるが、実際はチャネル抵抗による損失、径
路の不整合による若干の損失などが生じ、無損失とはな
らない。このときの減衰量を最小減衰量と呼ぶ。最小減
衰量以外の減衰量Ａ［ｄＢ］、Ｂ［ｄＢ］及びＣ［ｄ
Ｂ］の実現は、前述の第１実施例と同じであり、このと
きのＦＥＴ６０Ａの制御電圧印加端６１Ａに印加する制
御電圧は、負極性電圧である。このように、この実施例
によれば、最小減衰量を低減して無駄な電力消費を無く
すための経路に使用するＦＥＴの個数を減らすことがで
き、可変減衰器の回路規模を縮小することができる。
とが理想であるが、実際はチャネル抵抗による損失、径
路の不整合による若干の損失などが生じ、無損失とはな
らない。このときの減衰量を最小減衰量と呼ぶ。最小減
衰量以外の減衰量Ａ［ｄＢ］、Ｂ［ｄＢ］及びＣ［ｄ
Ｂ］の実現は、前述の第１実施例と同じであり、このと
きのＦＥＴ６０Ａの制御電圧印加端６１Ａに印加する制
御電圧は、負極性電圧である。このように、この実施例
によれば、最小減衰量を低減して無駄な電力消費を無く
すための経路に使用するＦＥＴの個数を減らすことがで
き、可変減衰器の回路規模を縮小することができる。
【００２８】（第３実施例）上記最小減衰量を含む可変
減衰器の応用例となる第３実施例の構成を図８に示す。
図８の可変減衰器は、１．５［ＧＨz］付近で試作した
最小減衰量が約１［ｄＢ］で、その他は、三つの抵抗減
衰器ユニット７０Ｃ，７０Ｄ，７０Ｅで、４［ｄＢ］、
８［ｄＢ］、１２［ｄＢ］、１６［ｄＢ］及び２０［ｄ
Ｂ］の５種類の減衰量を選択できる可変減衰器の例であ
る。
減衰器の応用例となる第３実施例の構成を図８に示す。
図８の可変減衰器は、１．５［ＧＨz］付近で試作した
最小減衰量が約１［ｄＢ］で、その他は、三つの抵抗減
衰器ユニット７０Ｃ，７０Ｄ，７０Ｅで、４［ｄＢ］、
８［ｄＢ］、１２［ｄＢ］、１６［ｄＢ］及び２０［ｄ
Ｂ］の５種類の減衰量を選択できる可変減衰器の例であ
る。
【００２９】このうち、４［ｄＢ］、１２［ｄＢ］、２
０［ｄＢ］は、前述のＦＥＴの導通／遮断の切換動作に
より、各々の減衰量の径路を直接選択する。また、減衰
量８［ｄＢ］は、減衰量４［ｄＢ］の径路と減衰量１２
［ｄＢ］の径路を同時に通過状態とし、これら径路の並
列回路により実現している。減衰量１６［ｄＢ］は、減
衰量１２［ｄＢ］と２０［ｄＢ］の並列回路により実現
している。この回路構成による可変減衰器の減衰特性実
測値を図９（ａ）、反射減衰特性の実測値を図９（ｂ）
に示す。これら実測値から明かなように、実用上全く問
題の無い特性が得られることがわかる。従って、この実
施例によれば、多種類の減衰量をより少ない回路構成で
実現することができ、製造コストが格段に低減する効果
がある。
０［ｄＢ］は、前述のＦＥＴの導通／遮断の切換動作に
より、各々の減衰量の径路を直接選択する。また、減衰
量８［ｄＢ］は、減衰量４［ｄＢ］の径路と減衰量１２
［ｄＢ］の径路を同時に通過状態とし、これら径路の並
列回路により実現している。減衰量１６［ｄＢ］は、減
衰量１２［ｄＢ］と２０［ｄＢ］の並列回路により実現
している。この回路構成による可変減衰器の減衰特性実
測値を図９（ａ）、反射減衰特性の実測値を図９（ｂ）
に示す。これら実測値から明かなように、実用上全く問
題の無い特性が得られることがわかる。従って、この実
施例によれば、多種類の減衰量をより少ない回路構成で
実現することができ、製造コストが格段に低減する効果
がある。
【００３０】（第４実施例）図１０は、第４発明に係る
可変減衰器の一実施例であり、図４の原理図に対応する
ものである。抵抗器Ｒ1、Ｒ2は、いわゆるπ型の抵抗減
衰器ユニットの個々の負荷となる素子で、所定の減衰量
に対する各抵抗値の決定は、前記(1)式及び(2)式の関係
式に従う。また、符号８０は、図４における第１の信号
切換器８に対応する第１のＦＥＴ、９０Ａ及び９０Ｂ
は、第２及び第３の信号切換器９Ａ，９Ｂに対応する第
２及び第３のＦＥＴである。
可変減衰器の一実施例であり、図４の原理図に対応する
ものである。抵抗器Ｒ1、Ｒ2は、いわゆるπ型の抵抗減
衰器ユニットの個々の負荷となる素子で、所定の減衰量
に対する各抵抗値の決定は、前記(1)式及び(2)式の関係
式に従う。また、符号８０は、図４における第１の信号
切換器８に対応する第１のＦＥＴ、９０Ａ及び９０Ｂ
は、第２及び第３の信号切換器９Ａ，９Ｂに対応する第
２及び第３のＦＥＴである。
【００３１】これらＦＥＴ８０，９０Ａ，９０Ｂは、そ
のゲート端子Ｇを高周波短絡用コンデンサＣGを介して
接地し、制御電圧は、高周波阻止用インダクタＬGを介
して制御電圧印加端８１，９１Ａ、９１Ｂより印加す
る。これらインダクタＬGに代えて高抵抗を用いること
ができるのは前述の場合と同様である。また、第１及び
第２のＦＥＴ８０，９０Ａのドレイン端子Ｄは、直流阻
止用コンデンサＣDを介して信号入力端１と接続し、第
１のＦＥＴ８０のソース端子Ｓ及び第３のＦＥＴ９０Ｂ
のドレイン端子Ｄは、直流阻止用コンデンサＣDを介し
て信号出力端２に接続している。第２及び第３のＦＥＴ
９０Ａ，９０Ｂのソース端子Ｓは、いずれも抵抗器Ｒ2
と高周波短絡用コンデンサＣSを介して接地し、更にそ
のドレイン端子Ｄには、高周波阻止用インダクタＬ
D（又は高抵抗）を介して直流電圧印加端１０を配置し
ている。
のゲート端子Ｇを高周波短絡用コンデンサＣGを介して
接地し、制御電圧は、高周波阻止用インダクタＬGを介
して制御電圧印加端８１，９１Ａ、９１Ｂより印加す
る。これらインダクタＬGに代えて高抵抗を用いること
ができるのは前述の場合と同様である。また、第１及び
第２のＦＥＴ８０，９０Ａのドレイン端子Ｄは、直流阻
止用コンデンサＣDを介して信号入力端１と接続し、第
１のＦＥＴ８０のソース端子Ｓ及び第３のＦＥＴ９０Ｂ
のドレイン端子Ｄは、直流阻止用コンデンサＣDを介し
て信号出力端２に接続している。第２及び第３のＦＥＴ
９０Ａ，９０Ｂのソース端子Ｓは、いずれも抵抗器Ｒ2
と高周波短絡用コンデンサＣSを介して接地し、更にそ
のドレイン端子Ｄには、高周波阻止用インダクタＬ
D（又は高抵抗）を介して直流電圧印加端１０を配置し
ている。
【００３２】次に上記構成の可変減衰器の動作を説明す
る。直流電圧印加端１０に正極性の直流電圧、例えば３
Ｖを印加して、各ＦＥＴ８０，９０Ａ，９０Ｂのドレイ
ン端子Ｄ（又はソース端子Ｓ）の電位を一定に保つ。こ
の状態で第１のＦＥＴ８０の制御電圧印加端８１に０
Ｖ、第２及び第３のＦＥＴ９０Ａ，９０Ｂの制御電圧印
加端９１Ａ，９１Ｂに３Ｖをそれぞれ印加すると、第１
のＦＥＴ８０にはドレイン端子Ｄとゲート端子Ｇとの間
の電位差により空乏層が拡がり、チャネル抵抗が大きく
なって信号切換器としては遮断状態となる。一方、第２
のＦＥＴ９０Ａ及び９０Ｂは、空乏層が非常に小さくな
り、チャネル抵抗が十分小さな値となって信号切換器と
しては導通状態となる。従って、信号入力端１のマイク
ロ波はπ型の抵抗減衰器ユニットを通過して信号出力端
２に導かれ、その際に所定の減衰を受けることになる。
る。直流電圧印加端１０に正極性の直流電圧、例えば３
Ｖを印加して、各ＦＥＴ８０，９０Ａ，９０Ｂのドレイ
ン端子Ｄ（又はソース端子Ｓ）の電位を一定に保つ。こ
の状態で第１のＦＥＴ８０の制御電圧印加端８１に０
Ｖ、第２及び第３のＦＥＴ９０Ａ，９０Ｂの制御電圧印
加端９１Ａ，９１Ｂに３Ｖをそれぞれ印加すると、第１
のＦＥＴ８０にはドレイン端子Ｄとゲート端子Ｇとの間
の電位差により空乏層が拡がり、チャネル抵抗が大きく
なって信号切換器としては遮断状態となる。一方、第２
のＦＥＴ９０Ａ及び９０Ｂは、空乏層が非常に小さくな
り、チャネル抵抗が十分小さな値となって信号切換器と
しては導通状態となる。従って、信号入力端１のマイク
ロ波はπ型の抵抗減衰器ユニットを通過して信号出力端
２に導かれ、その際に所定の減衰を受けることになる。
【００３３】各制御電圧印加端８１，９１Ａ，９１Ｂに
印加する電圧レベルを逆にすると、第１のＦＥＴ８０は
導通状態、第２及び第３のＦＥＴ９０Ａ，９０Ｂは遮断
状態となり、マイクロ波は無減衰で信号出力端２に導か
れる。
印加する電圧レベルを逆にすると、第１のＦＥＴ８０は
導通状態、第２及び第３のＦＥＴ９０Ａ，９０Ｂは遮断
状態となり、マイクロ波は無減衰で信号出力端２に導か
れる。
【００３４】以上の説明のように、この実施例によれ
ば、４個必要であった従来のこの種の可変減衰器と同様
の機能を３個のＦＥＴで実現することができ、回路規模
の縮小及びコストの低減化が可能になる。特に、この実
施例の可変減衰器は、図１７に示したように多段縦続
し、ステップ減衰器として使用することができるので、
上記効果がより顕著となる。この実施例では、また、直
流電圧印加端１０を設けて正極性の直流電圧（例えば３
Ｖ）を印加しておき、各ＦＥＴの制御電圧印加端９１
Ａ，９１Ｂ，８１に上記直流電圧（３Ｖ）と０Ｖの電圧
を選択的に印加して導通／遮断の切換を行うようにした
ので、従前のように負極性電圧を生成する電源回路を別
途設ける必要が無くなり、ＴＴＬ等のロジック信号を制
御電圧として使用することもできる。従って、回路構成
の簡略化と消費電力の低減化を同時に実現することがで
きる。なお、第１〜第３実施例では、負極性電圧を用い
た例について説明したが、この実施例のような切換機構
を導入することも勿論可能である。また、ＦＥＴのチャ
ネルの種類によっては、直流電圧印加端１０と各ＦＥＴ
のゲート端子Ｇに負極性電圧を印加する構成にすること
もできる。
ば、４個必要であった従来のこの種の可変減衰器と同様
の機能を３個のＦＥＴで実現することができ、回路規模
の縮小及びコストの低減化が可能になる。特に、この実
施例の可変減衰器は、図１７に示したように多段縦続
し、ステップ減衰器として使用することができるので、
上記効果がより顕著となる。この実施例では、また、直
流電圧印加端１０を設けて正極性の直流電圧（例えば３
Ｖ）を印加しておき、各ＦＥＴの制御電圧印加端９１
Ａ，９１Ｂ，８１に上記直流電圧（３Ｖ）と０Ｖの電圧
を選択的に印加して導通／遮断の切換を行うようにした
ので、従前のように負極性電圧を生成する電源回路を別
途設ける必要が無くなり、ＴＴＬ等のロジック信号を制
御電圧として使用することもできる。従って、回路構成
の簡略化と消費電力の低減化を同時に実現することがで
きる。なお、第１〜第３実施例では、負極性電圧を用い
た例について説明したが、この実施例のような切換機構
を導入することも勿論可能である。また、ＦＥＴのチャ
ネルの種類によっては、直流電圧印加端１０と各ＦＥＴ
のゲート端子Ｇに負極性電圧を印加する構成にすること
もできる。
【００３５】（第５実施例）図１１は、第５発明に係る
可変減衰器の一実施例であり、図５の原理図に対応する
ものである。抵抗器Ｒ3、Ｒ4は、いわゆるＴ型の抵抗減
衰器ユニットの個々の負荷となる素子で、所定の減衰量
に対する各抵抗値の決定は、前述の(3)式及び(4)式の関
係式に従う。
可変減衰器の一実施例であり、図５の原理図に対応する
ものである。抵抗器Ｒ3、Ｒ4は、いわゆるＴ型の抵抗減
衰器ユニットの個々の負荷となる素子で、所定の減衰量
に対する各抵抗値の決定は、前述の(3)式及び(4)式の関
係式に従う。
【００３６】また、符号８２Ａ，８２Ｂは、図５におけ
る第１及び第２の信号切換器８Ａ，８Ｂに対応する第１
及び第２のＦＥＴ、９２は、第３の信号切換器９に対応
する第３のＦＥＴである。これらＦＥＴ８２Ａ，８２
Ｂ，９２は、そのゲート端子Ｇを高周波短絡用コンデン
サＣGを介して接地し、制御電圧は、高周波阻止用イン
ダクタＬG（又は高抵抗）を介して制御電圧印加端８３
Ａ，８３Ｂ、９３より印加する。また、第１のＦＥＴ８
２のソース端子Ｓは、直流阻止用コンデンサＣSを介し
て信号入力端１と接続し、第２のＦＥＴ８２Ｂのソース
端子Ｓは、直流阻止用コンデンサＣSを介して信号出力
端２に接続し、第３のＦＥＴ９２のソース端子Ｓは、抵
抗器Ｒ4と高周波短絡用コンデンサＣSを介して接地して
いる。更に各ＦＥＴ８２Ａ，８２Ｂ，９２のドレイン端
子Ｄには、高周波阻止用インダクタＬD（又は高抵抗）
を介して直流電圧印加端１０を配置している。
る第１及び第２の信号切換器８Ａ，８Ｂに対応する第１
及び第２のＦＥＴ、９２は、第３の信号切換器９に対応
する第３のＦＥＴである。これらＦＥＴ８２Ａ，８２
Ｂ，９２は、そのゲート端子Ｇを高周波短絡用コンデン
サＣGを介して接地し、制御電圧は、高周波阻止用イン
ダクタＬG（又は高抵抗）を介して制御電圧印加端８３
Ａ，８３Ｂ、９３より印加する。また、第１のＦＥＴ８
２のソース端子Ｓは、直流阻止用コンデンサＣSを介し
て信号入力端１と接続し、第２のＦＥＴ８２Ｂのソース
端子Ｓは、直流阻止用コンデンサＣSを介して信号出力
端２に接続し、第３のＦＥＴ９２のソース端子Ｓは、抵
抗器Ｒ4と高周波短絡用コンデンサＣSを介して接地して
いる。更に各ＦＥＴ８２Ａ，８２Ｂ，９２のドレイン端
子Ｄには、高周波阻止用インダクタＬD（又は高抵抗）
を介して直流電圧印加端１０を配置している。
【００３７】上記構成の可変減衰器において、直流電圧
印加端１０に正極性の直流電圧（例えば３Ｖ）を印加す
るとともに、各ＦＥＴ８２Ａ，８２Ｂ，９２の制御電圧
印加端８３Ａ，８３Ｂ，９３に上記直流電圧と０Ｖの電
圧を選択的に切り換える場合の導通／遮断の切換動作の
関係は、第４実施例と同様となる。即ち、第１及び第２
のＦＥＴ８２Ａ，８２Ｂが共に遮断状態のときは第３の
ＦＥＴ９２が導通し、信号入力端１のマイクロ波は、Ｔ
型の抵抗減衰器ユニットを通過して信号出力端２に導か
れ、その際に所定の減衰を受ける。他方、制御電圧のレ
ベルを逆にして第１及び第２のＦＥＴ信号切換器８２
Ａ，８２Ｂが共に導通になったときは第３のＦＥＴ９２
が遮断状態となり、マイクロ波は、無減衰で信号出力端
２に導かれる。この実施例においても、使用するＦＥＴ
は３個で済み、第４実施例と同様の効果が得られる。
印加端１０に正極性の直流電圧（例えば３Ｖ）を印加す
るとともに、各ＦＥＴ８２Ａ，８２Ｂ，９２の制御電圧
印加端８３Ａ，８３Ｂ，９３に上記直流電圧と０Ｖの電
圧を選択的に切り換える場合の導通／遮断の切換動作の
関係は、第４実施例と同様となる。即ち、第１及び第２
のＦＥＴ８２Ａ，８２Ｂが共に遮断状態のときは第３の
ＦＥＴ９２が導通し、信号入力端１のマイクロ波は、Ｔ
型の抵抗減衰器ユニットを通過して信号出力端２に導か
れ、その際に所定の減衰を受ける。他方、制御電圧のレ
ベルを逆にして第１及び第２のＦＥＴ信号切換器８２
Ａ，８２Ｂが共に導通になったときは第３のＦＥＴ９２
が遮断状態となり、マイクロ波は、無減衰で信号出力端
２に導かれる。この実施例においても、使用するＦＥＴ
は３個で済み、第４実施例と同様の効果が得られる。
【００３８】
【発明の効果】以上の説明から明らかなように、第１発
明の可変減衰器によれば、２つの抵抗減衰器ユニットを
並列接続したときの減衰量を、あたかも別に設けた抵抗
減衰器ユニットによる減衰量の如く使用することができ
るので、信号切換器数の節約が可能になり、サイズの小
型化、コスト低減化が図れる効果がある。
明の可変減衰器によれば、２つの抵抗減衰器ユニットを
並列接続したときの減衰量を、あたかも別に設けた抵抗
減衰器ユニットによる減衰量の如く使用することができ
るので、信号切換器数の節約が可能になり、サイズの小
型化、コスト低減化が図れる効果がある。
【００３９】また、従来、最小減衰量は、信号切換器と
伝送線路との組合せで実現していたので、この経路は導
通／遮断の信号切換器を２つ含み、そのために損失増加
と無駄な電力消費があったが、第２発明の可変減衰器に
よれば、この経路に含まれる信号切換器は１つで足り、
損失を低減できるとともに、全体の回路構成要素の数量
が減るのでコスト低減も図れる効果がある。
伝送線路との組合せで実現していたので、この経路は導
通／遮断の信号切換器を２つ含み、そのために損失増加
と無駄な電力消費があったが、第２発明の可変減衰器に
よれば、この経路に含まれる信号切換器は１つで足り、
損失を低減できるとともに、全体の回路構成要素の数量
が減るのでコスト低減も図れる効果がある。
【００４０】また、第３及び第４発明の可変減衰器によ
れば、従来４つの信号切換器によって実現していた機能
を３つの信号切換器で実現できるので、コストが低減す
る効果がある。この種の可変減衰器を多段縦続してＭＭ
ＩＣ化すれば、この発明の効果はより顕著になる。
れば、従来４つの信号切換器によって実現していた機能
を３つの信号切換器で実現できるので、コストが低減す
る効果がある。この種の可変減衰器を多段縦続してＭＭ
ＩＣ化すれば、この発明の効果はより顕著になる。
【００４１】更に、信号切換器の機能をＦＥＴ等の半導
体素子にて実現する場合、その入出力端子に一定の直流
電圧を印加しておき、同一極性の直流電圧及びゼロレベ
ルの電圧をゲート端子に選択的に印加するようにすれ
ば、単極性の電源回路のみを可変減衰器内に設ければ良
いので、従来のように異極性の電圧を生成する回路が不
要になる効果があり、消費電力の節約が可能になる。ま
た、制御電圧にＴＴＬ等のロジック信号を流用できるの
で、回路設計がより容易になる効果もある。
体素子にて実現する場合、その入出力端子に一定の直流
電圧を印加しておき、同一極性の直流電圧及びゼロレベ
ルの電圧をゲート端子に選択的に印加するようにすれ
ば、単極性の電源回路のみを可変減衰器内に設ければ良
いので、従来のように異極性の電圧を生成する回路が不
要になる効果があり、消費電力の節約が可能になる。ま
た、制御電圧にＴＴＬ等のロジック信号を流用できるの
で、回路設計がより容易になる効果もある。
【図１】第１発明に係る可変減衰器の原理図。
【図２】図１の原理図において、２つの抵抗減衰器ユニ
ットによる合成減衰量の求め方を説明するＦマトリクス
の説明図。
ットによる合成減衰量の求め方を説明するＦマトリクス
の説明図。
【図３】第２発明に係る可変減衰器の原理図。
【図４】第３発明に係る可変減衰器の原理図。
【図５】第４発明に係る可変減衰器の原理図。
【図６】第１発明に係る可変減衰器の具体的な回路構成
図。
図。
【図７】第２発明に係る可変減衰器の具体的な回路構成
図。
図。
【図８】図７の構成による可変減衰器の応用例を示す回
路構成図。
路構成図。
【図９】（ａ）は図８の構成による減衰特性実測値、
（ｂ）は反射減衰特性実測値。
（ｂ）は反射減衰特性実測値。
【図１０】第３発明に係る可変減衰器の具体的な回路構
成図。
成図。
【図１１】第４発明に係る可変減衰器の具体的な回路構
成図。
成図。
【図１２】従来の可変減衰器の原理図。
【図１３】（ａ）はπ型抵抗減衰器ユニットの具体的構
成図、（ｂ）はＴ型抵抗減衰器ユニットの具体的構成
図。
成図、（ｂ）はＴ型抵抗減衰器ユニットの具体的構成
図。
【図１４】図１２の原理図に基づく従来の可変減衰器の
具体的な回路構成図。
具体的な回路構成図。
【図１５】従来の他の構成に係る可変減衰器の原理図で
あり、（ａ）はπ型抵抗減衰器ユニットを含む場合、
（ｂ）はＴ型抵抗減衰器ユニットを含む場合の例。
あり、（ａ）はπ型抵抗減衰器ユニットを含む場合、
（ｂ）はＴ型抵抗減衰器ユニットを含む場合の例。
【図１６】図１５（ａ）の原理図に基づく可変減衰器の
具体的な回路構成図。
具体的な回路構成図。
【図１７】可変減衰器を多段縦続して成るステップ減衰
器の説明図。
器の説明図。
1 信号入力端 2 信号出力端 3,4、8、8A、8B,9,9A,9B 信号切換器 5,5',5A〜5C,7A,7B 抵抗減衰器ユニット 6 特性インピーダンスＺoの無損失線路 30A〜30C,40A〜40C,60A,80,82A,82B,90A,90B ＦＥＴ
（半導体素子） 31A〜31C,41A〜41C,61A,81,83A,83B,91A,91B 制御電
圧印加端 10 直流電圧印加端 Ｒ1〜Ｒ4 抵抗減衰器ユニットを構成する正規化抵抗値
（半導体素子） 31A〜31C,41A〜41C,61A,81,83A,83B,91A,91B 制御電
圧印加端 10 直流電圧印加端 Ｒ1〜Ｒ4 抵抗減衰器ユニットを構成する正規化抵抗値
Claims (5)
- 【請求項１】 複数の抵抗減衰器ユニットを、特性イン
ピーダンスＺoの線路と整合する信号入力端及び信号出
力端に対して並列配置するとともに、各抵抗減衰器ユニ
ットの入力部と前記信号入力端、及び、各抵抗減衰器ユ
ニットの出力部と前記信号出力端の間に、信号の導通又
は遮断を切り換える信号切換器を各々接続し、導通状態
の前記信号切換器と抵抗減衰器ユニットとを含む経路を
前記信号入力端に導かれた高周波信号が選択的に通過す
る構成の可変減衰器において、 前記複数の抵抗減衰器ユニットのうち、少なくとも２つ
の抵抗減衰器ユニットの入出力部のインピーダンスＺを
√２・Ｚoに設定するとともに、これら２つの抵抗減衰
器ユニットのいずれかを含む第１経路と第２経路の一方
又は双方を同時に導通させる信号切換器制御手段を設
け、双方の経路が同時に導通したときは２つの抵抗減衰
器ユニットによる合成減衰量を前記高周波信号に与える
構成としたことを特徴とする可変減衰器。 - 【請求項２】 請求項１記載の可変減衰器において、更
に、 前記信号入力端と信号出力端とを特性インピーダンスが
Ｚoの線路で接続して前記高周波信号が無減衰で通過す
る第３経路を付加するとともに、該線路に前記信号切換
器を挿入接続したことを特徴とする可変減衰器。 - 【請求項３】 高周波信号が通過する信号入出力端間の
線路を、所定減衰量の第１線路と無減衰の第２線路のい
ずれか一方に切り換える可変減衰器において、 前記線路に挿入接続された第１の負荷と、この第１の負
荷の両端と接地線とを結ぶ線路に各々挿入接続された第
２及び第３の負荷と、前記線路より導かれた高周波信号
の導通又は遮断を切り換える第１乃至第３の信号切換器
とを有し、 第１の信号切換器は、前記第１の負荷と並列に接続さ
れ、第２及び第３の信号切換器は、各々前記第２及び第
３の負荷と直列に接続されて前記第１の信号切換器が遮
断のときに導通し該第１の信号切換器が導通のときに遮
断する構成であることを特徴とする可変減衰器。 - 【請求項４】 高周波信号が通過する信号入出力端間の
線路を、所定減衰量の第１線路と無減衰の第２線路のい
ずれか一方に切り換える可変減衰器において、 前記線路に直列に挿入接続された第１及び第２の負荷
と、これら第１及び第２の負荷の接続部と接地線とを結
ぶ線路に挿入接続された第３の負荷と、前記線路より導
かれた高周波信号の導通又は遮断を切り換える第１乃至
第３の信号切換器とを有し、 第１及び第２の信号切換器は、各々前記第１及び第２の
負荷と並列に接続され、第３の信号切換器は、前記第３
の負荷と直列に接続されて前記第１及び第２の信号切換
器が遮断のときに導通し該第１及び第２の信号切換器が
導通のときに遮断する構成であることを特徴とする可変
減衰器。 - 【請求項５】 請求項１乃至４のいずれかの項記載の可
変減衰器において、 前記信号切換器は、そのゲート端子に二値レベルの直流
電圧を選択的に印加して前記高周波信号が通過する入出
力端子間を導通又は遮断する半導体素子を含み、前記入
力端子又は出力端子に所定レベルの第１の直流電圧を印
加するとともに、前記ゲート端子に前記第１の直流電圧
と同極性且つ同レベルの第２の直流電圧及びゼロレベル
の第３の直流電圧を選択的に印加する構成であることを
特徴とする可変減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158998A JPH0832395A (ja) | 1994-07-11 | 1994-07-11 | 可変減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158998A JPH0832395A (ja) | 1994-07-11 | 1994-07-11 | 可変減衰器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832395A true JPH0832395A (ja) | 1996-02-02 |
Family
ID=15684000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6158998A Pending JPH0832395A (ja) | 1994-07-11 | 1994-07-11 | 可変減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832395A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999059243A1 (fr) * | 1998-05-14 | 1999-11-18 | Mitsubishi Denki Kabushiki Kaisha | Circuit a semi-conducteur |
| EP1162683A2 (en) * | 2000-06-07 | 2001-12-12 | Tyco Electronics Corporation | Scalable RF, N x M switching matrix architecture |
| JP2008028908A (ja) * | 2006-07-25 | 2008-02-07 | New Japan Radio Co Ltd | 利得可変型低雑音増幅器 |
| WO2009040988A1 (ja) * | 2007-09-28 | 2009-04-02 | Advantest Corporation | 切替装置及び試験装置 |
| JP2010028207A (ja) * | 2008-07-15 | 2010-02-04 | Mitsubishi Electric Corp | 配電線搬送通信装置 |
| KR101401666B1 (ko) * | 2012-06-11 | 2014-06-02 | 주식회사 브로던 | 감쇠량을 선택할 수 있는 초광대역 감쇠기 |
| WO2014197217A1 (en) * | 2013-06-05 | 2014-12-11 | Qualcomm Incorporated | Low loss multiple output switch with integrated distributed attenuation |
| JP2018142961A (ja) * | 2017-02-28 | 2018-09-13 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | アンテナおよび通信装置 |
| JP2019071526A (ja) * | 2017-10-06 | 2019-05-09 | ザインエレクトロニクス株式会社 | 合成抵抗回路および可変利得増幅回路 |
-
1994
- 1994-07-11 JP JP6158998A patent/JPH0832395A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999059243A1 (fr) * | 1998-05-14 | 1999-11-18 | Mitsubishi Denki Kabushiki Kaisha | Circuit a semi-conducteur |
| EP1162683A2 (en) * | 2000-06-07 | 2001-12-12 | Tyco Electronics Corporation | Scalable RF, N x M switching matrix architecture |
| EP1162683A3 (en) * | 2000-06-07 | 2001-12-19 | Tyco Electronics Corporation | Scalable RF, N x M switching matrix architecture |
| JP2008028908A (ja) * | 2006-07-25 | 2008-02-07 | New Japan Radio Co Ltd | 利得可変型低雑音増幅器 |
| WO2009040988A1 (ja) * | 2007-09-28 | 2009-04-02 | Advantest Corporation | 切替装置及び試験装置 |
| US7649430B2 (en) | 2007-09-28 | 2010-01-19 | Advantest Corporation | Switching device, and testing apparatus |
| JP5190459B2 (ja) * | 2007-09-28 | 2013-04-24 | 株式会社アドバンテスト | 切替装置及び試験装置 |
| JP2010028207A (ja) * | 2008-07-15 | 2010-02-04 | Mitsubishi Electric Corp | 配電線搬送通信装置 |
| KR101401666B1 (ko) * | 2012-06-11 | 2014-06-02 | 주식회사 브로던 | 감쇠량을 선택할 수 있는 초광대역 감쇠기 |
| WO2014197217A1 (en) * | 2013-06-05 | 2014-12-11 | Qualcomm Incorporated | Low loss multiple output switch with integrated distributed attenuation |
| JP2018142961A (ja) * | 2017-02-28 | 2018-09-13 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | アンテナおよび通信装置 |
| JP2019071526A (ja) * | 2017-10-06 | 2019-05-09 | ザインエレクトロニクス株式会社 | 合成抵抗回路および可変利得増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733203A (en) | Passive phase shifter having switchable filter paths to provide selectable phase shift | |
| US5157323A (en) | Switched low-loss attenuator | |
| EP0903855B1 (en) | High frequency switching device | |
| US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
| CN108292911A (zh) | 低相移高频衰减器 | |
| US20040104785A1 (en) | Variable impedance matching circuit | |
| JPH06334506A (ja) | 信号切り替え用スイッチ | |
| WO2001067602A2 (en) | Electronic switch | |
| US20040183623A1 (en) | Method and system for impedance matched switching | |
| JPH03140001A (ja) | ハイブリッドガリウム砒素ｆｅｔ―ｐｉｎダイオードスイッチ | |
| JPH0832395A (ja) | 可変減衰器 | |
| US4996504A (en) | Monolithically integratable microwave attenuation element | |
| DE60009651T2 (de) | Hochfrequenzschalter | |
| US5521560A (en) | Minimum phase shift microwave attenuator | |
| US4056792A (en) | Wideband diode switched microwave phase shifter network | |
| JPH08228138A (ja) | 半導体集積回路 | |
| CN112491407A (zh) | 一种应用于射频集成电路的耦合式单刀双掷开关 | |
| US4010430A (en) | Low loss, broadband switchable microwave step attenuator | |
| US11677392B2 (en) | Bias networks for DC or extended low frequency capable fast stacked switches | |
| US5334959A (en) | 180 degree phase shifter bit | |
| KR20060033801A (ko) | 무선 주파수 이극 단투 스위치 | |
| JP2743938B2 (ja) | マイクロ波移相器 | |
| JPH1155059A (ja) | 可変減衰器 | |
| JPH07249954A (ja) | ステップ減衰器 | |
| JPH0779132A (ja) | 可変減衰器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140207 Year of fee payment: 11 |