JPH0779132A - 可変減衰器 - Google Patents
可変減衰器Info
- Publication number
- JPH0779132A JPH0779132A JP22255693A JP22255693A JPH0779132A JP H0779132 A JPH0779132 A JP H0779132A JP 22255693 A JP22255693 A JP 22255693A JP 22255693 A JP22255693 A JP 22255693A JP H0779132 A JPH0779132 A JP H0779132A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fets
- voltage
- fet
- variable attenuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 本発明は、安定した制御が可能で、ＩＣへの
集積化が容易で、消費電力が小さく、減衰比が安定し、
そして歪み特性にすぐれた可変減衰器を提供することを
目的とする。 【構成】 本発明は、一つには、ゲート幅の異なる２個
以上のＦＥＴのソース電極とドレイン電極とがそれぞれ
共通接続されて並列ＦＥＴ回路が構成され、各ＦＥＴの
ゲート電極にＯＮ電圧とＯＦＦ電圧を個別に印加して、
減衰量を制御する可変減衰器とし、二つには、前記可変
減衰器をπ回路の直列枝とし、前記可変減衰器のＦＥＴ
とゲート幅の異なるＦＥＴからなる可変減衰器を、π回
路の入出力の並列枝としたものである。
集積化が容易で、消費電力が小さく、減衰比が安定し、
そして歪み特性にすぐれた可変減衰器を提供することを
目的とする。 【構成】 本発明は、一つには、ゲート幅の異なる２個
以上のＦＥＴのソース電極とドレイン電極とがそれぞれ
共通接続されて並列ＦＥＴ回路が構成され、各ＦＥＴの
ゲート電極にＯＮ電圧とＯＦＦ電圧を個別に印加して、
減衰量を制御する可変減衰器とし、二つには、前記可変
減衰器をπ回路の直列枝とし、前記可変減衰器のＦＥＴ
とゲート幅の異なるＦＥＴからなる可変減衰器を、π回
路の入出力の並列枝としたものである。
Description
【０００１】
【産業上の利用分野】本発明は、ＦＥＴを可変損失素子
として用いる可変減衰器に関する。
として用いる可変減衰器に関する。
【０００２】
【従来の技術】従来、通信機器の送信レベル、受信感度
等の調整のため、デジタル制御可能な可変減衰器が多く
使用される。その多くは、通過信号に対して、損失とな
る素子をπ型に接続し、各素子の損失の大きさを変化さ
せることで、所望の減衰量を得るものである。図４にそ
のπ型可変減衰器の基本回路を、表１にその定数例をそ
れぞれ示す。
等の調整のため、デジタル制御可能な可変減衰器が多く
使用される。その多くは、通過信号に対して、損失とな
る素子をπ型に接続し、各素子の損失の大きさを変化さ
せることで、所望の減衰量を得るものである。図４にそ
のπ型可変減衰器の基本回路を、表１にその定数例をそ
れぞれ示す。
【０００３】
【表１】
【０００４】図５はピンダイオードを単位損失素子とす
る可変減衰器の回路例を示すものである。実際の可変減
衰器を構成する場合には、 １）単位損失素子への電流量を調整して損失を変化させ
る方法、 ２）単位損失素子を多数並列接続して、そのうちの必要
なものを通過あるいは遮断することで、損失を変化させ
る方法、などで、所望の減衰量を得るものである。 また、最近ＧａＡｓＭＥＳＦＥＴを用いた可変減衰器も
提案されている。その単位損失素子の回路例を図６に示
す。この場合には、ＦＥＴのＶｇｓおよびＶｇｄを変化
させることで、損失を調整して所望の減衰量を得るもの
である。
る可変減衰器の回路例を示すものである。実際の可変減
衰器を構成する場合には、 １）単位損失素子への電流量を調整して損失を変化させ
る方法、 ２）単位損失素子を多数並列接続して、そのうちの必要
なものを通過あるいは遮断することで、損失を変化させ
る方法、などで、所望の減衰量を得るものである。 また、最近ＧａＡｓＭＥＳＦＥＴを用いた可変減衰器も
提案されている。その単位損失素子の回路例を図６に示
す。この場合には、ＦＥＴのＶｇｓおよびＶｇｄを変化
させることで、損失を調整して所望の減衰量を得るもの
である。
【０００５】
【発明が解決しようとする課題】しかしながら、上記１
の場合には、減衰量を安定して得にくいという問題があ
り、また１および２とも、ＩＣ化が困難で、消費電力が
大きいという問題がある。また、ＧａＡｓＭＥＳＦＥＴ
の場合には、損失を調整するために、チャネルの一部を
閉じようとすると、歪みが大きくなってしまうという問
題がある。また、減衰量を安定して得るためのＶｇｓお
よびＶｇｄの調整が困難であるという問題もある。
の場合には、減衰量を安定して得にくいという問題があ
り、また１および２とも、ＩＣ化が困難で、消費電力が
大きいという問題がある。また、ＧａＡｓＭＥＳＦＥＴ
の場合には、損失を調整するために、チャネルの一部を
閉じようとすると、歪みが大きくなってしまうという問
題がある。また、減衰量を安定して得るためのＶｇｓお
よびＶｇｄの調整が困難であるという問題もある。
【０００６】したがって、本発明は、安定した制御が可
能で、ＩＣへの集積化が容易で、消費電力が小さく、減
衰比が安定し、そして歪み特性にすぐれた可変減衰器を
提供することを目的とする。
能で、ＩＣへの集積化が容易で、消費電力が小さく、減
衰比が安定し、そして歪み特性にすぐれた可変減衰器を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、一つには、ゲ
ート幅したがってインピーダンスの異なる２個以上のＦ
ＥＴのソース電極とドレイン電極とがそれぞれ共通接続
されて並列ＦＥＴ回路が構成され、各ＦＥＴのゲート電
極にＯＮ電圧とＯＦＦ電圧を個別に印加して、減衰量を
制御する可変減衰器とし、二つには、ゲート幅したがっ
てインピーダンスの異なる２個以上のＦＥＴのソース電
極とドレイン電極とがそれぞれ共通接続されて第一並列
ＦＥＴ回路が構成され、この第一並列ＦＥＴ回路をπ回
路の直列枝に接続し、この第一並列ＦＥＴ回路の各ＦＥ
Ｔと異なるゲート幅したがって異なるインピーダンスを
有する第二並列ＦＥＴ回路と第三並列ＦＥＴ回路を、前
記π回路の入出力の並列枝に、それぞれ接続したπ回路
よりなり、各ＦＥＴのゲート電極にＯＮ電圧とＯＦＦ電
圧を個別に印加して、減衰量を制御する可変減衰器とし
たものである。
ート幅したがってインピーダンスの異なる２個以上のＦ
ＥＴのソース電極とドレイン電極とがそれぞれ共通接続
されて並列ＦＥＴ回路が構成され、各ＦＥＴのゲート電
極にＯＮ電圧とＯＦＦ電圧を個別に印加して、減衰量を
制御する可変減衰器とし、二つには、ゲート幅したがっ
てインピーダンスの異なる２個以上のＦＥＴのソース電
極とドレイン電極とがそれぞれ共通接続されて第一並列
ＦＥＴ回路が構成され、この第一並列ＦＥＴ回路をπ回
路の直列枝に接続し、この第一並列ＦＥＴ回路の各ＦＥ
Ｔと異なるゲート幅したがって異なるインピーダンスを
有する第二並列ＦＥＴ回路と第三並列ＦＥＴ回路を、前
記π回路の入出力の並列枝に、それぞれ接続したπ回路
よりなり、各ＦＥＴのゲート電極にＯＮ電圧とＯＦＦ電
圧を個別に印加して、減衰量を制御する可変減衰器とし
たものである。
【０００８】
【作用】本発明は、複数個のＦＥＴのゲート幅を異なら
せて、単位損失素子を形成しているので、各ＦＥＴの単
位損失素子が印加ゲート電圧に対して安定したインピー
ダンスを示すので、トータル減衰量も安定したものとな
る。
せて、単位損失素子を形成しているので、各ＦＥＴの単
位損失素子が印加ゲート電圧に対して安定したインピー
ダンスを示すので、トータル減衰量も安定したものとな
る。
【０００９】
【実施例】次に本発明の実施例について説明する。図１
において、４個のＦＥＴＱ1 、Ｑ2 、Ｑ3 、Ｑ4 のソー
ス電極およびドレイン電極は、それぞれ共通接続され
て、並列ＦＥＴ回路が構成される。そしてＱ1 、Ｑ2 、
Ｑ3 、Ｑ4 のゲート電極は、制御電圧端子Ｖｃ1 、Ｖｃ
2 、Ｖｃ3 、Ｖｃ4 にそれぞれ接続されている。この並
列ＦＥＴ回路の入出力となるソース電極側とドレイン電
極側とには、ＣＲ素子の接続中点が接続され、Ｃ素子の
一端は入出力端子に、Ｒ素子の一端はアース等の固定さ
れた電位に、それぞれ接続される。
において、４個のＦＥＴＱ1 、Ｑ2 、Ｑ3 、Ｑ4 のソー
ス電極およびドレイン電極は、それぞれ共通接続され
て、並列ＦＥＴ回路が構成される。そしてＱ1 、Ｑ2 、
Ｑ3 、Ｑ4 のゲート電極は、制御電圧端子Ｖｃ1 、Ｖｃ
2 、Ｖｃ3 、Ｖｃ4 にそれぞれ接続されている。この並
列ＦＥＴ回路の入出力となるソース電極側とドレイン電
極側とには、ＣＲ素子の接続中点が接続され、Ｃ素子の
一端は入出力端子に、Ｒ素子の一端はアース等の固定さ
れた電位に、それぞれ接続される。
【００１０】本実施例回路は上記の通りであるが、ＦＥ
Ｔによる信号の損失の大きさはゲート幅に反比例するた
め、ここに使用されているＦＥＴＱ1 、Ｑ2 、Ｑ3 、Ｑ
4 の信号通過時の各インピーダンスと各ゲート幅は、表
２のように設定した。
Ｔによる信号の損失の大きさはゲート幅に反比例するた
め、ここに使用されているＦＥＴＱ1 、Ｑ2 、Ｑ3 、Ｑ
4 の信号通過時の各インピーダンスと各ゲート幅は、表
２のように設定した。
【００１１】
【表２】
【００１２】また、ＣＲ素子は、ＦＥＴのＤＣ動作点を
設定するためのものであり、それぞれ１０ｐＦ、１ＫΩ
とした。
設定するためのものであり、それぞれ１０ｐＦ、１ＫΩ
とした。
【００１３】制御電圧端子Ｖｃ1 、Ｖｃ2 、Ｖｃ3 、Ｖ
ｃ4 は、Ｑ1 、Ｑ2 、Ｑ3 、Ｑ4 を、それぞれ遮断状態
とする場合には、ＦＥＴのピンチオフ電圧よりも十分大
きな電圧、例えば、−２Ｖを印加し、通過状態とする場
合には、０Ｖを印加する。制御電圧端子Ｖｃ1 、Ｖ
ｃ2 、Ｖｃ3 、Ｖｃ4 のＯＮ、ＯＦＦ動作と減衰量の関
係は、表３のようになる。
ｃ4 は、Ｑ1 、Ｑ2 、Ｑ3 、Ｑ4 を、それぞれ遮断状態
とする場合には、ＦＥＴのピンチオフ電圧よりも十分大
きな電圧、例えば、−２Ｖを印加し、通過状態とする場
合には、０Ｖを印加する。制御電圧端子Ｖｃ1 、Ｖ
ｃ2 、Ｖｃ3 、Ｖｃ4 のＯＮ、ＯＦＦ動作と減衰量の関
係は、表３のようになる。
【００１４】
【表３】
【００１５】なお、制御電圧端子のＯＮ、ＯＦＦ動作の
組み合わせはこの表３記載のものに限らない。
組み合わせはこの表３記載のものに限らない。
【００１６】次に、本発明の他の実施例について説明す
る。図２は、図１の回路を模式図的にブロック化して現
したものである。図３は本発明の他の実施例を示すもの
で、図２記載のブロックＢ１が、π回路の直列枝に接続
され、ブロックＢ２がπ回路の入出力の並列枝にそれぞ
れ接続されている。ここに、ブロックＢ２は、図１と同
様の回路構成をしており、ＦＥＴＱ1 、Ｑ2 、Ｑ3 、Ｑ
4 をＦＥＴＱ5 、Ｑ6、Ｑ7 、Ｑ8 に、また制御電圧端子
Ｖｃ1 、Ｖｃ2 、Ｖｃ3 、Ｖｃ4 をＶｃ5 、Ｖｃ6 、Ｖ
ｃ7 、Ｖｃ8 に、それぞれ代えたものである。そして、
ＦＥＴＱ5 、Ｑ6 、Ｑ7 、Ｑ8 の各インピーダンスと各
ゲート幅を、表４のように設定した。
る。図２は、図１の回路を模式図的にブロック化して現
したものである。図３は本発明の他の実施例を示すもの
で、図２記載のブロックＢ１が、π回路の直列枝に接続
され、ブロックＢ２がπ回路の入出力の並列枝にそれぞ
れ接続されている。ここに、ブロックＢ２は、図１と同
様の回路構成をしており、ＦＥＴＱ1 、Ｑ2 、Ｑ3 、Ｑ
4 をＦＥＴＱ5 、Ｑ6、Ｑ7 、Ｑ8 に、また制御電圧端子
Ｖｃ1 、Ｖｃ2 、Ｖｃ3 、Ｖｃ4 をＶｃ5 、Ｖｃ6 、Ｖ
ｃ7 、Ｖｃ8 に、それぞれ代えたものである。そして、
ＦＥＴＱ5 、Ｑ6 、Ｑ7 、Ｑ8 の各インピーダンスと各
ゲート幅を、表４のように設定した。
【００１７】
【表４】
【００１８】ブロックＢ１の制御電圧端子Ｖｃ1 、Ｖｃ
2 、Ｖｃ3 、Ｖｃ4 への制御電圧の印加は図１の場合と
同様であるが、ブロックＢ２の制御電圧端子Ｖｃ5 、Ｖ
ｃ6、Ｖｃ7 、Ｖｃ8 への制御電圧の印加は、それぞれＶ
ｃ1 、Ｖｃ2 、Ｖｃ3 、Ｖｃ4 と相補的に行われる。そ
して、得られる減衰量は、表３とほぼ同じであるが、本
実施例回路においては、減衰量の変化に対して、可変減
衰器の入出力反射係数の変動が小さいという利点があ
る。
2 、Ｖｃ3 、Ｖｃ4 への制御電圧の印加は図１の場合と
同様であるが、ブロックＢ２の制御電圧端子Ｖｃ5 、Ｖ
ｃ6、Ｖｃ7 、Ｖｃ8 への制御電圧の印加は、それぞれＶ
ｃ1 、Ｖｃ2 、Ｖｃ3 、Ｖｃ4 と相補的に行われる。そ
して、得られる減衰量は、表３とほぼ同じであるが、本
実施例回路においては、減衰量の変化に対して、可変減
衰器の入出力反射係数の変動が小さいという利点があ
る。
【００１９】
【発明の効果】本発明は、減衰量が通過もしくは遮断す
る複数個のＦＥＴの異なるゲート幅で決まるので、安定
した制御が可能である。また、本発明は、ＩＣへの集積
化を妨げる要素がなくＩＣ化が容易であり、ＩＣ化によ
る寄生成分の減少により高周波動作が可能であり、また
消費電力が小さく、歪み特性もよく、そしてデジタル制
御が容易であるなどの効果を有する。
る複数個のＦＥＴの異なるゲート幅で決まるので、安定
した制御が可能である。また、本発明は、ＩＣへの集積
化を妨げる要素がなくＩＣ化が容易であり、ＩＣ化によ
る寄生成分の減少により高周波動作が可能であり、また
消費電力が小さく、歪み特性もよく、そしてデジタル制
御が容易であるなどの効果を有する。
【図１】 本発明の一実施例の回路図
【図２】 図１のブロック図
【図３】 本発明の他の実施例の回路図
【図４】 従来例の回路図
【図５】 他の従来例の回路図
【図６】 他の従来例の回路図
Ｑ1 、Ｑ2 、Ｑ3 、Ｑ4 ＦＥＴ Ｑ5 、Ｑ6 、Ｑ7 、Ｑ8 ＦＥＴ Ｖｃ1 、Ｖｃ2 、Ｖｃ3 、Ｖｃ4 制御電圧端子 Ｖｃ5 、Ｖｃ6 、Ｖｃ7 、Ｖｃ8 制御電圧端子
Claims (2)
- 【請求項１】 ゲート幅の異なる２個以上のＦＥＴのソ
ース電極とドレイン電極とがそれぞれ共通接続されて並
列ＦＥＴ回路が構成され、各ＦＥＴのゲート電極にＯＮ
電圧とＯＦＦ電圧を個別に印加して、減衰量を制御する
可変減衰器。 - 【請求項２】 ゲート幅の異なる２個以上のＦＥＴのソ
ース電極とドレイン電極とがそれぞれ共通接続されて第
一並列ＦＥＴ回路が構成され、この第一並列ＦＥＴ回路
をπ回路の直列枝に接続し、この第一並列ＦＥＴ回路の
各ＦＥＴと異なるゲート幅を有する第二並列ＦＥＴ回路
と第三並列ＦＥＴ回路を、前記π回路の入出力の並列枝
に、それぞれ接続したπ回路よりなり、各ＦＥＴのゲー
ト電極にＯＮ電圧とＯＦＦ電圧を個別に印加して、減衰
量を制御する可変減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22255693A JPH0779132A (ja) | 1993-09-07 | 1993-09-07 | 可変減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22255693A JPH0779132A (ja) | 1993-09-07 | 1993-09-07 | 可変減衰器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0779132A true JPH0779132A (ja) | 1995-03-20 |
Family
ID=16784302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22255693A Pending JPH0779132A (ja) | 1993-09-07 | 1993-09-07 | 可変減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779132A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1096672A2 (en) * | 1999-11-01 | 2001-05-02 | Nec Corporation | Variable gain type amplifier |
| WO2003021777A1 (en) * | 2001-08-13 | 2003-03-13 | Nokia Corporation | Voltage controlled resistor and a controlling method |
| JP2006340097A (ja) * | 2005-06-02 | 2006-12-14 | Rf Chips Technology Inc | 利得制御回路および利得制御機能を有するアンプ回路 |
| WO2007125895A1 (ja) * | 2006-04-27 | 2007-11-08 | Nec Corporation | 増幅回路 |
| WO2011080536A1 (en) * | 2009-12-28 | 2011-07-07 | Nxp B.V. | Adjustable mos resistor |
-
1993
- 1993-09-07 JP JP22255693A patent/JPH0779132A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1096672A2 (en) * | 1999-11-01 | 2001-05-02 | Nec Corporation | Variable gain type amplifier |
| US6518843B1 (en) | 1999-11-01 | 2003-02-11 | Nec Compound Semiconductor Devices Ltd. | Variable gain type amplifier |
| KR100397588B1 (ko) * | 1999-11-01 | 2003-09-13 | 엔이씨 가꼬오부쯔 디바이스 가부시끼가이샤 | 이득 가변형 증폭 장치 |
| EP1096672A3 (en) * | 1999-11-01 | 2004-04-28 | NEC Compound Semiconductor Devices, Ltd. | Variable gain type amplifier |
| WO2003021777A1 (en) * | 2001-08-13 | 2003-03-13 | Nokia Corporation | Voltage controlled resistor and a controlling method |
| US7157988B2 (en) | 2001-08-13 | 2007-01-02 | Nokia Corporation | Voltage controlled resistor and a controlling method |
| JP2006340097A (ja) * | 2005-06-02 | 2006-12-14 | Rf Chips Technology Inc | 利得制御回路および利得制御機能を有するアンプ回路 |
| WO2007125895A1 (ja) * | 2006-04-27 | 2007-11-08 | Nec Corporation | 増幅回路 |
| US7821334B2 (en) | 2006-04-27 | 2010-10-26 | Nec Electronics Corporation | Amplification circuit |
| JP5086992B2 (ja) * | 2006-04-27 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 増幅回路 |
| WO2011080536A1 (en) * | 2009-12-28 | 2011-07-07 | Nxp B.V. | Adjustable mos resistor |
| US9178492B2 (en) | 2009-12-28 | 2015-11-03 | Nxp B.V. | Adjustable MOS resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100317657B1 (ko) | 감쇠기회로 | |
| KR100642321B1 (ko) | 감쇠기 및 스위치 회로의 회로 토폴로지 | |
| US4875023A (en) | Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship | |
| KR100294290B1 (ko) | 스위칭 회로 및 반도체 장치 | |
| EP0474337A1 (en) | Switched low-loss attenuator | |
| US5912599A (en) | Bandwidth compensated bridged-tee attenuator | |
| US20010033206A1 (en) | Phase compensated switched attenuation pad | |
| JPS63238716A (ja) | スイッチ回路 | |
| US4967169A (en) | FET monolithic microwave integrated circuit variable slope gain-equalizer | |
| JPH1041774A (ja) | 減衰器 | |
| JP3090105B2 (ja) | ステップアテネータ | |
| US5461265A (en) | High-frequency variable impedance circuit having improved linearity of operating characteristics | |
| US20050024122A1 (en) | Electronic switch | |
| JPH0779132A (ja) | 可変減衰器 | |
| JPH0832395A (ja) | 可変減衰器 | |
| KR102234905B1 (ko) | 무선용 고속 온타임 특성을 갖는 ｒｆ 스위치 | |
| JPH1155059A (ja) | 可変減衰器 | |
| KR100281065B1 (ko) | 캐스코드방식의주파수혼합기 | |
| DE4306512C2 (de) | Filterschaltung mit einem in Serienresonanz betriebenen Resonator | |
| JP2924483B2 (ja) | 可変減衰器 | |
| JP2993449B2 (ja) | ステップアッテネータ | |
| US11817831B2 (en) | Selectively switchable wideband RF summer | |
| JP3011061B2 (ja) | 高周波スイッチ回路 | |
| EP0757439A2 (en) | A variable resistor circuit, a variable attenuator circuit and a variable gain amplifier | |
| JPH0370380B2 (ja) |