KR100642321B1

KR100642321B1 - 감쇠기 및 스위치 회로의 회로 토폴로지

Info

Publication number: KR100642321B1
Application number: KR1020047010940A
Authority: KR
Inventors: 니버그페트리
Original assignee: 노키아 코포레이션
Priority date: 2002-01-15
Filing date: 2003-01-06
Publication date: 2006-11-08
Also published as: JP2008048455A; JP2005525007A; KR20040075351A; US6737933B2; AU2003235655A1; EP1466382A1; US20030132814A1; EP1466382A4; WO2003061058A1

Abstract

무선 주파수 응용을 위한 스위치(600)는 가변 분로 소자들과 직렬 전송 소자들을 포함한다. 가변 분로 소자들과 직렬 전송 소자들의 임피던스는, 입력 단자(IN)에서의 감쇠기의 임피던스가 모든 감쇠 레벨에 대해 공칭값으로 유지되고, 이에 의해 고 주파수에서 저손실을 야기하도록 선택된다. 감쇠기로서 스위치 회로(601)를 이용하게 되면, 무선 주파수에서 비반사 스위치를 야기한다.

가변 분로 소자, 직렬 전송 소자, 비반사 스위치, 감쇠기, 회로 토폴로지

Description

감쇠기 및 스위치 회로의 회로 토폴로지{CIRCUIT TOPOLOGY FOR ATTENUATOR AND SWITCH CIRCUITS}

본 발명은 무선 주파수에 있어서 저손실 감쇠기 및 스위치 회로의 회로 토폴로지(circuit topology)에 관한 것이다.

기존의 감쇠 회로는 T형 또는 π형의 저항 네트워크 토폴로지 또는 구성을 이용하여 설계되었다. 이러한 T형의 저항 네트워크 구성은 2개의 가변 직렬 소자(variable series element)들 및 이러한 직렬 소자들 간에 접속된 1개의 가변 분로 소자(variable shunt element)를 포함한다. π형의 저항 네트워크 구성은 2개의 가변 분로 소자들 및 이러한 분로 소자들 간에 접속된 1개의 가변 직렬 소자를 포함한다. 양쪽 모두의 네트워크 구성에 있어서, 제 1 제어 신호는 분로 소자(들)에 접속되고, 제 2 제어 신호는 직렬 소자(들)에 접속된다. 분로 소자(들)은 T형 감쇠기에 있어서의 대부분의 감쇠를 제어하고, 직렬 소자(들)은 회로의 임피던스를 제어한다.

예를 들어, 도 1은 종래의 T형 저항 네트워크 구성을 갖는 감쇠기(100)를 나타내는 바, 가변 직렬 저항기들(R1' 및 R3') 및 가변 분로 저항기(R2')를 구비한다. 이 디바이스에서는, 가변 직렬 저항기들(R1' 및 R3')이 최소 저항값을 갖고, 가변 분로 저항기(R2')가 최대 저항값을 가질 때에, 최소 감쇠 상태를 달성한다. 제어 신호(CTRL2')를 통해 가변 분로 저항기(R2')를 감소시키고, 제어 신호(CTRL1')를 통해 가변 직렬 저항기들(R1', R3')을 증가시킴으로써, 감쇠가 시작된다. 가변 직렬 저항기들(R1' 및 R3')에 의해, 가변 분로 저항기(R2')가 적당한 감쇠를 보장하면서, 감쇠기는 입력 및 출력에 접속된 회로들의 임피던스에 정합된다.

디지털 감쇠기에서는, 가변 소자들의 완전 온 상태 및 완전 오프 상태 만이 이용된다. 이러한 디지털 회로에서는, 가변 분로 소자 및 가변 직렬 소자는 전형적으로 FET로 이루어진다. 직렬 FET의 게이트폭은 최소 감쇠 레벨에 대해 낮은 삽입 손실을 충분히 달성할 수 있도록 넓게 선택된다. 하지만, 폭이 증가하게 되면, 디바이스의 기생 캐패시턴스를 증가시킴으로써, 무선 주파수 등의 비교적 높은 주파수에 있어서 임피던스의 부정합을 야기시킨다.

본 발명의 목적은, 동적 범위(dynamic range)를 제한하는 기생 캐패시턴스를 야기시키지 않고 낮은 삽입 손실을 갖는 무선 주파수 신호의 감쇠 회로를 제공하는 것이다.

본 발명의 일 실시예에 따르면, 감쇠기는 가변 분로 소자들 만을 포함한다. 즉, 본 발명의 감쇠기는 가변 직렬 소자를 포함하지 않는다. 대신에, 직렬 전송 라인들이 가변 분로 소자들에 접속된다. 이 가변 분로 소자들 및 직렬 전송 라인들의 임피던스는 입력 단자 및 출력 단자에 있어서의 감쇠기의 임피던스가 모든 감쇠 레벨에 대해 공칭 레벨로 유지되도록 설계된다. 본 발명에 따르면, 전송 라인은, 원하는 임피던스를 생성하기 위해 가변 분로 소자들의 캐패시턴스와 결합되는 유도성 전송 라인이다.

본 발명의 다른 실시예에 따르면, π형 또는 T형의 저항 네트워크 토폴로지 등의 기존의 감쇠기 토폴로지의 가변 직렬 소자들 각각은 가변 분로 소자 및 직렬 전송 라인에 의해 대체된다. 상기 설명한 실시예에서와 같이, 가변 분로 소자들 및 직렬 전송 라인들의 임피던스는, 모든 감쇠 레벨에 대해 감쇠기의 공칭 임피던스가 유지되도록 설계된다.

가변 분로 소자들은 전계 효과 트랜지스터(FET), PIN 다이오드, 그리고/또는 바이폴라 접합 트랜지스터(BJT)를 포함한다. 무선 주파수로 동작가능한 FET는 금속 반도체 FET(MESFET), 고전자 이동도 트랜지스터(HEMT) 및 부정형 HEMT(pseudo-morphic HEMT; pHEMT)를 포함한다. 무선 주파수로 동작가능한 BJT는 헤테로접합 바이폴라 트랜지스터를 포함한다.

본 발명의 감쇠 회로는 디지털 감쇠 회로, 가변 감쇠 회로 및 스위치에 이용할 수 있다.

본 발명의 다른 목적들 및 특징들은 첨부 도면을 참조하는 하기의 상세한 설명으로 부터 명백해질 것이다. 하지만, 도면은 단지 예시의 목적을 위한 것으로서 본 발명을 한정하고자 하는 것은 아니다. 본 발명의 기술적 사상의 범위는 특허 청구 범위에 의해 규정된다.

도면에서, 동일한 참조 부호는 도면 전체에 걸쳐서 동일 소자를 나타낸다.

도 1은 종래의 감쇠 회로의 개략도.

도 2는 본 발명의 일 실시예에 따른 감쇠 회로의 개략도.

도 3은 도 2의 회로의 실제 구현도.

도 4a는 도 3의 감쇠 회로 보다 감쇠가 큰 감쇠 회로의 개략도.
도 4b는 도 3의 감쇠 회로 보다 감쇠가 작은 감쇠 회로의 개략도.

도 5는 본 발명의 일 실시예에 따른 3 비트 디지털 감쇠기의 개략도.

도 6은 본 발명의 실시예에 따른 비반사(non-reflective) 스위치 회로의 개략도.

도 7a는 단극 단투 스위치(single pole single throw)를 나타내는 비반사 스위치 회로의 개략도.
도 7b는 단극 삼투 스위치(single pole triple throw)를 나타내는 비반사 스위치 회로의 개략도.

도 2는 본 발명에 따른 저손실 감쇠 회로(200)를 나타낸다. 이 회로(200)는 입력 단자(IN)와 출력 단자(OUT) 사이에 직렬로 접속된 제 1, 2 전송 라인들(TL1, TL2)을 포함한다. 회로(200)는 또한 접지된 3개의 가변 분로 저항기들(R1, R2 및 R3)을 포함한다. 제 1 가변 분로 소자(R1)는 입력 단자(IN)와 제 1 전송 라인(TL1) 사이에 접속되고, 제 2 가변 분로 소자(R2)는 제 1, 2 전송 라인들(TL1 및 TL2) 사이에 접속되며, 제 3 가변 분로 소자(R3)는 제 2 전송 라인(TL2)과 출력 단자(OUT) 사이에 접속된다. 3개의 분로 소자들(R1, R2, R3) 각각의 임피던스는 단일의 제어 신호(CTRL1)에 의해 제어된다.

감쇠를 최소화하기 위해서는, 3개의 분로 소자들(R1, R2, R3) 각각의 저항을 높게 한다. 제어 신호(CTRL1)를 조정하여 제 2 가변 소자(R2)의 저항을 낮추고 이에 의해 입력 신호를 접지로 분로시킴으로써, 입력 신호를 감쇠시킨다. 제 1, 3 가변 분로 소자들(R1, R3)의 저항은 제어 전압(CTRL1)을 조정하여 동시에 낮춰진다. 하지만, 제 1, 3 가변 분로 소자들(R1, R3)과 함께 전송 라인들(TL1, TL2)의 임피던스는, 입력 단자(IN)와 출력 단자(OUT)에 있어서의 회로(200)의 임피던스가 회로(200)의 모든 감쇠 레벨에 대해 동작가능한 범위 내에 있도록 설계된다. 따라서, 입력 단자(IN)에 있어서의 회로(200)의 임피던스는 입력 단자(IN)에 접속되는 회로에 대해 항상 동작가능한 범위 내에 있고, 출력 단자(OUT)에 있어서의 회로(200)의 임피던스는 출력 단자(OUT)에 접속되는 회로에 대해 동작가능한 범위 내에 있다. 동작가능한 범위는, 예를 들어 특정의 용도에 대해 허용할 수 있는 리턴 손실(return loss)에 대응하는 범위가 될 수 있다. 리턴 손실은 2개의 임피던스 간의 차이를 나타내고, 하기의 식에 의해 표현된다:

리턴 손실=

여기서, ZL은 회로의 실제 임피던스이고;
Z0는 회로의 공칭 임피던스 레벨이다.

리턴 손실은 반사 전력에 대한 투입 전력의 비이다. 임피던스 정합의 목적은 반사되는 전력을 제한하는 것이기 때문에, 보다 높은 리턴 손실은 보다 좋은 임피던스 정합을 나타낸다. 전형적인 응용에서는, 10dB 이상의 리턴 손실이 허용된다.

회로(200)의 3개의 가변 소자들은 도 1의 종래의 회로(100)의 3개의 가변 소자들에 대응한다. 하지만, 회로(200)는 직렬 가변 소자(R1') 대신에 제 1 가변 분로 소자(R1) 및 제 1 직렬 전송 라인(TL1)을 포함하고, 직렬 가변 소자(R3') 대신에 제 3 가변 분로 소자(R3) 및 제 2 직렬 전송 라인(TL2)을 포함한다. 따라서, 회로(200)의 모든 가변 소자들은 분로 소자들이다.

도 3은 도 2의 회로(200)의 실제 구현인 회로(300)의 개략도이다. 회로(300)는 가변 분로 소자들(301, 302, 303)을 포함하는 바, 이들은 각각 저항기들(R11, R12, R13)과 직렬로 접속된 트랜지스터들(T1, T2, T3)을 포함한다. 각 트랜지스터(T1, T2, T3)의 게이트는 게이트 저항기들(Rg11, Rg12, Rg13)을 통해 제어 전압(CTRL1)에 각각 접속된다. 예로서, 트랜지스터들(T1, T2, T3)은 전계 효과 트랜지스터(FET)로서 나타나있다. 무선 주파수에서 이용될 수 있는 FET의 타입은 금속 반도체 전계 효과 트랜지스터(MESFET), 고전자 이동도 트랜지스터(HEMT) 및 부정형 HEMT(pHEMT)를 포함한다. 대안으로서, 트랜지스터들(T1, T2, T3)은 FET 대신에 헤테로정합 바이폴라 트랜지스터(HBT) 또는 PIN 다이오드 등의 바이폴라 접합 트랜지스터를 포함할 수 있다. 전송 라인들(TL1, TL2)은 유도성 리액턴스를 포함하고, 예를 들어 증착된 박막 금속 라인들을 포함할 수 있다. 각 전송 라인은 단일의 박막 금속 라인 또는 복수의 박막 금속 라인들을 포함하여, 원하는 임피던스를 달성할 수 있다.

도 2의 회로(200)의 가변 분로 소자들(R1, R2, R3)과 같이, 도 3의 각 트랜지스터(T1, T2, T3)는 제어 신호(CTRL1)에 의해 제어된다. 바람직한 실시예에서, 제어 신호(CTRL1)는 제어 전압이다. 대안적으로, 회로(300)는 가변 분로 소자들(301, 302, 303)이 제어 신호에 의해 제어되도록 구성될 수 있다. 제어 신호(전압 또는 전류)의 타입은 설계 선택 사항이다.

도 3에 있어서, 트랜지스터들(T1, T2, T3)의 게이트들은 제어 신호(CTRL1)에 접속되어 입력 신호를 선택적으로 감쇠시킨다. 제어 신호(CTRL1)가 연속적으로 변하는 제어 전압이거나, 또는 트랜지스터들(T1, T2, T3)이 제어 신호(CTRL1)에 의해 온 상태 또는 오프 상태로 선택적으로 제어되는 디지털 감쇠기로서 회로(300)를 제어할 수 있다. 트랜지스터(T2)가 온 상태에 있으면, 입력 단자(INPUT)에서 수신되는 입력 신호는 접지로 분로되고 입력 신호는 감쇠된다. 동시에, 트랜지스터(T1 및 T3) 또한 제어 신호(CTRL1)에 의해 제어되며, 입력(IN) 및 출력(OUT)에서의 임피던스가 모든 감쇠 레벨에 대해 그 각각의 동작가능 범위 내에 유지되도록 설계된다. 이러한 임피던스 정합은, 전송 라인들(TL1, TL2)의 임피던스 및 트랜지스터들(T1, T2, T3)의 임피던스를 적절히 설계하여, 입력 단자 및 출력 단자에서의 결과적인 임피던스들은 모든 감쇠 레벨에 대해 그 각각의 동작가능 범위 내에 유지될 수 있게 함으로써 달성된다.

본 발명의 회로 토폴로지는 도 3의 감쇠 회로(300)의 감쇠 보다 적은 감쇠 또는 큰 감쇠를 제공하는 감쇠기 셀에 이용될 수 있다. 예를 들어, 도 4a는 회로(300) 보다 적은 감쇠를 제공하는 감쇠 회로(400A)를 나타내고, 도 4b는 회로(300) 보다 큰 감쇠를 제공하는 감쇠 회로(400B)를 나타낸다.

감쇠 회로들(300, 400A, 400B)은 전력 증폭기의 AM/AM 변환 특성에 반대되는 진폭 변조(AM)/AM 변환 특성을 나타낸다. 따라서, 이러한 회로들은 전력 증폭기와 직렬로 접속된 전치 보상기(predistorter)로서 이용되어, 증폭기의 유해한 AM/AM 변환 특성을 수정한다. 보다 구체적으로, 전력 증폭기는 전형적으로 이득 압축(gain compression)으로서 참조되는 비선형 특성을 갖는 바, 이러한 특성에 있어서 10dB의 원하는 증폭 변화 그 자체는 높은 입력 신호에 있어서의 9dB에 지나지 않는다. 감쇠 회로들(300, 400A, 400B)의 AM/AM 변환 특성은, dB 이득이 고 입력 신호 레벨로 증가하는 이득 신장(gain expansion) 특성을 나타낸다는 것을 알게 되었다. 적절한 설계에 의해, 감쇠 회로의 이득 신장 특성은 증폭기의 이득 압축 특성을 상쇄시킨다. 증폭기의 비선형성은 수정될 수 있기 때문에, 고가의 선형 증폭기 대신 염가의 증폭기를 감쇠 회로와 함께 이용할 수 있다. 또한, 본 발명의 감쇠 회로가 증폭기 출력의 선형성을 수정함으로써, 증폭기의 최대 선형 출력 전력 레벨을 증가시킬 수 있다.

도 3의 감쇠 회로(300)는 도 5의 3 비트 디지털 감쇠기(500)와 같은 보다 큰 감쇠 회로의 일부로서 구현될 수 있다. 3 비트 디지털 감쇠기(500)는 직렬로 접속된 3개의 감쇠 회로들(501, 502, 503)을 포함한다. 본 예에서, 제 1 회로(501)는 20dB 감쇠기이며, 제 2 회로(502)는 10dB 감쇠기이고, 제 3 회로(503)는 5dB 감쇠기이다. 각 감쇠 회로는 선택적으로 턴온 및 턴오프되어, 감쇠기(500)는 0, 5, 10, 15, 20, 25, 30 및 35dB의 혼합 감쇠를 달성한다. 예를 들어, 제 2, 3 감쇠 회로들(502, 503)이 감쇠 상태에 있고 제 1 감쇠 회로(501)가 비 감쇠 상태에 있는 경우에는, 15dB의 감쇠가 생기고, 제 1, 3 감쇠 회로들(501, 503)이 감쇠 상태에 있고 제 2 감쇠 회로(502)가 비 감쇠 상태에 있는 경우에는, 25dB의 감쇠가 생긴다.

3 비트 디지털 감쇠기(500)는 또한, 제어 신호들(CTRL1, CTRL2, CTRL3)이 연속으로 제어되는 경우에는 전압 가변 감쇠기로서 이용될 수 있으며, 이에 의해 최소 감쇠값과 최대 감쇠값 사이의 임의의 감쇠값을 제공한다. 일 실시예에서, 각 제어 신호들(CTRL1, CTRL2, CTRL3)은 함께 결합되어, 전체 회로가 하나의 제어 신호에 의해 제어된다. 다른 실시예에서, 감쇠 회로들(501, 502, 503)은 순차적으로 제어된다. 제 1 회로(501)는 20dB 감쇠기이며, 제 2 회로(502)는 10dB 감쇠기이고, 제 3 회로(503)는 5dB 감쇠기인 상기 예를 이용하여, 3 비트 디지털 감쇠기의 순차적인 제어는 다음과 같이 수행될 수 있다: (1) 제 3 회로(503)를 우선 제어하여, 요구되는 감쇠에 도달하고, (2) 요구되는 감쇠가 5dB 이상이면, 제 3 감쇠 회로(503)를 그의 최대 설정으로 제어하고, 제 2 회로(502)를 요구되는 감쇠에 이르도록 제어하고, (3) 요구되는 감쇠가 15dB 이상이면, 제 3 및 제 2 감쇠 회로들을 최대 감쇠로 설정하고, 제 1 회로를 요구되는 감쇠를 충족하도록 조정한다. 따라서, 11dB 감쇠가 요구된다면, 제 3 감쇠 회로(503)는 5dB로 설정되고, 제 2 감쇠 회로(502)가 6dB로 설정되며, 제 1 감쇠 회로(501)가 0dB로 설정된다. 18dB 감쇠가 요구된다면, 제 3 및 제 2 감쇠 회로들(502, 503)은 각각 5dB, 10dB의 최대 감쇠로 제어되고, 제 1 감쇠 회로(501)는 3dB로 제어된다.

본 발명의 회로는 또한 도 6의 비반사 스위치 회로(600)와 같은 스위치 회로에 사용될 수 있다. 스위치 회로(600)는 입력 단자(IN)와 제 1, 2 출력 단자들(OUT1, OUT2)을 포함한다. 제 1 스위치 회로(601)가 입력 단자(IN)와 제 1 출력 단자(OUT1) 사이에 접속되고, 제 2 스위치 회로(602)가 입력 단자(IN)와 제 2 출력 단자(OUT2) 사이에 접속된다. 제 1 스위치 회로(601)는 입력 단자(IN)와 제 1 출력 단자(OUT1) 사이에 접속된 2개의 전송 라인(TL1, TL2)과, 접지된 2개의 가변 분로 소자들(611, 612)을 포함한다. 제 1 가변 분로 소자(611)는 2개의 전송 라인들 사이에 접속되고, 제 2 가변 분로 소자(612)는 제 1 출력 단자(OUT1)에 접속된다. 제어 신호(CTRL1)는 스위치(601)를 제어한다. 제 2 스위치 회로(602)는 제 1 스위치 회로(601)의 미러 영상이고, 전송 라인들(TL3, TL4) 및 가변 분로 소자(613, 614)을 포함한다.

스위치 회로(600)가 입력 단자(IN)의 RF 신호를 제 1 출력 단자(OUT1)로 스위치하고자 할 때, 제 1 스위치 회로(601)의 가변 분로 소자들(611, 612)은 제어 신호(CTRL1)에 의해 고 저항 상태로 제어되고, 제 2 스위치 회로(602)의 가변 분로 소자들(613, 614)은 제어 신호(CTRL2)에 의해 저 저항 상태로 제어된다. 이러한 동작 상태에서, 전송 라인들(TL3, TL4) 간의 접촉점(contact node)에서의 가변 분로 소자(613)의 임피던스는 제로에 가깝다. 전송 라인(TL3)은 제 1 스위치 회로와 병렬로 임피던스를 도입하며, 이에 따라 입력 단자(IN)로부터 본 임피던스가, 입력 단자에 접속된 출력 임피던스에 대해 동작가능한 범위 내에 있게 되어, 반사 손실을 막는다. 신호가 제 2 출력 단자(OUT2)로 스위치될 때에는, 제어 신호들(CTRL1, CTRL2)이 반대 상태로 제어된다.

비반사 스위치 회로(600)의 회로 토폴로지는 또한 1개의 스위치 회로 만을 갖는 단극 단투 스위치(도 7a 참조)와 3개의 스위치 회로들을 갖는 단극 삼투 스위치(도 7b 참조)에 사용될 수 있다. 단극 단투 회로는 도 6의 제 1 스위치 회로(601) 만을 포함한다. 단극 삼투 회로는 도 6의 제 1, 2 스위치 회로들(601, 602) 양쪽 모두 외에, 입력 단자(IN)와 제 3 출력 단자(OUT3) 사이에 배치된 제 3 스위치 회로(603)를 포함한다. 제 3 스위치 회로(603)는 가변 분로 소자들(615, 616) 및 전송 라인들(TL5, TL6)을 포함한다. 가변 분로 소자들(615, 616)은 제 3 제어 신호(CTRL3)에 의해 제어된다.

도 7a의 단극 단투 회로는 동작가능 범위 내에서 스위치 회로의 임피던스를 유지하는 것을 돕는 제 3 분로 회로(613)를 선택적으로 포함할 수 있다. 도 7a의 스위치 회로(601)는 다른 회로들과 병렬로 접속되어 있지 않기 때문에, 전송 라인(TL2)의 임피던스는 동작가능 범위 내에 회로의 임피던스를 유지하는 데에 충분하지 않다. 도 6 및 도 7b의 스위치 회로들에 대해서는 항상, 비 감쇠 상태에 있는 1개의 스위치 회로가 있다. 이는 입력에서의 임피던스를 동작가능 범위 내에 유지한다.

이해될 사항으로서, 바람직한 실시예에 의해 본 발명의 기초적인 신규 특징을 설명하였지만, 설명한 장치들의 형태 및 세부적인 사항들에 있어서 그리고 그 동작에 있어서, 본 발명의 기술적 사상을 벗어나지 않으면서 당업자에 의해 다양한 생략, 대안 및 수정이 이루어질 수 있다. 예를 들어, 실질적으로 동일한 방법으로 실질적으로 동일한 기능을 행하여 동일한 결과를 달성하는 요소들의 모든 결합은 본 발명의 범위 내에 있다. 또한, 본 발명의 임의의 개시된 형태 또는 실시예와 관련하여 설명한 구조들 그리고/또는 요소들은 일반적인 설계 선택 사항으로서 임의의 다른 개시된 또는 설명된 또는 제안된 형태 또는 실시예에 통합될 수 있다. 따라서, 본 발명의 기술적 사상의 범위는 특허 청구의 범위에 의해 정해진다.

Claims

입력 단자와;

출력 단자와; 그리고

상기 입력 단자와 상기 출력 단자 사이에 접속된 제 1 감쇠 회로를 포함하고,

상기 제 1 감쇠 회로는:

상기 입력 단자와 상기 출력 단자 간에 직렬로 연결되고, 제 1 전송 라인 임피던스를 갖는 제 1 전송 라인과;

상기 제 1 전송 라인과 상기 입력 단자 사이의 지점에 접속된 1개의 레그를 갖고, 가변 임피던스를 갖는 제 1 가변 분로 소자와;

상기 제 1 전송 라인과 상기 출력 단자 사이의 지점에 접속된 1개의 레그를 갖고, 가변 임피던스를 갖는 제 2 가변 분로 소자와; 그리고

상기 제 1, 2 가변 분로 소자들 각각에 접속되는 제어 신호 단자를 포함하고,

여기서, 상기 제 1 감쇠 회로의 감쇠 레벨은 상기 제어 신호 단자에 입력되는 제어 신호에 의해 제어가능하며,

상기 제 1 전송 라인 임피던스와 상기 제 1, 2 가변 분로 소자들의 가변 임피던스는, 상기 입력 단자에서의 임피던스 레벨이 상기 제 1 감쇠 회로의 모든 감쇠 레벨에 대해 동작가능 범위 내에 있도록 선택되는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 1 항에 있어서,

상기 제 1 전송 라인은 유도성 전송 라인을 포함하고, 상기 제 1, 2 가변 분로 소자들의 상기 가변 임피던스들은 캐패시턴스를 포함하는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 1 항에 있어서,

상기 제 1, 2 가변 분로 소자들 각각은 트랜지스터를 포함하는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 3 항에 있어서,

상기 제 1, 2 가변 분로 소자들중 적어도 하나는 직렬로 접속된 복수의 트랜지스터들을 포함하는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 1 항에 있어서,

상기 입력 단자와 상기 출력 단자 사이에 상기 제 1 감쇠 회로와 직렬로 접속되는 제 2 감쇠 회로를 더 포함하고,

상기 제 2 감쇠 회로는:

제 2 전송 라인 임피던스를 갖고, 상기 제 1 감쇠 회로와 상기 출력 단자 사이에 직렬로 접속되는 제 2 전송 라인과;

상기 제 1 감쇠 회로와 상기 제 2 전송 라인 사이의 지점에 접속된 레그를 갖고, 가변 임피던스를 갖는 제 3 가변 분로 소자와;

상기 제 2 전송 라인과 상기 출력 단자 사이의 지점에 접속된 레그를 갖고, 가변 임피던스를 갖는 제 4 가변 분로 소자와; 그리고

상기 제 3, 4 가변 분로 소자들에 접속되는 제 2 제어 신호 단자를 포함하고,

여기서, 상기 제 2 감쇠 회로의 감쇠 레벨은 상기 제 2 제어 신호 단자에 입력되는 제어 신호에 의해 제어되는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 5 항에 있어서,

상기 제 2 감쇠 회로의 상기 제 2 제어 신호 단자에 입력되는 제어 신호는 상기 제 1 감쇠 회로의 상기 제어 신호 단자에 입력되는 제어 신호와 별개인 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 5 항에 있어서,

상기 제 2 감쇠 회로의 상기 제 2 제어 신호 단자에 입력되는 제어 신호는 상기 제 1 감쇠 회로의 상기 제어 신호 단자에 입력되는 제어 신호와 동일한 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 5 항에 있어서,

상기 제 1, 2 전송 라인 임피던스들과 상기 제 1, 2, 3 및 제 4 가변 분로 소자들의 임피던스들은, 상기 회로의 상기 입력 단자에서의 임피던스 레벨이 상기 제 1, 2 감쇠 회로들의 각 감쇠 레벨에 대해 동작가능 범위 내에 유지되도록 선택되는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 5 항에 있어서,

상기 제 1, 2, 3 및 제 4 가변 분로 소자들 각각은 트랜지스터를 포함하는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 5 항에 있어서,

상기 제 1 감쇠 회로의 감쇠 팩터는 상기 2 감쇠 회로의 감쇠 팩터와 다른 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 6 항에 있어서,

상기 제 1, 2 전송 라인 임피던스들과 상기 제 1, 2, 3 및 제 4 가변 분로 소자들의 임피던스들은, 상기 제 1, 2 감쇠 회로들 각각의 임피던스 레벨이 상기 제 1, 2 감쇠 회로들의 모든 감쇠 레벨들에 대해 동작가능 범위 내에 있도록 선택되는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 1 항에 있어서,

상기 제 1 감쇠 회로의 감쇠 레벨은 상기 제 1, 2 분로 소자들에 접속된 상기 제어 신호 단자에 입력되는 제어 신호에 의해서만 제어되는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 1 항에 있어서,

상기 제 2 가변 분로 소자와 상기 출력 단자 간에 접속되는 적어도 하나의 추가적인 회로 부분을 더 포함하고,

상기 적어도 하나의 추가적인 회로 부분 각각은 상기 제 1 전송 라인과 직렬로 접속되는 추가적인 전송 라인과, 상기 추가적인 전송 라인과 상기 출력 단자 사이의 지점에 접속되는 레그를 갖는 추가적인 분로 소자를 포함하는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 1 항에 있어서,

상기 입력 단자에서의 상기 임피던스 레벨의 상기 동작가능 범위는, 공칭 임피던스 레벨로 적어도 10dB의 리턴 손실을 나타내는 임피던스 범위를 포함하는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
제 1 항에 있어서,

감쇠되어야 하는 무선 주파수 신호들의 주파수는 적어도 100MHz인 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
입력 단자와;

출력 단자와; 그리고

상기 입력 단자와 상기 출력 단자 사이에 직렬로 접속되는 복수의 감쇠단들을 포함하고,

상기 복수의 감쇠단들 각각은:

상기 입력 단자와 상기 출력 단자 사이에 직렬로 연결되고, 전송 임피던스를 갖는 전송 라인과;

상기 전송 라인과 상기 입력 단자 사이의 지점에 접속되는 레그를 갖고, 가변 분로 임피던스를 갖는 제 1 가변 분로 소자와;

상기 전송 라인과 상기 출력 단자 사이의 지점에 연결되는 레그를 갖고, 가변 분로 임피던스를 갖는 제 2 가변 분로 소자와; 그리고

상기 제 1, 2 가변 분로 소자들 각각에 접속되는 제어 신호 단자를 포함하고,

여기서, 상기 복수의 감쇠단들 각각의 감쇠 레벨은 상기 제어 신호 단자에 입력되는 제어 신호에 의해 제어가능하고,

상기 전송 임피던스 및 상기 가변 분로 임피던스는, 상기 입력 단자에서의 임피던스 레벨이 모든 감쇠 레벨들에 대해 동작가능 범위 내에 유지되도록 선택되는 것을 특징으로 하는 무선 주파수 신호를 감쇠하는 감쇠 회로.
제 16 항에 있어서,

상기 감쇠단들 각각의 상기 전송 라인은 유도성 전송 라인을 포함하고, 상기 감쇠단들 각각의 상기 제 1, 2 가변 분로 소자들의 임피던스들은 캐패시턴스를 포함하는 것을 특징으로 하는 무선 주파수 신호를 감쇠하는 감쇠 회로.
제 16 항에 있어서,

상기 복수의 감쇠단들은 3개의 감쇠단들을 포함하는 것을 특징으로 하는 무선 주파수 신호를 감쇠하는 감쇠 회로.
제 18 항에 있어서,

상기 3개의 감쇠단들 각각의 감쇠 팩터는 나머지 감쇠단들의 감쇠 팩터와 다른 것을 특징으로 하는 무선 주파수 신호를 감쇠하는 감쇠 회로.
제 16 항에 있어서,

상기 복수의 감쇠기단들 각각의 상기 제 1, 2 가변 분로 소자들 각각은 트랜지스터를 포함하는 것을 특징으로 하는 무선 주파수 신호를 감쇠하는 감쇠 회로.
제 20 항에 있어서,

상기 복수의 감쇠단들 각각의 상기 제 1, 2 가변 분로 소자들중 적어도 하나는 직렬로 접속된 복수의 트랜지스터들을 포함하는 것을 특징으로 하는 무선 주파수 신호를 감쇠하는 감쇠 회로.
제 16 항에 있어서,

상기 복수의 감쇠단들 각각은 상기 감쇠 회로의 여러 가지 감쇠 레벨을 달성하기 위해 완전 온 상태와 완전 오프 상태중 하나의 상태로 독립적으로 그리고 선택적으로 동작가능한 것을 특징으로 하는 무선 주파수 신호를 감쇠하는 감쇠 회로.
제 16 항에 있어서,

상기 복수의 감쇠단들 각각의 감쇠 레벨은 상기 제어 신호 단자에 입력되는 상기 제어 신호에 의해서만 제어가능한 것을 특징으로 하는 무선 주파수 신호를 감쇠하는 감쇠 회로.
제 16 항에 있어서,

상기 입력 단자에서의 상기 임피던스 레벨의 상기 동작가능 범위는 공칭 임피던스 레벨로 적어도 10dB의 리턴 손실을 나타내는 임피던스 범위를 포함하는 것을 특징으로 하는 무선 주파수 신호를 감쇠하는 감쇠 회로.
제 16 항에 있어서,

감쇠되어야 하는 무선 신호들의 주파수는 적어도 100MHz인 것을 특징으로 하는 무선 주파수 신호를 감쇠하는 감쇠 회로.
제 2 항에 있어서,

상기 제어 신호는 상기 제 1, 2 가변 분로 소자들의 상기 트랜지스터들 각각의 게이트에 대한 입력으로서 접속되는 것을 특징으로 하는 무선 주파수 신호의 감쇠 회로.
삭제
삭제
삭제
삭제
삭제
삭제
삭제