JP2000077903A - マイクロ波ｓｐｄｔスイッチ - Google Patents
マイクロ波ｓｐｄｔスイッチInfo
- Publication number
- JP2000077903A JP2000077903A JP11073205A JP7320599A JP2000077903A JP 2000077903 A JP2000077903 A JP 2000077903A JP 11073205 A JP11073205 A JP 11073205A JP 7320599 A JP7320599 A JP 7320599A JP 2000077903 A JP2000077903 A JP 2000077903A
- Authority
- JP
- Japan
- Prior art keywords
- port
- switch
- microwave
- switching element
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 アイソレーション低下と消費電力増加を防止
しつつ非線形歪み低減をはかる。 【解決手段】 送信時に制御電圧Ｖｃ＝Ｌに制御される
と、スイッチ回路１側のＰＩＮダイオードＤ１１、Ｄ１
２、Ｄ１３とスイッチ回路２側のＰＩＮダイオードＤ２
１が共にオフになり、スイッチ回路１では送信ポートＰ
１が１／４波長マイクロストリップ線路１１、１２を介
してアンテナポートＰ２に接続され、スイッチ回路２で
はアンテナポートＰ１と受信ポートＰ３の間が遮断され
る。受信時には制御電圧Ｖｃ＝Ｈに制御されると、スイ
ッチ回路１側のＰＩＮダイオードＤ１１、Ｄ１２、Ｄ１
３とスイッチ回路２側のＰＩＮダイオードＤ２１が共に
オンになり、スイッチ回路１では送信ポートＰ１とアン
テナポートＰ２の間が遮断され、スイッチ回路２ではア
ンテナポートＰ１と受信ポートＰ３の間が導通する。
しつつ非線形歪み低減をはかる。 【解決手段】 送信時に制御電圧Ｖｃ＝Ｌに制御される
と、スイッチ回路１側のＰＩＮダイオードＤ１１、Ｄ１
２、Ｄ１３とスイッチ回路２側のＰＩＮダイオードＤ２
１が共にオフになり、スイッチ回路１では送信ポートＰ
１が１／４波長マイクロストリップ線路１１、１２を介
してアンテナポートＰ２に接続され、スイッチ回路２で
はアンテナポートＰ１と受信ポートＰ３の間が遮断され
る。受信時には制御電圧Ｖｃ＝Ｈに制御されると、スイ
ッチ回路１側のＰＩＮダイオードＤ１１、Ｄ１２、Ｄ１
３とスイッチ回路２側のＰＩＮダイオードＤ２１が共に
オンになり、スイッチ回路１では送信ポートＰ１とアン
テナポートＰ２の間が遮断され、スイッチ回路２ではア
ンテナポートＰ１と受信ポートＰ３の間が導通する。
Description
【０００１】
【発明の属する技術分野】本発明は、信号分岐、アンテ
ナ切り替え等のために１つの回路を他の２つの回路のど
ちらかに接続するマイクロ波ＳＰＤＴ（Single-Pole Do
uble-Throw：単極双投接点）スイッチに関する。
ナ切り替え等のために１つの回路を他の２つの回路のど
ちらかに接続するマイクロ波ＳＰＤＴ（Single-Pole Do
uble-Throw：単極双投接点）スイッチに関する。
【０００２】
【従来の技術】従来、この種のマイクロ波ＳＰＤＴスイ
ッチとしては、 １．ＰＩＮダイオード、キャパシタ、抵抗素子及びチョ
ークコイルにより構成された非共振π型回路、 ２．ＧａＡｓＦＥＴ及び抵抗素子により構成された非共
振π型回路、 ３．上記以外の他のスイッチング素子（ショットキーダ
イオード、ＰＮ接合ダイオード、ＪＦＥＴ、ＭＯＳＦＥ
Ｔ又はＢＪＴ）、キャパシタ、抵抗素子及びチョークコ
イルにより構成された非共振π型回路等が知られてい
る。
ッチとしては、 １．ＰＩＮダイオード、キャパシタ、抵抗素子及びチョ
ークコイルにより構成された非共振π型回路、 ２．ＧａＡｓＦＥＴ及び抵抗素子により構成された非共
振π型回路、 ３．上記以外の他のスイッチング素子（ショットキーダ
イオード、ＰＮ接合ダイオード、ＪＦＥＴ、ＭＯＳＦＥ
Ｔ又はＢＪＴ）、キャパシタ、抵抗素子及びチョークコ
イルにより構成された非共振π型回路等が知られてい
る。
【０００３】図４は従来例としてＰＩＮダイオードを用
いたマイクロ波ＳＰＤＴスイッチを示している。ポート
Ｐ１には送信信号が印加され、ポートＰ２は不図示の送
受信兼用アンテナに接続され、ポートＰ３から受信信号
が出力される。また、制御電圧Ｖｃ１、Ｖｃ２は送受信
を切り替えるために印加される。そして、送信時にはポ
ートＰ１に印加されたＲＦ信号がスイッチ回路１を構成
するカップリングコンデンサＣ、ＰＩＮダイオードＱ２
を介してカップリングコンデンサＣ、ポートＰ２に出力
され、また、受信時にはポートＰ２、カップリングコン
デンサＣを介して入力した信号がスイッチ回路２を構成
するＰＩＮダイオードＱ３、カップリングコンデンサ
Ｃ、ポートＰ３を介して取り出される。
いたマイクロ波ＳＰＤＴスイッチを示している。ポート
Ｐ１には送信信号が印加され、ポートＰ２は不図示の送
受信兼用アンテナに接続され、ポートＰ３から受信信号
が出力される。また、制御電圧Ｖｃ１、Ｖｃ２は送受信
を切り替えるために印加される。そして、送信時にはポ
ートＰ１に印加されたＲＦ信号がスイッチ回路１を構成
するカップリングコンデンサＣ、ＰＩＮダイオードＱ２
を介してカップリングコンデンサＣ、ポートＰ２に出力
され、また、受信時にはポートＰ２、カップリングコン
デンサＣを介して入力した信号がスイッチ回路２を構成
するＰＩＮダイオードＱ３、カップリングコンデンサ
Ｃ、ポートＰ３を介して取り出される。
【０００４】
【発明が解決しようとする課題】１．一般にダイオード
を信号経路に用いた非共振π型回路では、信号導通時の
挿入損失が大きいという問題点がある。なお、これを低
減させるためには、例えばＰＩＮダイオードを用いた場
合、その真正領域の厚さを小さくするか又は断面積を大
きくしたり、大きな電流を流す等の方法が考えられる。
しかしながら、前者の方法ではアノード−カソード間の
容量が増加するので信号遮断時のアイソレーションが低
下するという問題点があり、また、後者の方法では消費
電力が増加するという問題点がある。
を信号経路に用いた非共振π型回路では、信号導通時の
挿入損失が大きいという問題点がある。なお、これを低
減させるためには、例えばＰＩＮダイオードを用いた場
合、その真正領域の厚さを小さくするか又は断面積を大
きくしたり、大きな電流を流す等の方法が考えられる。
しかしながら、前者の方法ではアノード−カソード間の
容量が増加するので信号遮断時のアイソレーションが低
下するという問題点があり、また、後者の方法では消費
電力が増加するという問題点がある。
【０００５】２．一般に、ＦＥＴやＢＪＴを用いた非共
振π型回路では、信号導通時の非線形歪みが大きいとい
う問題点がある。なお、これを低減させるためには、Ｆ
ＥＴのソース−ドレイン間、ＢＪＴのエミッタ−コレク
タ間の等価抵抗を下げる方法が考えられる。このために
はＦＥＴを用いた場合、例えばゲート幅を大きくした
り、チャネル不純物濃度を上げたり、ソース−ドレイン
間距離を短くする等の方法が考えられ、また、ＢＪＴを
用いた場合にはエミッタ面積を大きくしたり、等価コレ
クタ層厚を小さくしたり、コレクタ領域の不純物濃度を
上げる等の方法が考えられる。しかしながら、いずれの
方法によっても、信号遮断時のソース−ドレイン間、エ
ミッタ−コレクタ間の容量が増加してアイソレーション
が低下するという問題点がある。３．また、図４に示す
従来例では、２系統の制御電圧Ｖｃ１、Ｖｃ２によりそ
れぞれスイッチ回路１、２を選択的に導通、遮断させる
ので、回路構成が複雑になり、部品点数が増加するとい
う問題点がある。
振π型回路では、信号導通時の非線形歪みが大きいとい
う問題点がある。なお、これを低減させるためには、Ｆ
ＥＴのソース−ドレイン間、ＢＪＴのエミッタ−コレク
タ間の等価抵抗を下げる方法が考えられる。このために
はＦＥＴを用いた場合、例えばゲート幅を大きくした
り、チャネル不純物濃度を上げたり、ソース−ドレイン
間距離を短くする等の方法が考えられ、また、ＢＪＴを
用いた場合にはエミッタ面積を大きくしたり、等価コレ
クタ層厚を小さくしたり、コレクタ領域の不純物濃度を
上げる等の方法が考えられる。しかしながら、いずれの
方法によっても、信号遮断時のソース−ドレイン間、エ
ミッタ−コレクタ間の容量が増加してアイソレーション
が低下するという問題点がある。３．また、図４に示す
従来例では、２系統の制御電圧Ｖｃ１、Ｖｃ２によりそ
れぞれスイッチ回路１、２を選択的に導通、遮断させる
ので、回路構成が複雑になり、部品点数が増加するとい
う問題点がある。
【０００６】本発明は上記従来例の問題点に鑑み、アイ
ソレーション低下と消費電力増加を防止しつつ非線形歪
み低減をはかることができるマイクロ波ＳＰＤＴスイッ
チを提供することを目的とする。本発明はまた、制御電
圧を共通化して回路構成を簡略化することができるマイ
クロ波ＳＰＤＴスイッチを提供することを目的とする。
ソレーション低下と消費電力増加を防止しつつ非線形歪
み低減をはかることができるマイクロ波ＳＰＤＴスイッ
チを提供することを目的とする。本発明はまた、制御電
圧を共通化して回路構成を簡略化することができるマイ
クロ波ＳＰＤＴスイッチを提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の発明は上
記目的を達成するために、第１のポートを第２又は第３
のポートに選択的に接続するマイクロ波ＳＰＤＴスイッ
チにおいて、前記第１のポート及び第２のポートの間に
直列に接続された複数の１／４波長マイクロストリップ
線路と、前記複数のマイクロストリップ線路に対してこ
れらの接続部とグランド間にバイパスコンデンサを介し
て接続され、前記第１のポート及び第２のポートの間を
選択的に導通又は遮断する第１のスイッチング素子と、
前記第１のポート及び第３のポートの間を、前記第１の
ポート及び第２のポートの間が導通時に遮断し、遮断時
に導通する第２のスイッチング素子とを具備することを
特徴とする。上記構成により、ＰＩＮダイオード、ＦＥ
Ｔ、ＢＪＴ等のスイッチング素子を介することなく、第
１のポートと第２のポートの間に信号が流れるので、ア
イソレーション低下と消費電力増加を防止することがで
きる。
記目的を達成するために、第１のポートを第２又は第３
のポートに選択的に接続するマイクロ波ＳＰＤＴスイッ
チにおいて、前記第１のポート及び第２のポートの間に
直列に接続された複数の１／４波長マイクロストリップ
線路と、前記複数のマイクロストリップ線路に対してこ
れらの接続部とグランド間にバイパスコンデンサを介し
て接続され、前記第１のポート及び第２のポートの間を
選択的に導通又は遮断する第１のスイッチング素子と、
前記第１のポート及び第３のポートの間を、前記第１の
ポート及び第２のポートの間が導通時に遮断し、遮断時
に導通する第２のスイッチング素子とを具備することを
特徴とする。上記構成により、ＰＩＮダイオード、ＦＥ
Ｔ、ＢＪＴ等のスイッチング素子を介することなく、第
１のポートと第２のポートの間に信号が流れるので、ア
イソレーション低下と消費電力増加を防止することがで
きる。
【０００８】請求項２記載の発明は、請求項１記載のマ
イクロ波ＳＰＤＴスイッチにおいて、前記第３のポート
とグランドの間に、第１の入力整合抵抗と、１／４波長
マイクロストリップ線路から成るスタブと第３のスイッ
チング素子が直列に接続され、前記第３のスイッチング
素子は、前記第１のポートと第２のポートの間が導通時
に遮断し、遮断時に導通することを特徴とする。上記構
成により、第１のポートと第３のポートの間が遮断時に
第３のポート入力整合をとることができる。
イクロ波ＳＰＤＴスイッチにおいて、前記第３のポート
とグランドの間に、第１の入力整合抵抗と、１／４波長
マイクロストリップ線路から成るスタブと第３のスイッ
チング素子が直列に接続され、前記第３のスイッチング
素子は、前記第１のポートと第２のポートの間が導通時
に遮断し、遮断時に導通することを特徴とする。上記構
成により、第１のポートと第３のポートの間が遮断時に
第３のポート入力整合をとることができる。
【０００９】請求項３記載の発明は、請求項１又は２記
載のマイクロ波ＳＰＤＴスイッチにおいて、前記第１の
ポートとグランドの間に第２の入力整合抵抗と第４のス
イッチング素子が直列に接続され、前記第４のスイッチ
ング素子は、前記第１のポートと第２のポートの間が導
通時に遮断し、遮断時に導通することを特徴とする。上
記構成により、第１のポートと第２のポートの間が遮断
時に第２のポートの入力整合をとることができる。
載のマイクロ波ＳＰＤＴスイッチにおいて、前記第１の
ポートとグランドの間に第２の入力整合抵抗と第４のス
イッチング素子が直列に接続され、前記第４のスイッチ
ング素子は、前記第１のポートと第２のポートの間が導
通時に遮断し、遮断時に導通することを特徴とする。上
記構成により、第１のポートと第２のポートの間が遮断
時に第２のポートの入力整合をとることができる。
【００１０】請求項４記載の発明は、第１のポートを第
２又は第３のポートに選択的に接続するマイクロ波ＳＰ
ＤＴスイッチにおいて、前記第２、第１のポートの間に
おいて、第１のスイッチング素子がオフの時に前記第２
のポートを介して入力する第１の信号を通過させ、前記
第１のスイッチング素子がオンの時に並列共振回路を構
成して前記第１の信号を遮断する第１のスイッチ回路
と、前記第１、第３のポート間において、第２のスイッ
チング素子がオフの時に並列共振回路を構成して前記第
１の信号を遮断し、前記第２のスイッチング素子がオン
の時に前記第１のポートを介して入力する第２の信号を
通過させる第２のスイッチ回路と、前記第１、第２のス
イッチング素子に電流を印加してこれらを同時にオフ、
又は同時にオンにするための制御端子とを具備すること
を特徴とする。
２又は第３のポートに選択的に接続するマイクロ波ＳＰ
ＤＴスイッチにおいて、前記第２、第１のポートの間に
おいて、第１のスイッチング素子がオフの時に前記第２
のポートを介して入力する第１の信号を通過させ、前記
第１のスイッチング素子がオンの時に並列共振回路を構
成して前記第１の信号を遮断する第１のスイッチ回路
と、前記第１、第３のポート間において、第２のスイッ
チング素子がオフの時に並列共振回路を構成して前記第
１の信号を遮断し、前記第２のスイッチング素子がオン
の時に前記第１のポートを介して入力する第２の信号を
通過させる第２のスイッチ回路と、前記第１、第２のス
イッチング素子に電流を印加してこれらを同時にオフ、
又は同時にオンにするための制御端子とを具備すること
を特徴とする。
【００１１】上記構成により、第２、第１ポート間、及
び第１、第３のポート間において、信号が半導体素子を
介して流れないように構成することができるので、信号
の非線形歪みを低減することができ、また、並列共振回
路により信号を遮断するのでアイソレーション低下を防
止することができる。また、第２、第１のポート間、及
び第１、第３のポート間において、一方のスイッチング
素子を遮断状態にして信号を通過させることができるの
で、消費電力の増加を防止することができる。
び第１、第３のポート間において、信号が半導体素子を
介して流れないように構成することができるので、信号
の非線形歪みを低減することができ、また、並列共振回
路により信号を遮断するのでアイソレーション低下を防
止することができる。また、第２、第１のポート間、及
び第１、第３のポート間において、一方のスイッチング
素子を遮断状態にして信号を通過させることができるの
で、消費電力の増加を防止することができる。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は本発明に係るマイクロ波Ｓ
ＰＤＴスイッチの一実施形態を示す回路図、図２は図１
のスイッチの送信時の動作を示す説明図、図３は図１の
スイッチの受信時の動作を示す説明図である。
施の形態を説明する。図１は本発明に係るマイクロ波Ｓ
ＰＤＴスイッチの一実施形態を示す回路図、図２は図１
のスイッチの送信時の動作を示す説明図、図３は図１の
スイッチの受信時の動作を示す説明図である。
【００１３】図１において、アンテナポートＰ２は不図
示の送受信兼用アンテナに接続され、また、カップリン
グコンデンサＣ０の一端に接続されている。送信信号が
印加される送信ポートＰ１は、カップリングコンデンサ
Ｃ１１を介して１／４波長マイクロストリップ線路１１
の一端とＰＩＮダイオードＤ１１のアノードに接続され
ている。１／４波長マイクロストリップ線路１１の他端
は、１／４波長マイクロストリップ線路１２を介してカ
ップリングコンデンサＣ０の他端に接続されると共に、
ＰＩＮダイオードＤ１３のカソードに接続されている。
示の送受信兼用アンテナに接続され、また、カップリン
グコンデンサＣ０の一端に接続されている。送信信号が
印加される送信ポートＰ１は、カップリングコンデンサ
Ｃ１１を介して１／４波長マイクロストリップ線路１１
の一端とＰＩＮダイオードＤ１１のアノードに接続され
ている。１／４波長マイクロストリップ線路１１の他端
は、１／４波長マイクロストリップ線路１２を介してカ
ップリングコンデンサＣ０の他端に接続されると共に、
ＰＩＮダイオードＤ１３のカソードに接続されている。
【００１４】ＰＩＮダイオードＤ１１のカソードはＰＩ
ＮダイオードＤ１２のアノードに接続され、ＰＩＮダイ
オードＤ１２のカソードは抵抗Ｒ１１を介して接地され
ている。ＰＩＮダイオードＤ１３のアノードはバイアス
抵抗Ｒ１２を介して送信／受信切り替え用の制御電圧Ｖ
ｃ（＝Ｌｏ／Ｈｉ）が印加されると共に、バイパスコン
デンサＣ１２を介して接地されている。これらの１／４
波長マイクロストリップ線路１１、１２、ＰＩＮダイオ
ードＤ１１、Ｄ１２、抵抗Ｒ１１、ＰＩＮダイオードＤ
１３、バイアス抵抗Ｒ１２及びバイパスコンデンサＣ１
２は、送信用のスイッチ回路１を構成し、また、ＰＩＮ
ダイオードＤ１１、Ｄ１２、抵抗Ｒ１１は送信信号の遮
断時の入力整合を取るために設けられている。
ＮダイオードＤ１２のアノードに接続され、ＰＩＮダイ
オードＤ１２のカソードは抵抗Ｒ１１を介して接地され
ている。ＰＩＮダイオードＤ１３のアノードはバイアス
抵抗Ｒ１２を介して送信／受信切り替え用の制御電圧Ｖ
ｃ（＝Ｌｏ／Ｈｉ）が印加されると共に、バイパスコン
デンサＣ１２を介して接地されている。これらの１／４
波長マイクロストリップ線路１１、１２、ＰＩＮダイオ
ードＤ１１、Ｄ１２、抵抗Ｒ１１、ＰＩＮダイオードＤ
１３、バイアス抵抗Ｒ１２及びバイパスコンデンサＣ１
２は、送信用のスイッチ回路１を構成し、また、ＰＩＮ
ダイオードＤ１１、Ｄ１２、抵抗Ｒ１１は送信信号の遮
断時の入力整合を取るために設けられている。
【００１５】カップリングコンデンサＣ０の他端はま
た、ＰＩＮダイオードＤ２１のアノードに接続され、Ｐ
ＩＮダイオードＤ２１のカソードはカップリングコンデ
ンサＣ２１を介して受信ポートＰ３に接続されると共
に、抵抗Ｒ２１の一端に接続されている。抵抗Ｒ２１の
他端は、１／４波長マイクロストリップ線路から成るス
タブ１３を介してＰＩＮダイオードＤ２２のアノードに
接続され、ＰＩＮダイオードＤ２２のカソードは接地さ
れている。これらのＰＩＮダイオードＤ２１、抵抗Ｒ２
１、スタブ１３及びＰＩＮダイオードＤ２２は受信用の
スイッチ回路２を構成し、また、抵抗Ｒ２１は受信信号
の遮断時の入力整合を取るために設けられている。
た、ＰＩＮダイオードＤ２１のアノードに接続され、Ｐ
ＩＮダイオードＤ２１のカソードはカップリングコンデ
ンサＣ２１を介して受信ポートＰ３に接続されると共
に、抵抗Ｒ２１の一端に接続されている。抵抗Ｒ２１の
他端は、１／４波長マイクロストリップ線路から成るス
タブ１３を介してＰＩＮダイオードＤ２２のアノードに
接続され、ＰＩＮダイオードＤ２２のカソードは接地さ
れている。これらのＰＩＮダイオードＤ２１、抵抗Ｒ２
１、スタブ１３及びＰＩＮダイオードＤ２２は受信用の
スイッチ回路２を構成し、また、抵抗Ｒ２１は受信信号
の遮断時の入力整合を取るために設けられている。
【００１６】このような構成において、送信時に制御電
圧Ｖｃ＝Ｌｏに制御されると、スイッチ回路１側のＰＩ
ＮダイオードＤ１１、Ｄ１２、Ｄ１３とスイッチ回路２
側のＰＩＮダイオードＤ２１が共にオフになる。したが
って、図２に示すようにスイッチ回路１では、送信ポー
トＰ１が１／４波長マイクロストリップ線路１１、１２
を介してアンテナポートＰ２に導通する共に、アンテナ
ポートＰ２と受信ポートＰ３の間が遮断される。
圧Ｖｃ＝Ｌｏに制御されると、スイッチ回路１側のＰＩ
ＮダイオードＤ１１、Ｄ１２、Ｄ１３とスイッチ回路２
側のＰＩＮダイオードＤ２１が共にオフになる。したが
って、図２に示すようにスイッチ回路１では、送信ポー
トＰ１が１／４波長マイクロストリップ線路１１、１２
を介してアンテナポートＰ２に導通する共に、アンテナ
ポートＰ２と受信ポートＰ３の間が遮断される。
【００１７】更に、このときスイッチ回路１では、ＰＩ
ＮダイオードＤ１１、Ｄ１２が遮断されると共に、スイ
ッチ回路２では、ＰＩＮダイオードＤ２２がオフである
のでスタブ１３が１／４波長オープンスタブ（信号ライ
ンに対してショート）となり、受信ポートＰ２が抵抗Ｒ
２１を介して等価的接地される。
ＮダイオードＤ１１、Ｄ１２が遮断されると共に、スイ
ッチ回路２では、ＰＩＮダイオードＤ２２がオフである
のでスタブ１３が１／４波長オープンスタブ（信号ライ
ンに対してショート）となり、受信ポートＰ２が抵抗Ｒ
２１を介して等価的接地される。
【００１８】また、受信時には制御電圧Ｖｃ＝Ｈｉに制
御されると、スイッチ回路１側のＰＩＮダイオードＤ１
１、Ｄ１２、Ｄ１３とスイッチ回路２側のＰＩＮダイオ
ードＤ２１が共にオンになる。このとき、スイッチ回路
１では、ＰＩＮダイオードＤ１３がオンであるので送信
ポートＰ１から見て１／４波長マイクロストリップ線路
１１がショートスタブ（信号ラインに対してオープン）
となり、また、アンテナポートＰ２及び受信ポートＰ３
から見て１／４波長ストリップ線路１２がショートスタ
ブ（信号ラインに対してオープン）となる。また、ＰＩ
ＮダイオードＤ２２がオンであるので受信ポートＰ３か
ら見てスタブ１３がショートスタブ（信号ラインに対し
てオープン）となる。
御されると、スイッチ回路１側のＰＩＮダイオードＤ１
１、Ｄ１２、Ｄ１３とスイッチ回路２側のＰＩＮダイオ
ードＤ２１が共にオンになる。このとき、スイッチ回路
１では、ＰＩＮダイオードＤ１３がオンであるので送信
ポートＰ１から見て１／４波長マイクロストリップ線路
１１がショートスタブ（信号ラインに対してオープン）
となり、また、アンテナポートＰ２及び受信ポートＰ３
から見て１／４波長ストリップ線路１２がショートスタ
ブ（信号ラインに対してオープン）となる。また、ＰＩ
ＮダイオードＤ２２がオンであるので受信ポートＰ３か
ら見てスタブ１３がショートスタブ（信号ラインに対し
てオープン）となる。
【００１９】したがって、図３に示すようにスイッチ回
路２では、アンテナポートＰ２がＰＩＮダイオードＤ２
１を介して受信ポートＰ３に接続されると共に、抵抗Ｒ
２１、スタブ１３及びＰＩＮダイオードＤ２２の経路が
等価的に遮断される。また、スイッチ回路１では、送信
ポートＰ１とアンテナポートＰ２の間が遮断されると共
に、送信ポートＰ１がＰＩＮダイオードＤ１１、Ｄ１２
及び抵抗Ｒ１１を介して接地される。
路２では、アンテナポートＰ２がＰＩＮダイオードＤ２
１を介して受信ポートＰ３に接続されると共に、抵抗Ｒ
２１、スタブ１３及びＰＩＮダイオードＤ２２の経路が
等価的に遮断される。また、スイッチ回路１では、送信
ポートＰ１とアンテナポートＰ２の間が遮断されると共
に、送信ポートＰ１がＰＩＮダイオードＤ１１、Ｄ１２
及び抵抗Ｒ１１を介して接地される。
【００２０】したがって、送信時には図２に示すように
送信信号が１／４波長マイクロストリップ線路１１、１
２のみを介して流れ、従来例のようなＰＩＮダイオー
ド、ＦＥＴ、ＢＪＴを介して流れないので、アイソレー
ション低下と消費電力増加を防止しつつ非線形歪み低減
をはかることができる。なお、上記構成では、アンテナ
ポートＰ２と受信ポートＰ３の間をＰＩＮダイオードＤ
２１によりスイッチングしたが、代わりにスイッチ回路
１側と同様な構成としてもよい。但しこの場合は制御電
圧端子が２個必要になる。
送信信号が１／４波長マイクロストリップ線路１１、１
２のみを介して流れ、従来例のようなＰＩＮダイオー
ド、ＦＥＴ、ＢＪＴを介して流れないので、アイソレー
ション低下と消費電力増加を防止しつつ非線形歪み低減
をはかることができる。なお、上記構成では、アンテナ
ポートＰ２と受信ポートＰ３の間をＰＩＮダイオードＤ
２１によりスイッチングしたが、代わりにスイッチ回路
１側と同様な構成としてもよい。但しこの場合は制御電
圧端子が２個必要になる。
【００２１】次に図５〜７を参照して第２の実施形態に
ついて説明する。図５は本発明に係るマイクロ波ＳＰＤ
Ｔスイッチの第２の実施形態を示す回路図、図６は図５
のスイッチの送信時の動作を示す説明図、図７は図５の
スイッチの受信時の動作を示す説明図である。
ついて説明する。図５は本発明に係るマイクロ波ＳＰＤ
Ｔスイッチの第２の実施形態を示す回路図、図６は図５
のスイッチの送信時の動作を示す説明図、図７は図５の
スイッチの受信時の動作を示す説明図である。
【００２２】図５において、アンテナポートＰ２は不図
示の送受信兼用アンテナに接続され、また、カップリン
グコンデンサＣ５の一端に接続されている。送信信号が
印加される送信ポートＰ１はコンデンサＣ１の一端に接
続され、コンデンサＣ１の他端はコンデンサＣ２の一端
とインダクタＬ１の一端に接続されている。コンデンサ
Ｃ２の他端はＰＩＮダイオードＱ１のアノードに接続さ
れ、ＰＩＮダイオードＱ１のカソードとインダクタＬ１
の他端はカップリングコンデンサＣ５の他端に接続され
ている。コンデンサＣ１と、コンデンサＣ２、ＰＩＮダ
イオードＱ１及びインダクタＬ１の並列回路はスイッチ
回路１を構成している。そして、コンデンサＣ１とイン
ダクタＬ１の直列回路は、送信ポートＰ１からの送信信
号の周波数に対して共振するように構成され、また、コ
ンデンサＣ２とインダクタＬ１の並列回路は送信ポート
Ｐ１からの送信信号の周波数に対して共振するように構
成されている。
示の送受信兼用アンテナに接続され、また、カップリン
グコンデンサＣ５の一端に接続されている。送信信号が
印加される送信ポートＰ１はコンデンサＣ１の一端に接
続され、コンデンサＣ１の他端はコンデンサＣ２の一端
とインダクタＬ１の一端に接続されている。コンデンサ
Ｃ２の他端はＰＩＮダイオードＱ１のアノードに接続さ
れ、ＰＩＮダイオードＱ１のカソードとインダクタＬ１
の他端はカップリングコンデンサＣ５の他端に接続され
ている。コンデンサＣ１と、コンデンサＣ２、ＰＩＮダ
イオードＱ１及びインダクタＬ１の並列回路はスイッチ
回路１を構成している。そして、コンデンサＣ１とイン
ダクタＬ１の直列回路は、送信ポートＰ１からの送信信
号の周波数に対して共振するように構成され、また、コ
ンデンサＣ２とインダクタＬ１の並列回路は送信ポート
Ｐ１からの送信信号の周波数に対して共振するように構
成されている。
【００２３】送信／受信切り替え用の制御電圧Ｖｃは１
／４波長マイクロストリップ線路２１の一端とバイパス
コンデンサＣ４の一端に印加され、１／４波長マイクロ
ストリップ線路２１の他端はコンデンサＣ２とＰＩＮダ
イオードＱ１の間に接続されている。バイパスコンデン
サＣ４の他端は接地されている。
／４波長マイクロストリップ線路２１の一端とバイパス
コンデンサＣ４の一端に印加され、１／４波長マイクロ
ストリップ線路２１の他端はコンデンサＣ２とＰＩＮダ
イオードＱ１の間に接続されている。バイパスコンデン
サＣ４の他端は接地されている。
【００２４】カップリングコンデンサＣ５の他端はま
た、ＰＩＮダイオードＱ２のアノードとインダクタＬ２
の一端に接続されている。インダクタＬ２の他端はカッ
プリングコンデンサＣ３の一端に接続され、カップリン
グコンデンサＣ３の他端とＰＩＮダイオードＱ２のカソ
ードはカップリングコンデンサＣ６の一端と１／４波長
マイクロストリップ線路２２の一端に接続されている。
カップリングコンデンサＣ６の他端は受信ポートＰ３に
接続され、１／４波長マイクロストリップ線路２２の他
端は接地されている。
た、ＰＩＮダイオードＱ２のアノードとインダクタＬ２
の一端に接続されている。インダクタＬ２の他端はカッ
プリングコンデンサＣ３の一端に接続され、カップリン
グコンデンサＣ３の他端とＰＩＮダイオードＱ２のカソ
ードはカップリングコンデンサＣ６の一端と１／４波長
マイクロストリップ線路２２の一端に接続されている。
カップリングコンデンサＣ６の他端は受信ポートＰ３に
接続され、１／４波長マイクロストリップ線路２２の他
端は接地されている。
【００２５】ＰＩＮダイオードＱ２及びインダクタＬ２
とカップリングコンデンサＣ３の並列回路はスイッチ回
路２を構成している。そして、ＰＩＮダイオードＱ２の
容量成分ＱＣ２とインダクタＬ２の並列回路は、ポート
Ｐ１からの送信信号の周波数に対して共振するように構
成されている。
とカップリングコンデンサＣ３の並列回路はスイッチ回
路２を構成している。そして、ＰＩＮダイオードＱ２の
容量成分ＱＣ２とインダクタＬ２の並列回路は、ポート
Ｐ１からの送信信号の周波数に対して共振するように構
成されている。
【００２６】このような構成において、送信時に制御電
圧Ｖｃ＝Ｌｏに制御されると、ＰＩＮダイオードＱ１、
Ｑ２がともにオフになるので、図６（ａ）に示すように
スイッチ回路１側におけるポートＰ１、Ｐ２の間は、コ
ンデンサＣ１とインダクタＬ１の直列回路となり、ま
た、スイッチ回路２側におけるポートＰ２、Ｐ３の間
は、ＰＩＮダイオードＱ２の容量成分ＱＣ２とインダク
タＬ２の並列回路となる。
圧Ｖｃ＝Ｌｏに制御されると、ＰＩＮダイオードＱ１、
Ｑ２がともにオフになるので、図６（ａ）に示すように
スイッチ回路１側におけるポートＰ１、Ｐ２の間は、コ
ンデンサＣ１とインダクタＬ１の直列回路となり、ま
た、スイッチ回路２側におけるポートＰ２、Ｐ３の間
は、ＰＩＮダイオードＱ２の容量成分ＱＣ２とインダク
タＬ２の並列回路となる。
【００２７】この場合、スイッチ回路１側のコンデンサ
Ｃ１とインダクタＬ１の直列回路は、送信信号の周波数
に対して共振するので、図６（ｂ）に示すように送信信
号がスイッチ回路１を通過する。このため、従来例のよ
うに半導体素子を用いた構成による非線形歪みを防止す
ることができる。また、スイッチ回路２側のＰＩＮダイ
オードＱ２の容量成分ＱＣ２とインダクタＬ２の並列回
路は、ポートＰ１からの送信信号の周波数に対して共振
するので、スイッチ回路２を通過しない。
Ｃ１とインダクタＬ１の直列回路は、送信信号の周波数
に対して共振するので、図６（ｂ）に示すように送信信
号がスイッチ回路１を通過する。このため、従来例のよ
うに半導体素子を用いた構成による非線形歪みを防止す
ることができる。また、スイッチ回路２側のＰＩＮダイ
オードＱ２の容量成分ＱＣ２とインダクタＬ２の並列回
路は、ポートＰ１からの送信信号の周波数に対して共振
するので、スイッチ回路２を通過しない。
【００２８】他方、受信時に制御電圧Ｖｃ＝Ｈｉに制御
されると、ＰＩＮダイオードＱ１、Ｑ２がともにオンに
なるので、図７（ａ）に示すようにスイッチ回路１側に
おけるポートＰ１、Ｐ２の間は、コンデンサＣ２とイン
ダクタＬ１の並列回路となり、また、スイッチ回路２側
におけるポートＰ２、Ｐ３の間は、ＰＩＮダイオードＱ
２を介して導通する。このとき、スイッチ回路１のコン
デンサＣ２とインダクタＬ１の並列回路はポートＰ１か
らの送信信号の周波数に対して共振するので、図７
（ｂ）に示すように送信信号はスイッチ回路１を通過し
ない。
されると、ＰＩＮダイオードＱ１、Ｑ２がともにオンに
なるので、図７（ａ）に示すようにスイッチ回路１側に
おけるポートＰ１、Ｐ２の間は、コンデンサＣ２とイン
ダクタＬ１の並列回路となり、また、スイッチ回路２側
におけるポートＰ２、Ｐ３の間は、ＰＩＮダイオードＱ
２を介して導通する。このとき、スイッチ回路１のコン
デンサＣ２とインダクタＬ１の並列回路はポートＰ１か
らの送信信号の周波数に対して共振するので、図７
（ｂ）に示すように送信信号はスイッチ回路１を通過し
ない。
【００２９】なお、１／４波長マイクロストリップ線路
２１、２２の代わりにチョークコイルや抵抗を用いても
よい。
２１、２２の代わりにチョークコイルや抵抗を用いても
よい。
【００３０】
【発明の効果】以上説明したように請求項１記載の発明
によれば、第１のポートと第２のポートの間に直列に接
続された複数の１／４波長マイクロストリップ線路が選
択的に導通又は遮断するので、ＰＩＮダイオード、ＦＥ
Ｔ、ＢＪＴ等のスイッチング素子を介することなく共通
の第１のポートと第２のポートの間に信号が流れ、した
がって、アイソレーション低下と消費電力増加を防止し
つつ非線形歪み低減をはかることができる。請求項２記
載の発明によれば、第１のポートと第３のポートの間が
遮断時に第３のポートの入力整合をとることができる。
請求項３記載の発明によれば、第１のポートと第２のポ
ートの間が遮断時に第２のポートの入力整合をとること
ができる。請求項４記載の発明によれば、第２のポート
と第１のポートの間または第３のポートと第１のポート
間において信号が半導体素子を介して流れないようにす
ることができ信号の非線形歪み低減をはかることができ
る。また、これと同時に並列共振回路で信号を遮断する
ためアイソレーション低下を防止できる。また、第２の
ポートと第１のポートまたは第３のポートと第１のポー
ト間において、一方は、スイッチ素子を遮断状態にして
信号を通過させることができ、消費電力増加を防止でき
る。
によれば、第１のポートと第２のポートの間に直列に接
続された複数の１／４波長マイクロストリップ線路が選
択的に導通又は遮断するので、ＰＩＮダイオード、ＦＥ
Ｔ、ＢＪＴ等のスイッチング素子を介することなく共通
の第１のポートと第２のポートの間に信号が流れ、した
がって、アイソレーション低下と消費電力増加を防止し
つつ非線形歪み低減をはかることができる。請求項２記
載の発明によれば、第１のポートと第３のポートの間が
遮断時に第３のポートの入力整合をとることができる。
請求項３記載の発明によれば、第１のポートと第２のポ
ートの間が遮断時に第２のポートの入力整合をとること
ができる。請求項４記載の発明によれば、第２のポート
と第１のポートの間または第３のポートと第１のポート
間において信号が半導体素子を介して流れないようにす
ることができ信号の非線形歪み低減をはかることができ
る。また、これと同時に並列共振回路で信号を遮断する
ためアイソレーション低下を防止できる。また、第２の
ポートと第１のポートまたは第３のポートと第１のポー
ト間において、一方は、スイッチ素子を遮断状態にして
信号を通過させることができ、消費電力増加を防止でき
る。
【図１】本発明に係るマイクロ波ＳＰＤＴスイッチの一
実施形態を示す回路図である。
実施形態を示す回路図である。
【図２】図１のスイッチの送信時の動作を示す説明図で
ある。
ある。
【図３】図１のスイッチの受信時の動作を示す説明図で
ある。
ある。
【図４】従来例のマイクロ波ＳＰＤＴスイッチを示す回
路図である。
路図である。
【図５】本発明に係るマイクロ波ＳＰＤＴスイッチの第
２の実施形態を示す回路図である。
２の実施形態を示す回路図である。
【図６】図５のスイッチの送信時の動作を示す説明図で
ある。
ある。
【図７】図５のスイッチの受信時の動作を示す説明図で
ある。
ある。
Ｐ１ 送信ポート Ｐ２ アンテナポート Ｐ３ 受信ポート １１，１２ １／４波長マイクロストリップ線路 １３ スタブ Ｄ１１，Ｄ１２，Ｄ１３，Ｄ２１，Ｄ２２ ＰＩＮダイ
オード Ｒ１１，Ｒ１２，Ｒ２１ 抵抗 １，２ スイッチ回路 Ｑ１，Ｑ２ ＰＩＮダイオード Ｃ１，Ｃ２ コンデンサ Ｃ３，Ｃ５，Ｃ６ カップリングコンデンサ Ｃ４ バイパスコンデンサ Ｌ１，Ｌ２ インダクタ ２１，２２ １／４波長マイクロストリップ線路
オード Ｒ１１，Ｒ１２，Ｒ２１ 抵抗 １，２ スイッチ回路 Ｑ１，Ｑ２ ＰＩＮダイオード Ｃ１，Ｃ２ コンデンサ Ｃ３，Ｃ５，Ｃ６ カップリングコンデンサ Ｃ４ バイパスコンデンサ Ｌ１，Ｌ２ インダクタ ２１，２２ １／４波長マイクロストリップ線路
Claims (4)
- 【請求項１】 第１のポートを第２又は第３のポートに
選択的に接続するマイクロ波ＳＰＤＴスイッチにおい
て、 前記第１のポート及び第２のポートの間に直列に接続さ
れた複数の１／４波長マイクロストリップ線路と、 前記複数のマイクロストリップ線路に対してこれらの接
続部とグランド間にバイパスコンデンサを介して接続さ
れ、前記第１のポート及び第２のポートの間を選択的に
導通又は遮断する第１のスイッチング素子と、 前記第１のポート及び第３のポートの間を、前記第１の
ポート及び第２のポートの間が導通時に遮断し、遮断時
に導通する第２のスイッチング素子と、を具備すること
を特徴とするマイクロ波ＳＰＤＴスイッチ。 - 【請求項２】 前記第３のポートとグランドの間に、第
１の入力整合抵抗と、１／４波長マイクロストリップ線
路から成るスタブと第３のスイッチング素子が直列に接
続され、第３のスイッチング素子は、前記第１のポート
と第２のポートの間が導通時に遮断し、遮断時に導通す
ることを特徴とする請求項１記載のマイクロ波ＳＰＤＴ
スイッチ。 - 【請求項３】 前記第１のポートとグランドの間に第２
の入力整合抵抗と第４のスイッチング素子が並列に接続
され、前記第４のスイッチング素子は、前記第１のポー
トと第２のポートの間が導通時に遮断し、遮断時に導通
することを特徴とする請求項１又は２記載のマイクロ波
ＳＰＤＴスイッチ。 - 【請求項４】 第１のポートを第２又は第３のポートに
選択的に接続するマイクロ波ＳＰＤＴスイッチにおい
て、 前記第２、第１のポートの間において、第１のスイッチ
ング素子がオフの時に前記第２のポートを介して入力す
る第１の信号を通過させ、前記第１のスイッチング素子
がオンの時に並列共振回路を構成して前記第１の信号を
遮断する第１のスイッチ回路と、 前記第１、第３のポート間において、第２のスイッチン
グ素子がオフの時に並列共振回路を構成して前記第１の
信号を遮断し、前記第２のスイッチング素子がオンの時
に前記第１のポートを介して入力する第２の信号を通過
させる第２のスイッチ回路と、 前記第１、第２のスイッチング素子に電流を印加してこ
れらを同時にオフ、又は同時にオンにするための制御端
子と、 を具備することを特徴とするマイクロ波ＳＰＤＴスイッ
チ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11073205A JP2000077903A (ja) | 1998-03-31 | 1999-03-18 | マイクロ波ｓｐｄｔスイッチ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-87060 | 1998-03-31 | ||
| JP8706098 | 1998-03-31 | ||
| JP11073205A JP2000077903A (ja) | 1998-03-31 | 1999-03-18 | マイクロ波ｓｐｄｔスイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077903A true JP2000077903A (ja) | 2000-03-14 |
Family
ID=26414358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11073205A Withdrawn JP2000077903A (ja) | 1998-03-31 | 1999-03-18 | マイクロ波ｓｐｄｔスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077903A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1466382A1 (en) * | 2002-01-15 | 2004-10-13 | Nokia Corporation | Circuit topology for attenuator and switch circuits |
| EP1772964A1 (en) * | 2005-09-30 | 2007-04-11 | Fujitsu Ltd. | High-frequency switch circuit |
| CN106452409A (zh) * | 2016-11-14 | 2017-02-22 | 江苏本能科技有限公司 | 射频电路选通开关 |
| CN115913203A (zh) * | 2023-02-21 | 2023-04-04 | 成都天大仪器股份有限公司 | 一种新型固态开关 |
-
1999
- 1999-03-18 JP JP11073205A patent/JP2000077903A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1466382A1 (en) * | 2002-01-15 | 2004-10-13 | Nokia Corporation | Circuit topology for attenuator and switch circuits |
| EP1466382A4 (en) * | 2002-01-15 | 2005-01-26 | Nokia Corp | CIRCUIT TOPOLOGY FOR A DAMPING AND SWITCHING NETWORK |
| EP1772964A1 (en) * | 2005-09-30 | 2007-04-11 | Fujitsu Ltd. | High-frequency switch circuit |
| US7511592B2 (en) | 2005-09-30 | 2009-03-31 | Fujitsu Limited | Switch circuit and integrated circuit |
| CN106452409A (zh) * | 2016-11-14 | 2017-02-22 | 江苏本能科技有限公司 | 射频电路选通开关 |
| CN115913203A (zh) * | 2023-02-21 | 2023-04-04 | 成都天大仪器股份有限公司 | 一种新型固态开关 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496684B2 (en) | SPST switch, SPDT switch, and communication apparatus using the SPDT switch | |
| US7391283B2 (en) | RF switch | |
| US7411471B2 (en) | High-frequency switch | |
| US7532087B2 (en) | Switch circuit | |
| US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
| JPH06334506A (ja) | 信号切り替え用スイッチ | |
| JPH10242826A (ja) | 高周波スイッチ回路 | |
| JP2003087002A (ja) | 高周波スイッチ | |
| JP2007049309A (ja) | スイッチ回路 | |
| US8482360B2 (en) | RF switch with high isolation performance | |
| US6320476B1 (en) | Millimeter-band semiconductor switching circuit | |
| JPH05299995A (ja) | マイクロ波半導体スイッチ | |
| JPH06232601A (ja) | マイクロ波スイッチ回路 | |
| US5856713A (en) | N-way MMIC switch | |
| JP2010521830A (ja) | Ｒｆスイッチ及びｒｆスイッチを備える装置 | |
| JP4870644B2 (ja) | ミリメートル波帯域制御回路用高隔離度スイッチ素子 | |
| JPH11195960A (ja) | 半導体移相器 | |
| JP2000077903A (ja) | マイクロ波ｓｐｄｔスイッチ | |
| CN110995224A (zh) | 一种具备收发切换和极化切换功能的开关结构 | |
| US7609128B2 (en) | Switch circuit | |
| EP0902988B1 (en) | A high frequency multi-port switching circuit | |
| JP2004072362A (ja) | 高周波回路 | |
| JP3342791B2 (ja) | 高周波単極双投スイッチ | |
| JP4526394B2 (ja) | 高周波スイッチ | |
| CN210405299U (zh) | 一种具备收发切换和极化切换功能的开关结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |