JPH08181508A - 可変減衰器 - Google Patents
可変減衰器Info
- Publication number
- JPH08181508A JPH08181508A JP32001594A JP32001594A JPH08181508A JP H08181508 A JPH08181508 A JP H08181508A JP 32001594 A JP32001594 A JP 32001594A JP 32001594 A JP32001594 A JP 32001594A JP H08181508 A JPH08181508 A JP H08181508A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- capacitor
- fet
- variable attenuator
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Attenuators (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 小型なデジタル制御の可能な減衰器を得る。
【構成】 使用周波数に対し、その１／４波長分だけ位
相を変化させる伝送路６と、その両端に設けたＦＥＴ
７，９と、ＦＥＴのゲートに接続された抵抗１１，１
２，１４と、この抵抗を切換えるためのＦＥＴ１３，１
５とから構成される。 【効果】 ＦＥＴを用いて抵抗分圧に使用する抵抗を切
り替えることにより、デジタル制御の可能な減衰器を
得、小型化する。また、前記減衰器全体を半導体基板上
に一体化することで小型化する。
相を変化させる伝送路６と、その両端に設けたＦＥＴ
７，９と、ＦＥＴのゲートに接続された抵抗１１，１
２，１４と、この抵抗を切換えるためのＦＥＴ１３，１
５とから構成される。 【効果】 ＦＥＴを用いて抵抗分圧に使用する抵抗を切
り替えることにより、デジタル制御の可能な減衰器を
得、小型化する。また、前記減衰器全体を半導体基板上
に一体化することで小型化する。
Description
【０００１】
【産業上の利用分野】この発明はレーダ受信機等に用い
られ、高周波信号の利得を電気的に変化させるための、
デジタル制御型の可変減衰器に関するものである。
られ、高周波信号の利得を電気的に変化させるための、
デジタル制御型の可変減衰器に関するものである。
【０００２】
【従来の技術】図１１は従来の減衰器を示す図で、１は
第１のＦＥＴ、２は第１のＦＥＴに並列に設けられ、ド
レインが第１のＦＥＴ１のドレインに接続された第２の
ＦＥＴ、３は一端が第２のＦＥＴ２のソースに接続され
た第１の抵抗、４は一端が第１の抵抗３の他端に接続さ
れ、他端が接地された第２の抵抗、５は一端が第１の抵
抗３と第２の抵抗４の接続部に接続され、他端が第１の
ＦＥＴ１のソースに接続された第３の抵抗である。
第１のＦＥＴ、２は第１のＦＥＴに並列に設けられ、ド
レインが第１のＦＥＴ１のドレインに接続された第２の
ＦＥＴ、３は一端が第２のＦＥＴ２のソースに接続され
た第１の抵抗、４は一端が第１の抵抗３の他端に接続さ
れ、他端が接地された第２の抵抗、５は一端が第１の抵
抗３と第２の抵抗４の接続部に接続され、他端が第１の
ＦＥＴ１のソースに接続された第３の抵抗である。
【０００３】次に動作について説明する。図１１におけ
る第１の抵抗３、第２の抵抗４、第３の抵抗５は抵抗分
圧回路として用いられ、それぞれの抵抗値の組合せによ
り、回路のインピーダンスを変えずに信号を所望の量だ
け減衰させる減衰器として動作する。ここで、第１のＦ
ＥＴ１をオンし、かつ第２のＦＥＴ２をオフすると、高
周波信号は第１のＦＥＴ１を通過するだけなので減衰量
は０である。また、第１のＦＥＴ１をオフし、かつ第２
のＦＥＴ２をオンすると、高周波信号は第１の抵抗３、
第２の抵抗４、第３の抵抗５を通過するためそれぞれの
抵抗値の組合せにより求まる減衰量だけ減衰される。第
１と第３の抵抗の抵抗値をＲ１、第２の抵抗の抵抗値を
Ｒ２とし、減衰量をＮ（ｄＢ）とすると各抵抗値と減衰
量の関係は式（１）により求まる。 Ｒ１＝５０×（１−１０-N/20 ）／（１＋１０-N/20 ） Ｒ２＝（５０2 −Ｒ2 1）／２Ｒ1 （１）
る第１の抵抗３、第２の抵抗４、第３の抵抗５は抵抗分
圧回路として用いられ、それぞれの抵抗値の組合せによ
り、回路のインピーダンスを変えずに信号を所望の量だ
け減衰させる減衰器として動作する。ここで、第１のＦ
ＥＴ１をオンし、かつ第２のＦＥＴ２をオフすると、高
周波信号は第１のＦＥＴ１を通過するだけなので減衰量
は０である。また、第１のＦＥＴ１をオフし、かつ第２
のＦＥＴ２をオンすると、高周波信号は第１の抵抗３、
第２の抵抗４、第３の抵抗５を通過するためそれぞれの
抵抗値の組合せにより求まる減衰量だけ減衰される。第
１と第３の抵抗の抵抗値をＲ１、第２の抵抗の抵抗値を
Ｒ２とし、減衰量をＮ（ｄＢ）とすると各抵抗値と減衰
量の関係は式（１）により求まる。 Ｒ１＝５０×（１−１０-N/20 ）／（１＋１０-N/20 ） Ｒ２＝（５０2 −Ｒ2 1）／２Ｒ1 （１）
【０００４】
【発明が解決しようとする課題】いままでの減衰器は以
上のように、３つの抵抗の抵抗値により減衰量が決まる
ため、減衰器の減衰量を変化させる場合、３つの抵抗す
べてを交換する必要があり、複数の減衰量を切換えて使
用する場合には、上記回路を複数個直列に接続する必要
があり、回路が大型化する課題があった。
上のように、３つの抵抗の抵抗値により減衰量が決まる
ため、減衰器の減衰量を変化させる場合、３つの抵抗す
べてを交換する必要があり、複数の減衰量を切換えて使
用する場合には、上記回路を複数個直列に接続する必要
があり、回路が大型化する課題があった。
【０００５】この発明は以上のような課題を解決するた
めになされたもので、小型のデジタル制御型可変減衰器
を得ることを目的とする。
めになされたもので、小型のデジタル制御型可変減衰器
を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明にかかる実施例
１の可変減衰器は、２つのＦＥＴを伝送路に対して並列
に接続し、上記ＦＥＴの動作点を決めるための電圧を変
化させるため、他のＦＥＴを用いて抵抗分圧用の抵抗を
切り替える。
１の可変減衰器は、２つのＦＥＴを伝送路に対して並列
に接続し、上記ＦＥＴの動作点を決めるための電圧を変
化させるため、他のＦＥＴを用いて抵抗分圧用の抵抗を
切り替える。
【０００７】また、この発明にかかる実施例２の可変減
衰器は、２つのＦＥＴを伝送路に対して並列に接続し、
上記ＦＥＴの動作点を決めるための電圧を変化させるた
め、他のＦＥＴを用いて抵抗分圧用の抵抗を切り替え
る。
衰器は、２つのＦＥＴを伝送路に対して並列に接続し、
上記ＦＥＴの動作点を決めるための電圧を変化させるた
め、他のＦＥＴを用いて抵抗分圧用の抵抗を切り替え
る。
【０００８】また、この発明にかかる実施例３の可変減
衰器は、２つのＦＥＴをインダクタとキャパシタによる
Ｔ型ローパスフィルタに対して並列に接続し、上記ＦＥ
Ｔの動作点を決めるための電圧を変化させるため、他の
ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
衰器は、２つのＦＥＴをインダクタとキャパシタによる
Ｔ型ローパスフィルタに対して並列に接続し、上記ＦＥ
Ｔの動作点を決めるための電圧を変化させるため、他の
ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
【０００９】また、この発明にかかる実施例４の可変減
衰器は、２つのＦＥＴをインダクタとキャパシタによる
Ｔ型ハイパスフィルタに対して並列に接続し、上記ＦＥ
Ｔの動作点を決めるための電圧を変化させるため、他の
ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
衰器は、２つのＦＥＴをインダクタとキャパシタによる
Ｔ型ハイパスフィルタに対して並列に接続し、上記ＦＥ
Ｔの動作点を決めるための電圧を変化させるため、他の
ＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
【００１０】また、この発明にかかる実施例５の可変減
衰器は、２つのＦＥＴをインダクタとキャパシタによる
パイ型ローパスフィルタに対して並列に接続し、上記Ｆ
ＥＴの動作点を決めるための電圧を変化させるため、他
のＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
衰器は、２つのＦＥＴをインダクタとキャパシタによる
パイ型ローパスフィルタに対して並列に接続し、上記Ｆ
ＥＴの動作点を決めるための電圧を変化させるため、他
のＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
【００１１】また、この発明にかかる実施例６の可変減
衰器は、２つのＦＥＴをインダクタとキャパシタによる
パイ型ハイパスフィルタに対して並列に接続し、上記Ｆ
ＥＴの動作点を決めるための電圧を変化させるため、他
のＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
衰器は、２つのＦＥＴをインダクタとキャパシタによる
パイ型ハイパスフィルタに対して並列に接続し、上記Ｆ
ＥＴの動作点を決めるための電圧を変化させるため、他
のＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
【００１２】また、この発明にかかる実施例７の可変減
衰器は、２つのＦＥＴをスパイラルインダクタとキャパ
シタによるＴ型ローパスフィルタに対して並列に接続
し、上記ＦＥＴの動作点を決めるための電圧を変化させ
るため、他のＦＥＴを用いて抵抗分圧用の抵抗を切り替
える。
衰器は、２つのＦＥＴをスパイラルインダクタとキャパ
シタによるＴ型ローパスフィルタに対して並列に接続
し、上記ＦＥＴの動作点を決めるための電圧を変化させ
るため、他のＦＥＴを用いて抵抗分圧用の抵抗を切り替
える。
【００１３】また、この発明にかかる実施例８の可変減
衰器は、２つのＦＥＴをインダクタとＭＩＭ（Ｍｅｔａ
ｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタをに
よるＴ型ローパスフィルタに対して並列に接続し、上記
ＦＥＴの動作点を決めるための電圧を変化させるため、
他のＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
衰器は、２つのＦＥＴをインダクタとＭＩＭ（Ｍｅｔａ
ｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタをに
よるＴ型ローパスフィルタに対して並列に接続し、上記
ＦＥＴの動作点を決めるための電圧を変化させるため、
他のＦＥＴを用いて抵抗分圧用の抵抗を切り替える。
【００１４】また、この発明にかかる実施例９の可変減
衰器は、２つのＦＥＴをインダクタとインターデジタル
キャパシタによるＴ型ローパスフィルタに対して並列に
接続し、上記ＦＥＴの動作点を決めるための電圧を変化
させるため、他のＦＥＴを用いて抵抗分圧用の抵抗を切
り替える。
衰器は、２つのＦＥＴをインダクタとインターデジタル
キャパシタによるＴ型ローパスフィルタに対して並列に
接続し、上記ＦＥＴの動作点を決めるための電圧を変化
させるため、他のＦＥＴを用いて抵抗分圧用の抵抗を切
り替える。
【００１５】また、この発明にかかる実施例１０の可変
減衰器は、前記可変減衰器に用いられる構成回路を、半
導体の同一基板上で構成する。
減衰器は、前記可変減衰器に用いられる構成回路を、半
導体の同一基板上で構成する。
【００１６】
【作用】この発明にかかる実施例１から９の可変減衰器
は、減衰器に用いるＦＥＴに印加する電圧をＦＥＴを用
いてデジタル制御することにより、減衰量を変化させる
ことのできる小型な可変減衰器が得られる。
は、減衰器に用いるＦＥＴに印加する電圧をＦＥＴを用
いてデジタル制御することにより、減衰量を変化させる
ことのできる小型な可変減衰器が得られる。
【００１７】また、この発明にかかる実施例１０の可変
減衰器は前記実施例１から９の減衰器を同一の半導体基
板上で一体化して構成することで小型化する。
減衰器は前記実施例１から９の減衰器を同一の半導体基
板上で一体化して構成することで小型化する。
【００１８】
実施例１．この発明にかかる実施例１を図１に示す。図
１において６は高周波信号を通し、使用周波数に対し１
／４波長の電気長を持った伝送路、７は伝送路６の一端
にドレインが接続され、かつソースが接地された第３の
ＦＥＴ、８は一端が第３のＦＥＴ７のゲートに接続さ
れ、かつ使用周波数に対し十分高いインピーダンスを持
った第１のインダクタ、９は第３のＦＥＴ７が接続され
ている上記伝送路６の他端にドレインが接続され、かつ
ソースが接地された第４のＦＥＴ、１０は一端が第４の
ＦＥＴ９のゲートに接続され、かつ使用周波数に対し十
分高いインピーダンスを持った第２のインダクタ、１１
は一端が上記第１のインダクタ８および第２のインダク
タ１０の他端に接続された第４の抵抗、１２は一端が上
記第１のインダクタ８および第２のインダクタ１０と第
４の抵抗１１の接続部に接続された第５の抵抗、１３は
一端が第５の抵抗１２の他端に接続され、他端が接地さ
れた第５のＦＥＴ、１４は一端が第４の抵抗１１と第５
の抵抗１２の接続部に接続された第６の抵抗、１５は一
端が第６の抵抗１４の他端に接続され、他端が接地され
た第６のＦＥＴである。
１において６は高周波信号を通し、使用周波数に対し１
／４波長の電気長を持った伝送路、７は伝送路６の一端
にドレインが接続され、かつソースが接地された第３の
ＦＥＴ、８は一端が第３のＦＥＴ７のゲートに接続さ
れ、かつ使用周波数に対し十分高いインピーダンスを持
った第１のインダクタ、９は第３のＦＥＴ７が接続され
ている上記伝送路６の他端にドレインが接続され、かつ
ソースが接地された第４のＦＥＴ、１０は一端が第４の
ＦＥＴ９のゲートに接続され、かつ使用周波数に対し十
分高いインピーダンスを持った第２のインダクタ、１１
は一端が上記第１のインダクタ８および第２のインダク
タ１０の他端に接続された第４の抵抗、１２は一端が上
記第１のインダクタ８および第２のインダクタ１０と第
４の抵抗１１の接続部に接続された第５の抵抗、１３は
一端が第５の抵抗１２の他端に接続され、他端が接地さ
れた第５のＦＥＴ、１４は一端が第４の抵抗１１と第５
の抵抗１２の接続部に接続された第６の抵抗、１５は一
端が第６の抵抗１４の他端に接続され、他端が接地され
た第６のＦＥＴである。
【００１９】次に動作について説明する。図１における
第３、第４のＦＥＴ７，９は伝送路６のインピーダンス
を変化させるため、直流電圧によるインピーダンス可変
素子として用いられ、第３、第４のＦＥＴ７，９のゲー
トに印加する電圧によりそのインピーダンスを変化さ
せ、インピーダンスの変化で減衰量を変化させる可変減
衰器として動作させる。この回路での減衰量は第３、第
４のＦＥＴ７，９の動作点によって決定するが、その動
作点はゲートに印加される電圧により決定する。ゲート
に印加される電圧は、分圧回路を構成する第４、第５、
第６の抵抗１１，１２，１４によって決定する。今、前
記第４の抵抗１１の何も接続されていない一端から電圧
を印加し、第５、第６の抵抗１２，１４に接続されてい
る第５、第６のＦＥＴ１３，１５のゲートに負の電圧を
印加し、第５、第６のＦＥＴ１３，１５のドレイン・ソ
ース間をオフとした場合、第３、第４のＦＥＴ７，９に
印加される電圧は、第４の抵抗１１の抵抗値により求ま
る。次に第５のＦＥＴ１３のゲートに印加される電圧を
０（Ｖ）とし、第５のＦＥＴ１３のドレイン・ソース間
をオン状態とした場合、第３、第４のＦＥＴ７，９に印
加される電圧は、第４の抵抗１１、第５の抵抗１２の抵
抗値により求まる。以上のように、第５、第６のＦＥＴ
１３，１５のゲートに印加する電圧でＦＥＴをオン／オ
フすることで、分圧回路を構成する第４、第５、第６の
抵抗１１，１２，１４の組合せを４通りに変化させるこ
とが可能となる。よって、分圧回路を構成する第４、第
５、第６の抵抗１１，１２，１４の組合せを変化させる
ことにより、第３、第４のＦＥＴ７，９に印加される電
圧を変化させ、この回路を通過する信号に対する減衰量
を変化させることが可能となる。
第３、第４のＦＥＴ７，９は伝送路６のインピーダンス
を変化させるため、直流電圧によるインピーダンス可変
素子として用いられ、第３、第４のＦＥＴ７，９のゲー
トに印加する電圧によりそのインピーダンスを変化さ
せ、インピーダンスの変化で減衰量を変化させる可変減
衰器として動作させる。この回路での減衰量は第３、第
４のＦＥＴ７，９の動作点によって決定するが、その動
作点はゲートに印加される電圧により決定する。ゲート
に印加される電圧は、分圧回路を構成する第４、第５、
第６の抵抗１１，１２，１４によって決定する。今、前
記第４の抵抗１１の何も接続されていない一端から電圧
を印加し、第５、第６の抵抗１２，１４に接続されてい
る第５、第６のＦＥＴ１３，１５のゲートに負の電圧を
印加し、第５、第６のＦＥＴ１３，１５のドレイン・ソ
ース間をオフとした場合、第３、第４のＦＥＴ７，９に
印加される電圧は、第４の抵抗１１の抵抗値により求ま
る。次に第５のＦＥＴ１３のゲートに印加される電圧を
０（Ｖ）とし、第５のＦＥＴ１３のドレイン・ソース間
をオン状態とした場合、第３、第４のＦＥＴ７，９に印
加される電圧は、第４の抵抗１１、第５の抵抗１２の抵
抗値により求まる。以上のように、第５、第６のＦＥＴ
１３，１５のゲートに印加する電圧でＦＥＴをオン／オ
フすることで、分圧回路を構成する第４、第５、第６の
抵抗１１，１２，１４の組合せを４通りに変化させるこ
とが可能となる。よって、分圧回路を構成する第４、第
５、第６の抵抗１１，１２，１４の組合せを変化させる
ことにより、第３、第４のＦＥＴ７，９に印加される電
圧を変化させ、この回路を通過する信号に対する減衰量
を変化させることが可能となる。
【００２０】実施例１では２個の分圧抵抗で説明した
が、電圧を印加する抵抗をのぞいてＮ個の抵抗で構成さ
れる回路の場合、合計で２N 通り変化させることが可能
となる。
が、電圧を印加する抵抗をのぞいてＮ個の抵抗で構成さ
れる回路の場合、合計で２N 通り変化させることが可能
となる。
【００２１】実施例２．この発明の実施例２を図２に示
す。図２において、６，７，８，９，１０は実施例１と
同じであり、１６は一端が上記第１、第２のインダクタ
８，１０の他端に接続された第７の抵抗、１７は一端が
第１、第２のインダクタ８，１０と第７の抵抗１６の接
続部に接続された第８の抵抗、１８は第８の抵抗１７に
並列に接続された第７のＦＥＴ、１９は一端が第８の抵
抗１７の他端に接続され他端が接地された第９の抵抗、
２０は第９の抵抗１９に並列に接続された第８のＦＥＴ
である。
す。図２において、６，７，８，９，１０は実施例１と
同じであり、１６は一端が上記第１、第２のインダクタ
８，１０の他端に接続された第７の抵抗、１７は一端が
第１、第２のインダクタ８，１０と第７の抵抗１６の接
続部に接続された第８の抵抗、１８は第８の抵抗１７に
並列に接続された第７のＦＥＴ、１９は一端が第８の抵
抗１７の他端に接続され他端が接地された第９の抵抗、
２０は第９の抵抗１９に並列に接続された第８のＦＥＴ
である。
【００２２】次に動作について説明する。図２における
第３、第４のＦＥＴ７，９は実施例１と同様に直流電圧
によるインピーダンス可変素子として用いられ、ゲート
に印加する電圧によりそのインピーダンスを変化させ、
インピーダンスの変化で減衰量を変化させる可変減衰器
として動作させる。この回路での減衰量は第３、第４の
ＦＥＴ７，９の動作点によって決定するが、その動作点
はゲートに印加される電圧により決定する。ゲートに印
加される電圧は、分圧回路を構成する第７、第８、第９
の抵抗１６，１７，１９によって決定する。今、前記第
７の抵抗１６の何も接続されていない一端から電圧を印
加し、第８、第９の抵抗１７，１９の両端に接続されて
いる第７、第８のＦＥＴ１８，２０のゲートに負の電圧
を印加し、ＦＥＴのドレイン・ソース間をオフとした場
合、第３、第４のＦＥＴ７，９に印加される電圧は、第
７、第８、第９の抵抗１６，１７，１９の抵抗値により
求まる。次に第７のＦＥＴ１８のゲートに印加される電
圧を０（Ｖ）とし、ＦＥＴのドレイン・ソース間をオン
状態とした場合、第３、第４のＦＥＴ７，９に印加され
る電圧は、第７、第９の抵抗１６，１９の抵抗値により
求まる。以上のように、第７、第８のＦＥＴ１８，２０
のゲートに印加する電圧でＦＥＴをオン／オフすること
で、分圧回路を構成する第７、第８、第９の抵抗１６，
１７，１９の組合せを４通りに変化させることが可能と
なる。よって、分圧回路を構成する第７、第８、第９の
抵抗１６，１７，１９の組合せを変化させることによ
り、第３、第４のＦＥＴ７，９に印加される電圧を変化
させ、この回路を通過する信号に対する減衰量を変化さ
せることが可能となる。
第３、第４のＦＥＴ７，９は実施例１と同様に直流電圧
によるインピーダンス可変素子として用いられ、ゲート
に印加する電圧によりそのインピーダンスを変化させ、
インピーダンスの変化で減衰量を変化させる可変減衰器
として動作させる。この回路での減衰量は第３、第４の
ＦＥＴ７，９の動作点によって決定するが、その動作点
はゲートに印加される電圧により決定する。ゲートに印
加される電圧は、分圧回路を構成する第７、第８、第９
の抵抗１６，１７，１９によって決定する。今、前記第
７の抵抗１６の何も接続されていない一端から電圧を印
加し、第８、第９の抵抗１７，１９の両端に接続されて
いる第７、第８のＦＥＴ１８，２０のゲートに負の電圧
を印加し、ＦＥＴのドレイン・ソース間をオフとした場
合、第３、第４のＦＥＴ７，９に印加される電圧は、第
７、第８、第９の抵抗１６，１７，１９の抵抗値により
求まる。次に第７のＦＥＴ１８のゲートに印加される電
圧を０（Ｖ）とし、ＦＥＴのドレイン・ソース間をオン
状態とした場合、第３、第４のＦＥＴ７，９に印加され
る電圧は、第７、第９の抵抗１６，１９の抵抗値により
求まる。以上のように、第７、第８のＦＥＴ１８，２０
のゲートに印加する電圧でＦＥＴをオン／オフすること
で、分圧回路を構成する第７、第８、第９の抵抗１６，
１７，１９の組合せを４通りに変化させることが可能と
なる。よって、分圧回路を構成する第７、第８、第９の
抵抗１６，１７，１９の組合せを変化させることによ
り、第３、第４のＦＥＴ７，９に印加される電圧を変化
させ、この回路を通過する信号に対する減衰量を変化さ
せることが可能となる。
【００２３】説明では２個の分圧抵抗で説明したが、電
圧を印加する抵抗をのぞいてＮ個の抵抗で構成される回
路の場合、合計で２N 通り変化させることが可能とな
る。
圧を印加する抵抗をのぞいてＮ個の抵抗で構成される回
路の場合、合計で２N 通り変化させることが可能とな
る。
【００２４】実施例３．この発明の実施例３を図３に示
す。図２において、７，８，９，１０，１１，１２，１
３，１４，１５は実施例１と同じであり、２１は高周波
を通す第３のインダクタ、２２は一端が第３のインダク
タ２１の他端に接続され、他端が接地された第１のキャ
パシタ、２３は一端が第３のインダクタ２１と第１のキ
ャパシタ２２の接続部に接続された第４のインダクタで
ある。
す。図２において、７，８，９，１０，１１，１２，１
３，１４，１５は実施例１と同じであり、２１は高周波
を通す第３のインダクタ、２２は一端が第３のインダク
タ２１の他端に接続され、他端が接地された第１のキャ
パシタ、２３は一端が第３のインダクタ２１と第１のキ
ャパシタ２２の接続部に接続された第４のインダクタで
ある。
【００２５】次に動作について説明する。第３のインダ
クタ２１、第１のキャパシタ２２、および第４のインダ
クタ２３はＴ型ローパスフィルタを構成しており、使用
周波数におけるインピーダンスをこの回路の前後に接続
されている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また更に、このローパス
フィルタに入力された信号の位相を１／４波長遅らせて
出力させることも可能である。従って、実施例１におけ
る伝送路としてこのローパスフィルタを用い、実施例１
に示す回路と等価な回路を得ることができる。ちなみ
に、使用周波数ｆで１／４波長位相となる定数は、使用
周波数をｆ、インダクタをＬ、キャパシタをＣとすると
Ｌ，Ｃの値は式（２）で表される。 Ｌ＝（５０×ｔａｎ４５゜）／（２×π×ｆ） Ｃ＝（Ｓｉｎ９０゜）／（５０×２×π×ｆ） （２）
クタ２１、第１のキャパシタ２２、および第４のインダ
クタ２３はＴ型ローパスフィルタを構成しており、使用
周波数におけるインピーダンスをこの回路の前後に接続
されている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また更に、このローパス
フィルタに入力された信号の位相を１／４波長遅らせて
出力させることも可能である。従って、実施例１におけ
る伝送路としてこのローパスフィルタを用い、実施例１
に示す回路と等価な回路を得ることができる。ちなみ
に、使用周波数ｆで１／４波長位相となる定数は、使用
周波数をｆ、インダクタをＬ、キャパシタをＣとすると
Ｌ，Ｃの値は式（２）で表される。 Ｌ＝（５０×ｔａｎ４５゜）／（２×π×ｆ） Ｃ＝（Ｓｉｎ９０゜）／（５０×２×π×ｆ） （２）
【００２６】実施例４．この発明の実施例４を図４に示
す。７，８，９，１０，１１，１２，１３，１４，１５
は実施例１と同じであり、２４は高周波を通す第２のキ
ャパシタ、２５は一端が第２のキャパシタ２４の他端に
接続され、他端が接地された第５のインダクタ、２６は
一端が第２のキャパシタ２４と第５のインダクタ２５の
接続部に接続された第３のキャパシタである。
す。７，８，９，１０，１１，１２，１３，１４，１５
は実施例１と同じであり、２４は高周波を通す第２のキ
ャパシタ、２５は一端が第２のキャパシタ２４の他端に
接続され、他端が接地された第５のインダクタ、２６は
一端が第２のキャパシタ２４と第５のインダクタ２５の
接続部に接続された第３のキャパシタである。
【００２７】次に動作について説明する。第２のキャパ
シタ２４、第５のインダクタ２５、および第３のキャパ
シタ２６はＴ型ハイパスフィルタを構成しており、使用
周波数におけるインピーダンスをこの回路の前後に接続
されている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また更に、このハイパス
フィルタに入力された信号の位相を１／４波長進ませて
出力させることも可能である。従って、実施例１におけ
る伝送路としてこのハイパスフィルタを用い、実施例１
に示す回路と等価な回路を得ることができる。ちなみ
に、使用周波数ｆで１／４波長位相となる定数は、使用
周波数をｆ、インダクタをＬ、キャパシタをＣとすると
Ｌ，Ｃの値は式（３）で表される。 Ｌ＝５０／（２×π×ｆ×Ｓｉｎ９０゜） Ｃ＝１／（５０×２×π×ｆ×ｔａｎ４５゜） （３）
シタ２４、第５のインダクタ２５、および第３のキャパ
シタ２６はＴ型ハイパスフィルタを構成しており、使用
周波数におけるインピーダンスをこの回路の前後に接続
されている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また更に、このハイパス
フィルタに入力された信号の位相を１／４波長進ませて
出力させることも可能である。従って、実施例１におけ
る伝送路としてこのハイパスフィルタを用い、実施例１
に示す回路と等価な回路を得ることができる。ちなみ
に、使用周波数ｆで１／４波長位相となる定数は、使用
周波数をｆ、インダクタをＬ、キャパシタをＣとすると
Ｌ，Ｃの値は式（３）で表される。 Ｌ＝５０／（２×π×ｆ×Ｓｉｎ９０゜） Ｃ＝１／（５０×２×π×ｆ×ｔａｎ４５゜） （３）
【００２８】実施例５．この発明の実施例５を図５に示
す。７，８，９，１０，１１，１２，１３，１４，１５
は実施例１と同じであり、２７は高周波を通す第６のイ
ンダクタ、２８は一端が第６のインダクタ２７の一端に
接続され、他端が接地された第４のキャパシタ、２９は
一端が第６のインダクタ２７の他端に接続され、他端が
接地された第５のキャパシタである。
す。７，８，９，１０，１１，１２，１３，１４，１５
は実施例１と同じであり、２７は高周波を通す第６のイ
ンダクタ、２８は一端が第６のインダクタ２７の一端に
接続され、他端が接地された第４のキャパシタ、２９は
一端が第６のインダクタ２７の他端に接続され、他端が
接地された第５のキャパシタである。
【００２９】次に動作について説明する。第６のインダ
クタ２７、第４のキャパシタ２８および第５のキャパシ
タ２９はパイ型ローパスフィルタを構成しており、使用
周波数におけるインピーダンスをこの回路の前後に接続
されている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また更に、このローパス
フィルタに入力された信号の位相を１／４波長遅らせて
出力させることも可能である。従って、実施例１におけ
る伝送路としてこのローパスフィルタを用い、実施例１
に示す回路と等価な回路を得ることができる。ちなみ
に、使用周波数ｆで１／４波長位相となる定数は、使用
周波数をｆ、インダクタをＬ、キャパシタをＣとすると
Ｌ，Ｃの値は式（４）で表される。 Ｌ＝（５０×Ｓｉｎ９０゜）／（２×π×ｆ） Ｃ＝ｔａｎ４５゜／（５０×２×π×ｆ） （４）
クタ２７、第４のキャパシタ２８および第５のキャパシ
タ２９はパイ型ローパスフィルタを構成しており、使用
周波数におけるインピーダンスをこの回路の前後に接続
されている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また更に、このローパス
フィルタに入力された信号の位相を１／４波長遅らせて
出力させることも可能である。従って、実施例１におけ
る伝送路としてこのローパスフィルタを用い、実施例１
に示す回路と等価な回路を得ることができる。ちなみ
に、使用周波数ｆで１／４波長位相となる定数は、使用
周波数をｆ、インダクタをＬ、キャパシタをＣとすると
Ｌ，Ｃの値は式（４）で表される。 Ｌ＝（５０×Ｓｉｎ９０゜）／（２×π×ｆ） Ｃ＝ｔａｎ４５゜／（５０×２×π×ｆ） （４）
【００３０】実施例６．この発明の実施例６を図６に示
す。７，８，９，１０，１１，１２，１３，１４，１５
は実施例１と同じであり、３０は高周波を通す第６のキ
ャパシタ、３１は一端が第６のキャパシタ３０の一端に
接続され、他端が接地された第７のインダクタ、３２は
一端が第６のキャパシタ３０の他端に接続され、他端が
接地された第８のインダクタである。
す。７，８，９，１０，１１，１２，１３，１４，１５
は実施例１と同じであり、３０は高周波を通す第６のキ
ャパシタ、３１は一端が第６のキャパシタ３０の一端に
接続され、他端が接地された第７のインダクタ、３２は
一端が第６のキャパシタ３０の他端に接続され、他端が
接地された第８のインダクタである。
【００３１】次に動作について説明する。第６のキャパ
シタ３０、第７のインダクタ３１および第８のインダク
タ３２はパイ型ハイパスフィルタを構成しており、使用
周波数におけるインピーダンスをこの回路の前後に接続
されている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また更に、このハイパス
フィルタに入力された信号の位相を１／４波長進ませて
出力させることも可能である。従って、実施例１におけ
る伝送路としてこのハイパスフィルタを用い、実施例１
に示す回路と等価な回路を得ることができる。ちなみ
に、使用周波数ｆで１／４波長位相となる定数は、使用
周波数をｆ、インダクタをＬ、キャパシタをＣとすると
Ｌ，Ｃの値は式（５）で表される。 Ｌ＝５０／（２×π×ｆ×ｔａｎ４５゜） Ｃ＝１／（５０×２×π×ｆ×Ｓｉｎ９０゜） （５）
シタ３０、第７のインダクタ３１および第８のインダク
タ３２はパイ型ハイパスフィルタを構成しており、使用
周波数におけるインピーダンスをこの回路の前後に接続
されている回路の特性インピーダンス（一般的には５０
Ω）とすることが可能である。また更に、このハイパス
フィルタに入力された信号の位相を１／４波長進ませて
出力させることも可能である。従って、実施例１におけ
る伝送路としてこのハイパスフィルタを用い、実施例１
に示す回路と等価な回路を得ることができる。ちなみ
に、使用周波数ｆで１／４波長位相となる定数は、使用
周波数をｆ、インダクタをＬ、キャパシタをＣとすると
Ｌ，Ｃの値は式（５）で表される。 Ｌ＝５０／（２×π×ｆ×ｔａｎ４５゜） Ｃ＝１／（５０×２×π×ｆ×Ｓｉｎ９０゜） （５）
【００３２】実施例７．この発明の実施例７を図７に示
す。７，８，９，１０，１１，１２，１３，１４，１
５，２２は実施例３と同じであり、３３は高周波を通す
第１のスパイラルインダクタ、３４は一端が第１のスパ
イラルインダクタ３３と第１のキャパシタ２２との接続
部に接続された第２のスパイラルインダクタである。
す。７，８，９，１０，１１，１２，１３，１４，１
５，２２は実施例３と同じであり、３３は高周波を通す
第１のスパイラルインダクタ、３４は一端が第１のスパ
イラルインダクタ３３と第１のキャパシタ２２との接続
部に接続された第２のスパイラルインダクタである。
【００３３】次に動作について説明する。第１のスパイ
ラルインダクタ３３、第１のキャパシタ２２および第２
のスパイラルインダクタ３４はＴ型ローパスフィルタを
構成しており、使用周波数におけるインピーダンスをこ
の回路の前後に接続されている回路の特性インピーダン
ス（一般的には５０Ω）とすることが可能である。また
更に、このローパスフィルタに入力された信号の位相を
１／４波長遅らせて出力させることも可能である。従っ
て、実施例１における伝送路としてこのローパスフィル
タを用い、実施例１に示す回路と等価な回路を得ること
ができる。ちなみに、使用周波数ｆで１／４波長位相と
なる定数は、使用周波数をｆ、第１のスパイラルインダ
クタ３３および第２のスパイラルインダクタ３４のイン
ダクタンス値をＬ、第１のキャパシタ２２の容量をＣと
するとＬ，Ｃの値は前記式（２）で表される。
ラルインダクタ３３、第１のキャパシタ２２および第２
のスパイラルインダクタ３４はＴ型ローパスフィルタを
構成しており、使用周波数におけるインピーダンスをこ
の回路の前後に接続されている回路の特性インピーダン
ス（一般的には５０Ω）とすることが可能である。また
更に、このローパスフィルタに入力された信号の位相を
１／４波長遅らせて出力させることも可能である。従っ
て、実施例１における伝送路としてこのローパスフィル
タを用い、実施例１に示す回路と等価な回路を得ること
ができる。ちなみに、使用周波数ｆで１／４波長位相と
なる定数は、使用周波数をｆ、第１のスパイラルインダ
クタ３３および第２のスパイラルインダクタ３４のイン
ダクタンス値をＬ、第１のキャパシタ２２の容量をＣと
するとＬ，Ｃの値は前記式（２）で表される。
【００３４】実施例８．この発明の実施例８を図８に示
す。７，８，９，１０，１１，１２，１３，１４，１
５，２１，２２は実施例３と同じであり、３５は一端が
第３のインダクタ２１の他端に接続され、他端が接地さ
れた第１のＭＩＭキャパシタである。
す。７，８，９，１０，１１，１２，１３，１４，１
５，２１，２２は実施例３と同じであり、３５は一端が
第３のインダクタ２１の他端に接続され、他端が接地さ
れた第１のＭＩＭキャパシタである。
【００３５】次に動作について説明する。第３のインダ
クタ２１、第１のＭＩＭキャパシタ３５および第４のイ
ンダクタ２３はＴ型ローパスフィルタを構成しており、
使用周波数におけるインピーダンスをこの回路の前後に
接続されている回路の特性インピーダンス（一般的には
５０Ω）とすることが可能である。また更に、このロー
パスフィルタに入力された信号の位相を１／４波長遅ら
せて出力させることも可能である。従って、実施例１に
おける伝送路としてこのローパスフィルタを用い、実施
例１に示す回路と等価な回路を得ることができる。ちな
みに、使用周波数ｆで１／４波長位相となる定数は、使
用周波数をｆ、第３のインダクタ２１および第４のイン
ダクタ２３のインダクタンス値をＬ、第１のＭＩＭキャ
パシタ３５の容量をＣとするとＬ，Ｃの値は前記式
（２）で表される。
クタ２１、第１のＭＩＭキャパシタ３５および第４のイ
ンダクタ２３はＴ型ローパスフィルタを構成しており、
使用周波数におけるインピーダンスをこの回路の前後に
接続されている回路の特性インピーダンス（一般的には
５０Ω）とすることが可能である。また更に、このロー
パスフィルタに入力された信号の位相を１／４波長遅ら
せて出力させることも可能である。従って、実施例１に
おける伝送路としてこのローパスフィルタを用い、実施
例１に示す回路と等価な回路を得ることができる。ちな
みに、使用周波数ｆで１／４波長位相となる定数は、使
用周波数をｆ、第３のインダクタ２１および第４のイン
ダクタ２３のインダクタンス値をＬ、第１のＭＩＭキャ
パシタ３５の容量をＣとするとＬ，Ｃの値は前記式
（２）で表される。
【００３６】実施例９．この発明の実施例９を図９に示
す。７，８，９，１０，１１，１２，１３，１４，１
５，２１，２３は実施例３と同じであり、３６は一端が
第３のインダクタ２１の他端に接続され、他端が接地さ
れた第１のインターデジタルキャパシタである。
す。７，８，９，１０，１１，１２，１３，１４，１
５，２１，２３は実施例３と同じであり、３６は一端が
第３のインダクタ２１の他端に接続され、他端が接地さ
れた第１のインターデジタルキャパシタである。
【００３７】次に動作について説明する。第３のインダ
クタ２１、第１のインターデジタルキャパシタ３６およ
び第４のインダクタ２３はＴ型ローパスフィルタを構成
しており、使用周波数におけるインピーダンスをこの回
路の前後に接続されている回路の特性インピーダンス
（一般的には５０Ω）とすることが可能である。また更
に、このローパスフィルタに入力された信号の位相を１
／４波長遅らせて出力させることも可能である。従っ
て、実施例１における伝送路としてこのローパスフィル
タを用い、実施例１に示す回路と等価な回路を得ること
ができる。ちなみに、使用周波数ｆで１／４波長位相と
なる定数は、使用周波数をｆ、第３のインダクタ２１お
よび第４のインダクタ２３のインダクタンス値をＬ、第
１のインターデジタルキャパシタ３６の容量をＣとする
とＬ，Ｃの値は前記式（２）で表される。
クタ２１、第１のインターデジタルキャパシタ３６およ
び第４のインダクタ２３はＴ型ローパスフィルタを構成
しており、使用周波数におけるインピーダンスをこの回
路の前後に接続されている回路の特性インピーダンス
（一般的には５０Ω）とすることが可能である。また更
に、このローパスフィルタに入力された信号の位相を１
／４波長遅らせて出力させることも可能である。従っ
て、実施例１における伝送路としてこのローパスフィル
タを用い、実施例１に示す回路と等価な回路を得ること
ができる。ちなみに、使用周波数ｆで１／４波長位相と
なる定数は、使用周波数をｆ、第３のインダクタ２１お
よび第４のインダクタ２３のインダクタンス値をＬ、第
１のインターデジタルキャパシタ３６の容量をＣとする
とＬ，Ｃの値は前記式（２）で表される。
【００３８】実施例１０．図１０にこの発明にかかる減
衰器の第１０の実施例を示す。３７は半導体（例えばガ
リウムヒ素）を用いた基板、３８は基板３７の裏面で接
地されたスルーホールである。７から１５は実施例１か
ら９で示した回路素子と同じ動作をする回路素子であ
り、基板３７上に半導体プロセス技術を用いて作り込ん
である。実施例１から９で示した回路を、このように一
体化して構成することで小型化を図ることが可能とな
る。
衰器の第１０の実施例を示す。３７は半導体（例えばガ
リウムヒ素）を用いた基板、３８は基板３７の裏面で接
地されたスルーホールである。７から１５は実施例１か
ら９で示した回路素子と同じ動作をする回路素子であ
り、基板３７上に半導体プロセス技術を用いて作り込ん
である。実施例１から９で示した回路を、このように一
体化して構成することで小型化を図ることが可能とな
る。
【００３９】
【発明の効果】この発明にかかる実施例１の可変減衰器
は、ＦＥＴを伝送路に対して並列に接続し、上記ＦＥＴ
のゲートに接続する他のＦＥＴを用いて抵抗分圧に使用
する抵抗を切り替えることで伝送路に接続されている上
記ＦＥＴの動作点を変化させ回路の減衰量を変化させ、
デジタル制御の減衰器を得、小型化するものである。
は、ＦＥＴを伝送路に対して並列に接続し、上記ＦＥＴ
のゲートに接続する他のＦＥＴを用いて抵抗分圧に使用
する抵抗を切り替えることで伝送路に接続されている上
記ＦＥＴの動作点を変化させ回路の減衰量を変化させ、
デジタル制御の減衰器を得、小型化するものである。
【００４０】また、この発明にかかる実施例２の可変減
衰器は、ＦＥＴを伝送路に対して並列に接続し、上記Ｆ
ＥＴのゲートに接続する他のＦＥＴを用いて抵抗分圧に
使用する抵抗を切り替えることで伝送路に接続されてい
る上記ＦＥＴの動作点を変化させ回路の減衰量を変化さ
せ、デジタル制御の減衰器を得、小型化するものであ
る。
衰器は、ＦＥＴを伝送路に対して並列に接続し、上記Ｆ
ＥＴのゲートに接続する他のＦＥＴを用いて抵抗分圧に
使用する抵抗を切り替えることで伝送路に接続されてい
る上記ＦＥＴの動作点を変化させ回路の減衰量を変化さ
せ、デジタル制御の減衰器を得、小型化するものであ
る。
【００４１】また、この発明にかかる実施例３の可変減
衰器は、伝送路としてインダクタとキャパシタによるＴ
型ローパスフィルタを用いることで小型化するものであ
る。
衰器は、伝送路としてインダクタとキャパシタによるＴ
型ローパスフィルタを用いることで小型化するものであ
る。
【００４２】また、この発明にかかる実施例４の可変減
衰器は、伝送路としてインダクタとキャパシタによるＴ
型ハイパスフィルタを用いることで小型化するものであ
る。
衰器は、伝送路としてインダクタとキャパシタによるＴ
型ハイパスフィルタを用いることで小型化するものであ
る。
【００４３】また、この発明にかかる実施例５の可変減
衰器は、伝送路としてインダクタとキャパシタによるパ
イ型ローパスフィルタを用いることで小型化するもので
ある。
衰器は、伝送路としてインダクタとキャパシタによるパ
イ型ローパスフィルタを用いることで小型化するもので
ある。
【００４４】また、この発明にかかる実施例６の可変減
衰器は、伝送路としてインダクタとキャパシタによるパ
イ型ハイパスフィルタを用いることで小型化するもので
ある。
衰器は、伝送路としてインダクタとキャパシタによるパ
イ型ハイパスフィルタを用いることで小型化するもので
ある。
【００４５】また、この発明にかかる実施例７の可変減
衰器は、インダクタとしてスパイラルインダクタを用い
ることで小型化するものである。
衰器は、インダクタとしてスパイラルインダクタを用い
ることで小型化するものである。
【００４６】また、この発明にかかる実施例８の可変減
衰器は、キャパシタとしてＭＩＭキャパシタを用いるこ
とで小型化するものである。
衰器は、キャパシタとしてＭＩＭキャパシタを用いるこ
とで小型化するものである。
【００４７】また、この発明にかかる実施例９の可変減
衰器は、キャパシタとしてインターデジタルキャパシタ
を用いることで小型化するものである。
衰器は、キャパシタとしてインターデジタルキャパシタ
を用いることで小型化するものである。
【００４８】また、この発明にかかる実施例１０の可変
減衰器は実施例１から９の可変減衰器を半導体基板上に
一体化することで回路の小型化を図るものである。
減衰器は実施例１から９の可変減衰器を半導体基板上に
一体化することで回路の小型化を図るものである。
【図１】 この発明の実施例１における可変減衰器を示
す図である。
す図である。
【図２】 この発明の実施例２における可変減衰器を示
す図である。
す図である。
【図３】 この発明の実施例３における可変減衰器を示
す図である。
す図である。
【図４】 この発明の実施例４における可変減衰器を示
す図である。
す図である。
【図５】 この発明の実施例５における可変減衰器を示
す図である。
す図である。
【図６】 この発明の実施例６における可変減衰器を示
す図である。
す図である。
【図７】 この発明の実施例７における可変減衰器を示
す図である。
す図である。
【図８】 この発明の実施例８における可変減衰器を示
す図である。
す図である。
【図９】 この発明の実施例９における可変減衰器を示
す図である。
す図である。
【図１０】 この発明の実施例１０における可変減衰器
を示す図である。
を示す図である。
【図１１】 従来の実施例を示す図である。
【符号の説明】 １ 第１のＦＥＴ、２ 第２のＦＥＴ、３ 第１の抵
抗、４ 第２の抵抗、５第３の抵抗、６ 伝送路、７
第３のＦＥＴ、８ 第１のインダクタ、９ 第４のＦＥ
Ｔ、１０ 第２のインダクタ、１１ 第４の抵抗、１２
第５の抵抗、１３ 第５のＦＥＴ、１４ 第６の抵
抗、１５ 第６のＦＥＴ、１６ 第７の抵抗、１７ 第
８の抵抗、１８ 第７のＦＥＴ、１９ 第９の抵抗、２
０ 第８のＦＥＴ、２１ 第３のインダクタ、２２ 第
１のキャパシタ、２３ 第４のインダクタ、２４ 第２
のキャパシタ、２５ 第５のインダクタ、２６ 第３の
キャパシタ、２７ 第６のインダクタ、２８ 第４のキ
ャパシタ、２９ 第５のキャパシタ、３０ 第６のキャ
パシタ、３１ 第７のインダクタ、３２ 第８のインダ
クタ、３３ 第１のスパイラルインダクタ、３４ 第２
のスパイラルインダクタ、３５ 第１のＭＩＭキャパシ
タ、３６ 第１のインターデジタルキャパシタ、３７
基板、３８ スルーホール。
抗、４ 第２の抵抗、５第３の抵抗、６ 伝送路、７
第３のＦＥＴ、８ 第１のインダクタ、９ 第４のＦＥ
Ｔ、１０ 第２のインダクタ、１１ 第４の抵抗、１２
第５の抵抗、１３ 第５のＦＥＴ、１４ 第６の抵
抗、１５ 第６のＦＥＴ、１６ 第７の抵抗、１７ 第
８の抵抗、１８ 第７のＦＥＴ、１９ 第９の抵抗、２
０ 第８のＦＥＴ、２１ 第３のインダクタ、２２ 第
１のキャパシタ、２３ 第４のインダクタ、２４ 第２
のキャパシタ、２５ 第５のインダクタ、２６ 第３の
キャパシタ、２７ 第６のインダクタ、２８ 第４のキ
ャパシタ、２９ 第５のキャパシタ、３０ 第６のキャ
パシタ、３１ 第７のインダクタ、３２ 第８のインダ
クタ、３３ 第１のスパイラルインダクタ、３４ 第２
のスパイラルインダクタ、３５ 第１のＭＩＭキャパシ
タ、３６ 第１のインターデジタルキャパシタ、３７
基板、３８ スルーホール。
Claims (10)
- 【請求項１】 高周波信号を通し、使用周波数に対し１
／４波長の電気長を持った伝送路と、上記伝送路の一端
にドレインが接続され、かつソースが接地された第１の
ＦＥＴと、一端が第１のＦＥＴのゲートに接続され、か
つ使用周波数に対し十分高いインピーダンスを持った第
１のインダクタと、上記伝送路の第１のＦＥＴが接続さ
れている一端の他端にドレインが接続され、かつソース
が接地された第２のＦＥＴと、一端が第２のＦＥＴのゲ
ートに接続され、かつ使用周波数に対し十分高いインピ
ーダンスを持った第２のインダクタと、一端が上記第
１、第２のインダクタの他端に接続された第１の抵抗
と、一端が上記第１の抵抗と第１、第２のインダクタの
接続部に並列に接続されたＮ個（Ｎは正の整数）の抵抗
と、並列に接続された各抵抗の他端にドレインが接続さ
れ、ソースが接地され、かつ抵抗と同数のＦＥＴとで構
成され、上記伝送路の一端を入力端子、他端を出力端子
としたことを特徴とする可変減衰器。 - 【請求項２】 高周波信号を通し、使用周波数に対し１
／４波長の電気長を持った伝送路と、上記伝送路の一端
にドレインが接続され、かつソースが接地された第１の
ＦＥＴと、一端が第１のＦＥＴのゲートに接続され、か
つ使用周波数に対し十分高いインピーダンスを持った第
１のインダクタと、上記伝送路の第１のＦＥＴが接続さ
れている一端の他端にドレインが接続され、かつソース
が接地された第２のＦＥＴと、一端が第２のＦＥＴのゲ
ートに接続され、かつ使用周波数に対し十分高いインピ
ーダンスを持った第２のインダクタと、一端が上記第
１、第２のインダクタの他端に接続された第１の抵抗
と、一端が第１、第２のインダクタと第１の抵抗の接続
部に直列に接続されたＮ個（Ｎは正の整数）の抵抗と、
直列に接続された各抵抗の一端にドレインが接続され、
他端にソースが接続された抵抗と同数のＦＥＴとで構成
され、上記伝送路の一端を入力端子、他端を出力端子と
したことを特徴とする可変減衰器。 - 【請求項３】 高周波信号を通し、一端をその入力端子
とする第１のインダクタと、一端が前記第１のインダク
タの他端に接続され、かつ他端が接地された第１のキャ
パシタと、一端が第１のインダクタと第１のキャパシタ
の接続部に接続され、他端を出力端子とする第２のイン
ダクタとで構成され、第１のインダクタの入力端子を入
力端子、第２のインダクタの出力端子を出力端子とした
Ｔ型ローパスフィルタを、伝送路として用いたことを特
徴とする請求項１または２に記載の可変減衰器。 - 【請求項４】 高周波信号を通し、一端をその入力端子
とする第１のキャパシタと、一端が第１のキャパシタの
他端に接続され、かつ他端が接地された第１のインダク
タと、一端をその出力端子とし、他端が第１のインダク
タと第１のキャパシタの接続部に接続された第２のキャ
パシタとで構成され、第１のキャパシタの入力端子を入
力端子、第２のキャパシタの出力端子を出力端子とした
Ｔ型ハイパスフィルタを、伝送路として用いたことを特
徴とする請求項１または２に記載の可変減衰器。 - 【請求項５】 高周波信号を通し、一端をその入力端子
とする第１のインダクタと、一端が第１のインダクタの
一端に接続され、かつ他端が接地された第１のキャパシ
タと、一端が第１のインダクタの他端に接続され、他端
が接地された第２のキャパシタとで構成され、第１のイ
ンダクタの両端を入出力端子としたパイ型ローパスフィ
ルタを、伝送路として用いたことを特徴とする請求項１
または２に記載の可変減衰器。 - 【請求項６】 高周波信号を通し、一端をその入力端子
とする第１のキャパシタと、一端が第１のキャパシタの
一端に接続され、かつ他端が接地された第１のインダク
タと、一端が第１のキャパシタの他端に接続され、かつ
他端が接地された第２のインダクタとで構成され、第１
のキャパシタの両端を入出力端子としたパイ型ハイパス
フィルタを、伝送路として用いたことを特徴とする請求
項１または２に記載の可変減衰器。 - 【請求項７】 インダクタとして、スパイラルインダク
タを用いたことを特徴とする請求項３，４，５，６のい
ずれかに記載の可変減衰器。 - 【請求項８】 キャパシタとして、ＭＩＭ（Ｍｅｔａｌ
Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタを用い
たことを特徴とする請求項３，４，５，６のいずれかに
記載の可変減衰器。 - 【請求項９】 キャパシタとして、インターデジタルキ
ャパシタを用いたことを特徴とする請求項３，４，５，
６のいずれかに記載の可変減衰器。 - 【請求項１０】 スルーホールを用いて接地し、構成回
路を半導体基板上に一体形成したことを特徴とする請求
項１，２，３，４，５，６，７，８，９のいずれかに記
載の可変減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32001594A JPH08181508A (ja) | 1994-12-22 | 1994-12-22 | 可変減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32001594A JPH08181508A (ja) | 1994-12-22 | 1994-12-22 | 可変減衰器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181508A true JPH08181508A (ja) | 1996-07-12 |
Family
ID=18116805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32001594A Pending JPH08181508A (ja) | 1994-12-22 | 1994-12-22 | 可変減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181508A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1466382A1 (en) * | 2002-01-15 | 2004-10-13 | Nokia Corporation | Circuit topology for attenuator and switch circuits |
| WO2006100726A1 (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Limited | 可変減衰器及び集積回路 |
-
1994
- 1994-12-22 JP JP32001594A patent/JPH08181508A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1466382A1 (en) * | 2002-01-15 | 2004-10-13 | Nokia Corporation | Circuit topology for attenuator and switch circuits |
| WO2006100726A1 (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Limited | 可変減衰器及び集積回路 |
| US7453329B2 (en) | 2005-03-18 | 2008-11-18 | Fujitsu Limited | Variable attenuator and integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144477B2 (ja) | スイッチ回路及び半導体装置 | |
| JPH08250963A (ja) | 移相器 | |
| US6674341B2 (en) | Phase shifter and multibit phase shifter | |
| US7123116B2 (en) | Phase shifter and multibit phase shifter | |
| JP3087844B2 (ja) | 半導体移相器 | |
| JPH08181508A (ja) | 可変減衰器 | |
| JPH07312508A (ja) | 可変減衰器 | |
| JP2001326558A (ja) | 移相器 | |
| JP3146094B2 (ja) | マイクロ波半導体回路 | |
| JP3634223B2 (ja) | 移相器 | |
| JP3074798B2 (ja) | 移相器 | |
| JPH10200302A (ja) | 可変移相器 | |
| JPH02151113A (ja) | Ｌｐｆ／ｈｐｆ移相器 | |
| JP2679331B2 (ja) | マイクロ波回路スイツチ及びマイクロ波回路スイツチを備えた移相器 | |
| JP6452917B1 (ja) | 切替回路及び可変減衰器 | |
| SE509839C2 (sv) | Konstledning | |
| JPH11163677A (ja) | 可変減衰器 | |
| JP2001339276A (ja) | 移相器 | |
| JPH06232607A (ja) | 減衰器 | |
| JP2943480B2 (ja) | 半導体移相器 | |
| JP2771861B2 (ja) | 移相器 | |
| JPH11205086A (ja) | 移相器 | |
| JPH10209788A (ja) | 可変移相器 | |
| JP3211859B2 (ja) | 能動フィルタ | |
| WO2023135663A1 (ja) | 移相回路 |