JP5086992B2 - 増幅回路 - Google Patents

増幅回路 Download PDF

Info

Publication number
JP5086992B2
JP5086992B2 JP2008513207A JP2008513207A JP5086992B2 JP 5086992 B2 JP5086992 B2 JP 5086992B2 JP 2008513207 A JP2008513207 A JP 2008513207A JP 2008513207 A JP2008513207 A JP 2008513207A JP 5086992 B2 JP5086992 B2 JP 5086992B2
Authority
JP
Japan
Prior art keywords
circuit
switching circuit
signal
amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008513207A
Other languages
English (en)
Other versions
JPWO2007125895A1 (ja
Inventor
正 前多
知行 山瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008513207A priority Critical patent/JP5086992B2/ja
Publication of JPWO2007125895A1 publication Critical patent/JPWO2007125895A1/ja
Application granted granted Critical
Publication of JP5086992B2 publication Critical patent/JP5086992B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Description

本発明は、低電圧動作時においても、広いダイナミックレンジを有し、さらに広い周波数帯域で動作する増幅器に関する。
全世界で現在主流の携帯電話方式である第２世代携帯電話のGlobal System for Mobile Communications(GSM)およびDigital Cellular System(DCS)では、ユーザの利用可能地域を広範囲にするために、RF周波数は既に800/900/1800/1900MHzの４バンドが用いられている。今後、第３世代のEnhanced Data GSM Environment（EDGE）、CDMA(code division multiple access)、Wideband CDMA (WCDMA)システムへの移行の過程で、第２/３世代方式のサービスを一つの端末で利用できるデュアル端末のサービスの開始により、上述した４バンドに加え、1.7GHzおよび2GHz帯への対応も必要になっている。
また、次世代の移動通信システムとして数10〜100Mbpsの伝送速度が得られる高速システムの検討も始まっている。これらの公衆移動通信システムに加え、近年は、IEEE802.11等の無線LAN、Bluetooth、GPS、地上波デジタルＴＶなどの複数の無線システムの携帯端末への内蔵も加速しており、近い将来、これらのアプリケーションの標準内蔵がなされるようになる状況である。しかしながら、これらの無線システムのRF周波数は、400MHzから5.8GHzと非常に広範囲にわたっており、RFチップのフロントエンド部には、これらの周波数帯に対応した回路が必要になる。
このような複数周波数帯をカバーするのに、所望周波数帯での利得を犠牲にすれば、単一の回路により対応することも可能である。しかし、一般的には複数バンドを用意してバンド切り替えを行って広帯域に対応している（例えば、非特許文献１参照）。
非特許文献１には、複数周波数帯をカバーするものとして、各々の周波数に対応した整合回路をもつ複数の増幅器を並列に接続した構成を有し、所望の周波数帯に対応した回路のみを活性化し、その他の回路は遮断状態に維持するマルチバンド対応チップが記載されている。
また、複数周波数帯域を扱う他の例として、入力信号のうち受信しない信号をフィルタにより抑圧する方式も提案されている（例えば、特許文献１参照）。
特許文献１の例は、テレビジョン受像機に関し、地上放送およびＣＡＴＶチャンネルの全てを受信する広帯域受信回路の例である。
図１は、特許文献１にて提案された帯域切替回路を示す回路図である。第１の周波数帯域の信号を通過させるフィルタＦＬ１と第２の周波数帯域の信号を通過させるフィルタＦＬ２とが直列に接続されている。フィルタＦＬ１はコンデンサＣ２１、Ｃ２２、Ｃ２３およびインダクタＬ２１、Ｌ２２からなる低域の周波数(90MHz以上)の信号を通過させるハイパスフィルタを形成している。
フィルタＦＬ２はコンデンサＣ２４、Ｃ２５、Ｃ２６、インダクタＬ２３から成る高域の周波数(470MHz以上)の信号を通過させるハイパスフィルタを形成している。ここで、第２のフィルタＦＬ２に並列にスイッチ素子（ＰＩＮダイオード）ＳＷ１が設けられ、このフィルタＦＬ２が必要な場合にはこのスイッチ３をオフとし、不必要な場合にはオンとするように構成されている。
フィルタＦＬ２の内部にはコンデンサＣ２５とインダクタＬ２３による直列共振回路をオン、オフするスイッチ素子（ＰＩＮダイオード）ＳＷ２が設けられている。第２のフィルタＦＬ２が不要な場合、このスイッチ素子ＳＷ２をオフにすることによって、前記直列共振回路を切り離す構成となっている。
この回路で、入力端子ＩＮから入力される受信信号の周波数として90〜470MHz の周波数帯の信号を受信する場合、スイッチ素子ＳＷ１をオンとしスイッチ素子ＳＷ２をオフとすることにより、フィルタＦＬ１のみを動作させてフィルタＦＬ２を非動作状態としてこれを迂回して信号を出力端子ＯＵＴから出力させるようにすればよい。これにより、フィルタＦＬ１にて90MHz以上の信号のみが出力端子ＯＵＴから外部に出力されることになる。
次に470MHzから770MHｚの信号を受信する場合にはスイッチ素子ＳＷ１をオフとしてスイッチ素子ＳＷ２をオンとすることにより、フィルタＦＬ１とフィルタＦＬ２を同時に動作させればよい。これにより、フィルタＦＬ１を通過した90MHz 以上の信号はフィルタＦＬ２にて470MHz以上の信号となって出力端子ＯＵＴから外部に出力される。
一方、近年の高速システムでは、Quadrature Amplitude Modulation（QAM）などの高度変調方式とOrthogonal Frequency Modulation (OFDM)という周波数直交変調方式を用いた通信方式が検討されている。
この方式では、信号復調に膨大なデジタル処理が必要で、ディジタルベースバンド部の低消費電力化のために、微細ゲートCMOSデバイスの採用も進められている。しかしながら、デバイス微細化に伴い、電源電圧は低下する傾向にあり、0.35μｍでは3.3Vであった電源電圧は、0.25μｍの2.5V、0.18μｍの1.8V、0.13μｍの1.2V、90nmの1.0Vへと低下している。
さらに、チップの低コスト化のために、ＲＦ部とデジタル部をワンチップ化する動きも加速しており、このためには、低電圧でも動作するＲＦ部が必要となる。ＲＦ部の低電圧化で最大の課題の一つは、ダイナミックレンジである。ダイナミックレンジとは、扱える最大の信号レベルから、雑音のレベルを引いたものと考えることもできる。
一般に、広いダイナミックレンジを確保するためには、入力信号強度に応じて増幅回路の利得を可変させる回路方式が採用されている（例えば、特許文献２参照）。
図２は、特許文献２にて開示された利得可変可能な増幅回路を示す回路図である。ゲインコントロール増幅回路２０１は、増幅トランジスタユニット２０２とその前段に可変減衰器２０３ａおよび２０３ｂとを有する。
増幅トランジスタユニット２０２には、増幅用のMOSFETＱ３０、Ｑ３１に並列に、増幅用のMOSFETＱ３２、Ｑ３３が接続されている。この回路では、入力端子ＩＮａ、ＩＮｂに入力される差動入力信号Ｆ2a、Ｆ2bがそれぞれの可変減衰器２０３ａ、２０３ｂを介して増幅用のMOSFETＱ３０、Ｑ３２のゲートに入力されている。
MOSFETＱ３１、Ｑ３３のゲートには、抵抗Ｒ１１を介して、第１のバイアス電圧Ｖbias1が供給され、MOSFETＱ３０、Ｑ３２のゲートには、抵抗Ｒ１２を介して第２のバイアス電圧Vbias2が供給される。
MOSFETＱ３１およびＱ３３のドレインが負荷インダクタンスＬ３１、Ｌ３２を介して各々電源端子Ｖｄｄに接続されている。また、MOSFETＱ３１、Ｑ３３のドレインからは、出力カップリングキャパシタＣouta、Ｃoutbを介して出力端子ＯＵＴａ、ＯＵＴｂより差動出力信号Ｆouta、Ｆoutbが出力される。
ゲインコントロール増幅回路２０１の全体のゲインは、増幅トランジスタユニット２０２の増幅用MOSFETＱ３０、Ｑ３２のゲートと入力端子ＩＮａ、ＩＮｂとの間に設けられた可変減衰器２０３ａおよび２０３ｂの減衰量を可変制御することで行っている。
可変減衰器２０３ａおよび２０３ｂは、入力端子ＩＮａ（ＩＮｂ）と、MOSFETＱ３２（Ｑ３０）のゲートへ連なる信号伝播経路ＳＰＲとの間に、キャパシタ容量が可変制御可能な入力カップリングキャパシタＣｉｎが接続されている。
入力カップリングキャパシタＣｉｎは、複数のキャパシタＣ５１〜Ｃ５４とｎチャネル型のスイッチ用MOSFETＱ５１〜Ｑ５４を有し、これらMOSFETに対してカップリング容量制御信号ＧＣ１１〜ＧＣ１４により適宜導通・非導通の制御が行われることにより、キャパシタ容量が可変制御されるようになっている。
信号伝播経路ＳＰＲとグランド電源間には、減衰用のキャパシタＣ４１〜Ｃ４４とスイッチ用MOSFETＱ４１〜Ｑ４４とを直列接続した減衰ユニットが、複数個（図示された例では４つ）並列に設けられている。
スイッチ用の各MOSFETＱ４１〜Ｑ４４のゲートには、減衰量制御信号ＧＣ１〜ＧＣ４が供給され、それぞれ導通・非導通制御される。
入力端子ＩＮａ（ＩＮｂ）に供給された高周波入力信号Ｆ２ａ（Ｆ２ｂ）は、入力カップリングキャパシタＣｉｎおよび信号伝播経路ＳＰＲを介して増幅用のMOSFETＱ３２（Ｑ３０）のゲートに供給される。
仮に、減衰量制御信号ＧＣ１がＨレベルに制御されてMOSFETＱ４１が導通状態にされると、信号伝播経路ＳＰＲを伝播する高周波信号のエネルギーの一部が減衰用キャパシタＣ４１とMOSFETＱ４１とを介してグランドに吸収される。
つまり、減衰用キャパシタＣ４１は、高周波信号の交流成分に対してグランドＧＮＤにショートする機能を有し、減衰用キャパシタＣ４１の容量値に応じて、吸収されるエネルギーの量が決定される。
別のトランジスタを導通制御して減衰用キャパシタの数を増やすことで、吸収されるエネルギーの量が増加し、その結果、減衰量が増加制御される。
減衰用キャパシタＣ４１〜Ｃ４４の容量値を１：２：４：８などバイナリに増加するように設計し、更に、スイッチ用のMOSFETＱ４１〜Ｑ４４のゲート幅もそれと同じ比率にすることで、減衰量制御信号ＧＣ１〜ＧＣ４を適宜組み合わせることで、可変減衰器２０３ａ（２０３ｂ）の減衰量をリニアに増加させることができる。
すなわち、MOSFETＱ４１〜Ｑ４４が全て非導通状態で、減衰量が最も低く制御され、MOSFETＱ４１〜Ｑ４４の導通状態を組み合わせることで、減衰量がリニアに増加するように制御される。
したがって、入力された高周波入力信号の振幅が、この減衰器２０３ａ（２０３ｂ）によりリニアに可変減衰され、それが増幅トランジスタユニット２０２で固定のゲインで増幅される。
その結果、増幅回路全体のゲインがリニアに可変制御される。しかも、増幅トランジスタユニット２０２に、カスコード接続した２つのMOSFETＱ３０、Ｑ３１を利用してゲインを大きくしているので、ゲインの可変制御範囲を広くすることができる。
また、図２における信号切り替え回路Q51〜Q54の制御信号を昇圧する方法として、特許文献３に記載されたようなチャージポンプ回路を図３に示す。この回路は、クロックを利用して、容量素子に電荷をためることにより、入力電位よりも高い電位を得ることができる回路で、この回路では、複数の昇圧段をつなげることにより、昇圧時の効率を高めることが可能である。
図３に示すように、この昇圧回路は、ＣＰ1、ＣＰ2、…、ＣＰnのｎ段からなる昇圧段を有し、各昇圧段ＣＰk（ｋは、１、２、…、ｎ）は、第１のチャージポンプ部１１と第２のチャージポンプ部１３とを有する。
昇圧段ＣＰkの第１のチャージポンプ部１１は、ｎ型MOSFETｎＱ１kとｐ型MOSFETｐＱ１kとポンピング用キャパシタＣ１kとを有し、第２のチャージポンプ部１３は、ｎ型MOSFETｎＱ２kとｐ型MOSFETｐＱ２kとポンピング用キャパシタＣ２kとを有する。
クロックＣＬＫが電源電圧であるとき（ＣＬＫbarは０Ｖ）、ｎ型MOSFETｎＱ２ｋとｐ型MOSFETｐＱ１ｋとが導通して、キャパシタＣ２ｋを節点ＮＤk-1の電位に充電するとともに、ｐ型MOSFETｐＱ１kのドレイン側の電位（キャパシタＣ１kの充電電位のクロックにより昇圧された電位）が節点ＮＤkへ伝達される。
クロックが反転してＣＬＫbarが電源電圧となると（ＣＬＫは０Ｖ）、ｎ型MOSFETｎＱ１kとｐ型MOSFETｐＱ２kとが導通して、キャパシタＣ１kを節点ＮＤk-1の電位に充電するとともに、ｐ型MOSFETｐＱ２kのドレイン側の電位（キャパシタＣ２kの充電電位のクロックにより昇圧された電位）が節点ＮＤkへ伝達される。
2005 IEEE International Solid State Circuit Conference, SESSION 5, pp.98-99 & 586 実開平５−４８４４０号公報 特開２００５−１５９８０３号公報 特開２０００−６９７４５号公報
非特許文献１にて開示されたような、複数周波数帯域をカバーするのに、各々の周波数に対応する回路を並列に配置する回路方式では、対応周波数が増加するにつれて、チップサイズが著しく増大するなど、コストの観点で大きな問題がある。
一方、単一の受信回路を用いその帯域を所望の周波数範囲に広げる方式では、消費電力と利得のトレードオフの問題があり、無線回路として適した消費電力の範囲内では、システムの信号対雑音比（Ｃａｒｒｉｅｒ−ｔｏ−ｎｏｉｓｅ ｒａｔｉｏ：C/N）が十分確保できる利得を確保できなくなるために高度変調方式に対応できず、結果的に高いデータレートシステムへの適用ができないという問題があった。
さらに、このような高度変調システムに対応したチップでは、ベースバンドでの処理速度向上に対応するために、デバイスも微細化が進められており、それに伴いベースバンドの電源電圧は低くなっている。
今後は、低コスト化のために、デジタル部とＲＦ部を一体化した、いわゆるシステムオンチップ(SoC)化が加速される傾向にあり、この場合、微細デバイスでRF部も作る必要があるために、RF回路も低電圧動作時でも広いダイナミックレンジを確保することが重要になってくる。
一般に、RF回路では、電源電圧の低下とともに、ダイナミックレンジは低下する傾向にあるので、低電圧化へ対応する際にはダイナミックレンジの確保が大きな問題となる。
図１に示した従来例では、所望の周波数以外を抑制するフィルタ回路を整合回路に置き換えれば、所望の複数周波数での整合は可能になるものの、ダイナミックレンジを確保するためには、増幅度を大きく変化させることのできる増幅段が必要となる。それには例えば図２に示したような、トランジスタを縦積みする構成の増幅段を用いなければならなくなり、結果的に増幅段の電源電圧を低くすることができないという問題が生じる。
また、増幅段の前段で入力信号の振幅を可変させればダイナミックレンジを稼ぐことは可能である。しかしながら、図２に示した従来例のように、入力信号の振幅を容量分割により可変させる方式では、各々の容量を切り替えるスイッチ回路の寄生容量によるリークが発生するため、最大の利得が要求される微弱信号入力時の信号損失が避けられないことが問題となる。
ところで、微細MOSを用いた場合では、ゲート電圧がしきい値電圧以下にバイアスされていても流れるリーク電流による、スタンバイ電力が深刻な問題になってきている。これを回避するために、MOSの閾値電圧を、電源電圧に比例して低減しない方策も採用されている。
この場合、図２に示した回路におけるQ51からQ54の切り替えスイッチの制御電圧を電源電圧まで上昇させたとしても、各々のスイッチのオン抵抗が十分小さくできず、切り替え回路を導通状態に保っていても、信号電力損失が発生してしまう問題があった。これに対応するために、特許文献３で示したような、回路を用いて、制御電圧を上昇させると、今度は切り替えスイッチの耐圧以上の電圧がMOSに印加されてしまう問題があった。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、低電圧動作時においても、広いダイナミックレンジを有し、かつ、広い周波数帯域で動作する増幅かを提供することにある。
上述した目的を達成するため、本発明によれば、信号遮断機能を有する第１種の切り替え回路を介して接続された複数のインピーダンス変換回路と、前記第１種の切り替え回路の入力側から分岐された経路に接続された信号遮断機能を有する第２種の切り替え回路と、最終段の前記インピーダンス変換回路の出力側、および、前記第２種の切り替え回路の出力側にそれぞれ接続された増幅器と、前記第１種の切り替え回路および前記第２種の切り替え回路の接続／遮断を制御する制御信号発生回路と、を有し、いずれか一つの経路が選択されて前記増幅器に信号が入力されることを特徴とする増幅回路、が提供される。
また、上述した目的を達成するため、本発明によれば、信号遮断機能を有する第１種の切り替え回路を介して接続された複数のインピーダンス変換回路と、前記第１種の切り替え回路の出力側と初段の前記インピーダンス変換回路が接続された入力端子とは異なる入力端子との間に接続された信号遮断機能を有する第２種の切り替え回路と、最終段の前記インピーダンス変換回路の出力側に接続された増幅器と、前記第１種の切り替え回路および前記第２種の切り替え回路の接続／遮断を制御する制御信号発生回路と、を有し、いずれか一つの経路が選択されて前記増幅器に信号が入力されることを特徴とする増幅回路、が提供される。
好ましくは、少なくとも一つの前記第１種の切り替え回路および前記第２種の切り替え回路は、信号減衰機能を有している。また、好ましくは、信号遮断および信号減衰機能を有する切り替え回路は、複数の素子を並列に接続した構成を有し、各素子は、前記制御信号発生回路により個別に制御できる。
さらには、切り替えスイッチを構成しているMOSの基板電位を、増幅器の直流入力電位と連動してさせると共に、外部から印加したクロック信号を利用して、増幅器の直流入力電位に相当する電位分だけ制御電位を上昇させる構成を有している。
本発明の、信号遮断機能を有する第１種の切り替え回路を介して複数のインピーダンス変換回路を接続し、第１種の切り替え回路の入力側から分岐された信号経路に第２種の切り替え回路を接続する構成または、信号遮断機能を有する第１種の切り替え回路を介して接続された複数のインピーダンス変換回路と、前記第１種の切り替え回路の出力側と入力端子間に接続された信号遮断機能を有する第２種の切り替え回路を接続する構成によれば、広い周波数帯域で動作する増幅回路を提供することが可能になる。
増幅器に直列に接続される切り替え回路に信号減衰機能を持たせることができるため、低電圧動作時においても広いダイナミックレンジを確保することができる。
さらに、本発明の増幅回路は、信号経路に減衰用キャパシタを断・接する複数のスイッチ素子を接続するものではないため、スイッチ素子に係るリークを回避して微弱信号入力時にも良好な信号品質を維持することができる。
さらには、切り替えスイッチを構成しているMOSの基板電位を、増幅器の直流入力電位と連動してさせると共に、外部から印加したクロック信号を利用して、増幅器の直流入力電位に相当する電位分だけ制御電位を上昇させることにより、切り替え回路を構成するMOSの導通状態でのオン抵抗を最小にすると共に、当該デバイスに耐圧以上の電圧が印加させることを防ぐことが可能となる。
従って、本発明によれば、将来実現が望まれているソフトウェア無線端末に適用が可能な増幅回路を提供することができる。
特許文献１に記載された従来例の回路図。 特許文献２に記載された従来例の回路図。 特許文献３に記載された従来例の回路図。 本発明の第１の実施例を示す回路図。 本発明の第２の実施例を示す回路図。 本発明の増幅回路の出力整合回路の例を示した回路図。 本発明の第３の実施例を示す回路図。 本発明の第４の実施例を示す回路図。 本発明の第５の実施例を示す回路図。 本発明の第６の実施例を示す回路図。 本発明の第７の実施例を示す回路図。 本発明の第８の実施例を示す回路図。 本発明の第９の実施例を示す回路図。 本発明の第１０の実施例を示す回路図。 本発明におけるスイッチ素子（MOSFET）による信号減衰効果を説明するための回路図。 本発明の第１１の実施例を示す回路図。 本発明の第１１の実施例で用いられる昇圧回路の例を示した回路図。 本発明の第１２の実施例を示す回路図。 本発明の第１３の実施例を示す回路図。 本発明の第１４の実施例を示す回路図。 本発明の第１４の実施例で用いられる昇圧回路の例を示した回路図。 本発明の第１４の実施例で用いられる昇圧回路の動作波形を示した図。 本発明の第１５の実施例を示す回路図。
符号の説明
１０１、１０１1、１０１2、１０１3 増幅器
１０２ 制御信号発生回路
１０３、１０３1、１０３2 昇圧回路
２０１ ゲインコントロール増幅回路
２０２ 増幅トランジスタユニット
２０３ａ、２０３ｂ 可変減衰器
ＦＬ１、ＦＬ２ フィルタ
ＩＮ、ＩＮ1、ＩＮ2、ＩＮａ、ＩＮｂ 入力端子
ＩＮｃ 制御信号入力端子
ＩＮｖ 電圧入力端子
ＯＵＴ、ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴａ、ＯＵＴｂ、ＯＵＴｖ 出力端子
ＭＴ１、ＭＴ２、ＭＴ３ 整合回路
以下、本発明を具体的な実施例に基づいて詳細に説明する。以下、同一のものには同一の符号を付して、重複する説明は適宜省略する。
図４は、本発明の第１の実施例を示す回路図である。ＩＮは、RF信号が入力される入力端子、ＯＵＴ１、ＯＵＴ２は出力端子、ＭＴ１、ＭＴ２は整合回路、Ｃ１、Ｃ２はコンデンサ、Ｌ１、Ｌ２はインダクタ、Ｑ１、Ｑ２はｎ型のMOSFET、１０１１は低周波数帯で動作する増幅器、１０１２は高周波数帯で動作する増幅器、１０２は、信号の経路を切り替える制御信号発生回路である。
今、入力RF信号が高周波帯の場合を想定すると、制御信号発生回路１０２により、MOSFETＱ１は遮断状態に、MOSFETＱ２を導通状態に制御される。これにより、整合回路ＭＴ１と増幅器１０１２で構成される回路で、入力RF信号は増幅される。
入力信号電力が大きくなった場合には、MOSFETＱ２の制御電圧を完全な導通状態より低く設定し、MOSFETＱ２のドレイン・ソース間の抵抗を高くすることにより、信号電力を減衰させる。これにより、増幅器１０１２の飽和を回避することができるので、広いダイナミックレンジを確保することが可能となる。
一方、入力ＲＦ信号が低周波数帯である場合には、制御信号発生回路１０２により、MOSFETＱ１は導通状態に、MOSFETＱ２は遮断状態に制御される。これにより、整合回路ＭＴ１、ＭＴ２および増幅器１０１１で構成される回路で、入力RF信号は増幅される。
ここで、整合回路ＭＴ２における、所望周波数での整合に必要なインピーダンスの変換量は、その前段に接続された整合回路ＭＴ１でなされたインピーダンス変換量分が不要であるので、結果的に回路のサイズを小さくすることが可能になる。
入力信号電力が大きくなった場合には、MOSFETＱ１の制御電圧を完全な導通状態より低く設定することで、ＭＯＳＦＥＴのドレイン・ソース間抵抗を高くすることにより、信号電力を減衰させる。これにより、増幅器１０１１の飽和を回避することができるので、広いダイナミックレンジを確保することが可能となる。
本実施例では、信号経路に挿入された切り替えスイッチの抵抗を制御することで、入力信号の強度を調整しているので、図１に示した回路のような信号のリークパスがなく、微弱信号入力時においても、良好な特性を維持することが可能である。
図５は、本発明の第２の実施例を示す回路図である。この例では、図４における増幅器１０１１と１０１２を、１つの増幅器１０１で構成している。増幅器１０１において、Ｌ１１はインダクタ、Ｑ１１、Ｑ１２は、ｎ型のMOSFETである。MOSFETＱ１２は、ソース電極が接地され、ゲート電極には、高周波数帯のＲＦ信号が入力され、ドレイン電極が出力端子ＯＵＴに接続されている。
MOSFETＱ１１は、ソース電極が接地され、ゲート電極には、低周波数帯のＲＦ信号が入力され、ドレイン電極は、出力端子ＯＵＴに接続されている。これらのMOSFETＱ１１、Ｑ１２の負荷としてインダクタＬ１１が電源端子Ｖｄｄと各トランジスタのドレインとの間に接続されている。入力されるＲＦ信号は、各々所望周波数帯域のみが伝播するように制御信号発生回路１０２が制御するので、増幅器１０１のMOSFETは、所望周波数帯の経路に接続された素子のみが活性状態となって、結果的に所望周波数のみを増幅する。
図６は、本発明の増幅器における、出力整合回路の例である。図６に示す回路の端子Ａは、図５における電源端子Ｖｄｄに、また端子Ｂは、MOSFETＱ１１、Ｑ１２のドレイン電極に共通に接続される。本増幅器の入力部は、複数の周波数帯に各々整合することと、信号電力が大きく変化しても、増幅器を飽和させないための構成が必要であったが、出力側の整合回路は周波数の切り替えのみができればよい。
図６では、インダクタＬ１１は、Ｌ１１1、Ｌ１１2の２つに分割されており、そしてスイッチ用のMOSFETＱ１３がインダクタＬ１１2と並列に接続されている。ＩＮcは制御信号入力端子である。入力信号が高周波数帯である場合には、制御信号入力端子ＩＮcによりMOSFET Ｑ１３を導通状態にして、インダクタＬ１１2を短絡することで、全体のインダクタンスを小さくさせる。これにより、出力整合回路は、高周波数帯で整合する。一方、入力信号が低周波数帯である場合には、MOSFET Ｑ１３を遮断状態にして、全体のインダクタンスを大きくすることで、出力整合回路を低周波数帯で整合させる。
図７は、本発明の第３の実施例の回路図である。本実施例の回路は、第２の実施例の回路を並列に二つ配置したものである。図７において、ＩＮ1、ＩＮ2は、RF信号が入力される入力端子、ＭＴ１1、ＭＴ２1；ＭＴ１2、ＭＴ２2は整合回路、Ｃ１1、Ｃ２1；Ｃ１2、Ｃ２2はコンデンサ、Ｌ１1、Ｌ２1；Ｌ１2、Ｌ２2はインダクタ、Ｑ１1、Ｑ２1；Ｑ１2、Ｑ２2はｎ型のMOSFET、Ｑ１１1、Ｑ１２1；Ｑ１１2、Ｑ１２2は、インダクタＬ１１を共通の負荷とするｎ型のMOSFETである。また、制御信号発生回路１０２は、MOSFETＱ１1、Ｑ２1；Ｑ１2、Ｑ２2の中のいずれかを選択的に導通させて信号の経路を切り替える。
本発明の増幅回路において、対象とする複数の周波数帯が著しく異なっている場合などは、高周波数帯と低周波数帯を1つの信号経路だけで切り分けることが困難であり、さらには通信方式によっては、入力端子ＩＮ1、ＩＮ2の前段に妨害波除去のためのフィルタを接続する必要があることもある。このような場合には、本実施例の構成を採用することが効果的である。
本実施例において、出力回路の整合をとるには、インダクタＬ１1のインダクタンス値を4段階に切り替えられるようにし、入力ＲＦ信号の周波数帯に応じて切り替えるようにすればよい。
図８は、本発明の第４の実施例を示す回路図である。本実施例の回路は、第１の実施例の増幅回路において低周波数帯用のＲＦ信号経路にもう一つの整合回路を付加すると共に中間周波数帯用のＲＦ信号経路を付加したものである。図８において、ＩＮは、RF信号が入力される入力端子、ＯＵＴ1〜ＯＵＴ3は出力端子、ＭＴ１〜ＭＴ３は整合回路、Ｃ１〜Ｃ３はコンデンサ、Ｌ１〜Ｌ３はインダクタ、Ｑ１〜Ｑ４はスイッチ用のｎ型のMOSFET、１０１1は低周波数帯で動作する増幅器、１０１2は高周波数帯で動作する増幅器、１０１3は中間周波数帯で動作する増幅器、１０２は、ＲＦ信号の経路を切り替えるためにMOSFETＱ１〜Ｑ４に制御信号を出力する制御信号発生回路である。
今、入力RF信号が高周波帯の場合を想定すると、制御信号発生回路１０２により、MOSFETＱ１、Ｑ３、Ｑ４は遮断状態に、MOSFETＱ２は導通状態に制御される。これにより、整合回路ＭＴ１と増幅器１０１2で構成される回路で、入力RF信号は増幅される。入力信号電力が大きくなった場合には、MOSFETＱ２の制御電圧を完全な導通状態より低く設定することで信号電力を減衰させる。
また、入力ＲＦ信号が中間周波数帯である場合には、制御信号発生回路１０２により、MOSFETＱ１、Ｑ４は導通状態に、MOSFETＱ２、Ｑ３は遮断状態に制御される。これにより、整合回路ＭＴ１、ＭＴ２と増幅器１０１3で構成される回路で、入力RF信号は増幅される。入力信号電力が大きくなった場合には、MOSFETＱ１、Ｑ４の制御電圧を完全な導通状態より低く設定することで信号電力を減衰させる。
あるいは、Ｑ１、Ｑ４のいずれか一方のMOSFET例えばＱ１の制御電圧を十分高い状態に維持しつつ他方のMOSFETＱ４の制御電圧を完全な導通状態より低く設定することで信号電力を減衰させる。入力ＲＦ信号が低周波数帯である場合には、制御信号発生回路１０２により、MOSFETＱ１、Ｑ３は導通状態に、MOSFETＱ２、Ｑ４は遮断状態に制御される。これにより、整合回路ＭＴ１〜ＭＴ３と増幅器１０１１で構成される回路で、入力RF信号は増幅される。
入力信号電力が大きくなった場合には、MOSFETＱ１、Ｑ３の制御電圧を完全な導通状態より低く設定することで信号電力を減衰させる。あるいは、いずれか一方のMOSFET例えばＱ１の制御電圧を十分高い状態に維持しつつ他方のMOSFETＱ３の制御電圧を完全な導通状態より低く設定することで信号電力を減衰させる。
本実施例の増幅回路も、対象とする複数の周波数帯が著しく異なっていて高周波数帯と低周波数帯の２つの信号経路だけで切り分けることが困難な場合に、効果的に採用することができる。
図９は、本発明の第５の実施例を示す回路図である。この例では、図８に示した第４の実施例における増幅器１０１１、１０１２、１０１３を、１つの増幅器１０１で構成している。整合回路ＭＴ３と増幅器１０１との間にスイッチ用のｎ型のMOSFETＱ５が接続されている。
本実施例においては、増幅器１０１は、１個のｎ型のMOSFETＱ１３と負荷であるインダクタＬ１１とのみで構成されている。本実施例回路において、入力RF信号が高周波帯の場合、制御信号発生回路１０２により、MOSFETＱ１、Ｑ３〜Ｑ５は遮断状態に、MOSFETＱ２は導通状態に制御される。また、入力ＲＦ信号が中間周波数帯である場合には、制御信号発生回路１０２により、MOSFETＱ１、Ｑ４は導通状態に、MOSFETＱ２、Ｑ３、Ｑ５は遮断状態に制御される。
入力ＲＦ信号が低周波数帯である場合には、制御信号発生回路１０２により、MOSFETＱ１、Ｑ３、Ｑ５は導通状態に、MOSFETＱ２、Ｑ４は遮断状態に制御される。低周波数帯において入力信号電力が大きくなった場合には、MOSFETＱ１、Ｑ３、Ｑ５の制御電圧を完全な導通状態より低く設定することで信号電力を減衰させる。あるいは、いずれか１つまたは２つのMOSFETの制御電圧を十分高い状態に維持しつつ他のMOSFETの制御電圧を完全な導通状態より低く設定することで信号電力を減衰させる。
本実施例において、出力回路の整合をとるには、インダクタＬ１１のインダクタンス値を３段階に切り替えられるようにし、入力ＲＦ信号の周波数帯に応じて切り替えるようにすればよい。
図１０は、本発明の第６の実施例を示す回路図である。ＩＮ1、ＩＮ2は、RF信号が入力される入力端子、ＯＵＴは出力端子、ＭＴ１、ＭＴ２は整合回路、Ｃ１、Ｃ２はコンデンサ、Ｌ１、Ｌ２はインダクタ、Ｑ１、Ｑ２はｎ型のMOSFET、１０１は増幅器、１０２は、信号の経路を切り替える制御信号発生回路である。
高周波帯の入力RF信号が入力端子ＩＮ2より入力する場合、制御信号発生回路１０２により、MOSFETＱ１は遮断状態に、MOSFETＱ２を導通状態に制御される。これにより、整合回路ＭＴ２と増幅器１０１で構成される回路で、入力RF信号は増幅される。入力信号電力が大きくなった場合には、MOSFETＱ２の制御電圧を完全な導通状態より低く設定し、MOSFETＱ２のドレイン・ソース間の抵抗を高くすることにより、信号電力を減衰させる。これにより、増幅器１０１の飽和を回避することができるので、広いダイナミックレンジを確保することが可能となる。
一方、低周波数帯の入力RF信号が入力端子ＩＮ1より入力する場合には、制御信号発生回路１０２により、MOSFETＱ１は導通状態に、MOSFETＱ２は遮断状態に制御される。これにより、整合回路ＭＴ１、ＭＴ２および増幅器１０１で構成される回路で、入力RF信号は増幅される。ここで、整合回路ＭＴ２における、所望周波数での整合に必要なインピーダンスの変換量は、その前段に接続された整合回路ＭＴ１でなされたインピーダンス変換量分が不要であるので、結果的に回路のサイズを小さくすることが可能になる。
入力信号電力が大きくなった場合には、MOSFETＱ１の制御電圧を完全な導通状態より低く設定することで、ＭＯＳＦＥＴのドレイン・ソース間抵抗を高くすることにより、信号電力を減衰させる。これにより、増幅器１０１の飽和を回避することができるので、広いダイナミックレンジを確保することが可能となる。尚、増幅器１０１は対象とする、全ての周波数帯が増幅できる能力を有している必要がある。
本実施例では、信号経路に挿入された切り替えスイッチの抵抗を制御することで、入力信号の強度を調整しているので、図１に示した回路のような信号のリークパスがなく、微弱信号入力時においても、良好な特性を維持することが可能である。
図１１は、本発明の第７の実施例を示す回路図である。この例では、図１０における増幅器１０１をｎ型のMOSFETのＱ１１、インダクタＬ１１で構成している。MOSFETＱ１１は、ソース電極が接地され、ゲート電極には、ＲＦ信号が入力され、ドレイン電極が出力端子ＯＵＴに接続されている。
MOSFETＱ１１の負荷としてインダクタＬ１１が電源端子ＶｄｄとＱ１１のドレインとの間に接続されている。入力されるＲＦ信号は、各々所望周波数帯域のみが伝播するように制御信号発生回路１０２が制御され、増幅器１０１によって増幅され、出力される。
図１２は、本発明の第８の実施例を示す回路図である。この例では、図１１に示した第７の実施例における増幅器１０１と整合回路ＭＴ２の間に、スイッチ用のｎ型のMOSFETＱ３及び整合回路ＭＴ３が接続されている。入力端子ＩＮ3と、整合回路ＭＴ３の入力端間にスイッチ用のｎ型のMOSFETＱ４が接続されている。増幅器１０１は、n型のMOSFETＱ１１と負荷であるインダクタＬ１１とで構成されている。
本実施例回路において、入力RF信号が高周波帯の場合、制御信号発生回路１０２により、MOSFETＱ１〜Ｑ３は遮断状態に、MOSFETＱ４は導通状態に制御される。また、入力ＲＦ信号が中間周波数帯である場合には、制御信号発生回路１０２により、MOSFETＱ２、Ｑ３は導通状態に、MOSFETＱ１、Ｑ４は遮断状態に制御される。
入力ＲＦ信号が低周波数帯である場合には、制御信号発生回路１０２により、MOSFETＱ１、Ｑ３は導通状態に、MOSFETＱ２、Ｑ４は遮断状態に制御される。低周波数帯において入力信号電力が大きくなった場合には、MOSFETＱ１、Ｑ３の制御電圧を完全な導通状態より低く設定することで信号電力を減衰させる。あるいは、いずれか１つのMOSFETの制御電圧を十分高い状態に維持しつつ他のMOSFETの制御電圧を完全な導通状態より低く設定することで信号電力を減衰させる。
本実施例において、出力回路の整合をとるには、インダクタＬ１１のインダクタンス値を３段階に切り替えられるようにし、入力ＲＦ信号の周波数帯に応じて切り替えるようにすればよい。
図１３は、本発明の第９の実施例を示す回路図である。この例では、第２の実施例の切り替えスイッチであるMOSFETＱ１は、Ｑ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄの４個のMOSFETの並列接続で構成され、切り替えスイッチであるMOSFETＱ２は、Ｑ２ａ、Ｑ２ｂ、Ｑ２ｃ、Ｑ２ｄの４個のMOSFETの並列接続で構成されている。
各々の周波数帯における整合は、第２の実施例と同様の動作を行うので、ここでは整合に関する詳しい説明は省略し、入力信号電力が大きくなった場合の本実施例回路の動作について説明する。高周波数帯で入力信号電力が大きい場合、制御信号発生回路１０２は、MOSFETＱ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄの全てを遮断状態にする。
信号強度に応じて、Ｑ２ａからＱ２ｄのMOSFETを導通または遮断状態にする。すなわち、最も信号強度が大きい場合には、１個のMOSFETのみを導通状態とし、のこりの３個のMOSFETを遮断状態にする。これにより、スイッチの導通抵抗による損失分だけ信号振幅が減衰するので、増幅器１０１の飽和を回避することができる。一方、入力信号強度が比較的低い場合には、３個のMOSFETを導通状態にし、残りの１個を遮断状態にする。
これにより、減衰量を前述の状態よりも低くすることができる。信号強度が著しく低い場合には、全てのスイッチを導通状態とすることで、増幅回路は最大利得を得る。低周波数帯で入力信号電力が大きい場合も、MOSFETＱ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄとMOSFETＱ２ａ、Ｑ２ｂ、Ｑ２ｃ、Ｑ２ｄとが入れ替わるだけで同様の動作が行なわれる。
この第９の実施例では、この回路の制御信号を、導通、遮断の２種類だけでなく、導通、遮断と、その中間のレベルを設定することも可能であり、その場合は、減衰利得の組み合わせは、さらに多くすることができて、増幅器入力段での全体の利得調整が精密にできる。
図１４は、本発明の第１０の実施例を示す回路図である。この例では、第７の実施例の切り替えスイッチであるMOSFETＱ１は、Ｑ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄの４個のMOSFETの並列接続で構成され、切り替えスイッチであるMOSFETＱ２は、Ｑ２ａ、Ｑ２ｂ、Ｑ２ｃ、Ｑ２ｄの４個のMOSFETの並列接続で構成されている。
各々の周波数帯における整合は、第７の実施例と同様の動作を行うので、ここでは整合に関する詳しい説明は省略し、入力信号電力が大きくなった場合の本実施例回路の動作について説明する。高周波数帯で入力信号電力が大きい場合、制御信号発生回路１０２は、MOSFETＱ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄの全てを遮断状態にする。信号強度に応じて、Ｑ２ａからＱ２ｄのMOSFETを導通または遮断状態にする。
すなわち、最も信号強度が大きい場合には、１個のMOSFETのみを導通状態とし、のこりの３個のMOSFETを遮断状態にする。これにより、スイッチの導通抵抗による損失分だけ信号振幅が減衰するので、増幅器１０１の飽和を回避することができる。一方、入力信号強度が比較的低い場合には、３個のMOSFETを導通状態にし、残りの１個を遮断状態にする。
これにより、減衰量を前述の状態よりも低くすることができる。信号強度が著しく低い場合には、全てのスイッチを導通状態とすることで、増幅回路は最大利得を得る。低周波数帯で入力信号電力が大きい場合も、MOSFETＱ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄとMOSFETＱ２ａ、Ｑ２ｂ、Ｑ２ｃ、Ｑ２ｄとが入れ替わるだけで同様の動作が行なわれる。
この第１０の実施例では、この回路の制御信号を、導通、遮断の２種類だけでなく、導通、遮断と、その中間のレベルを設定することも可能であり、その場合は、減衰利得の組み合わせは、さらに多くすることができて、増幅器入力段での全体の利得調整が精密にできる。
図１５は、第９、第１０の実施例における、スイッチ回路であるトランジスタ群での信号の減衰量を計算で示すための図である。図において、ＩＮはＲＦ信号が入力される入力端子、ＭＴ１、ＭＴ２は整合回路、１０１は増幅器である。Zoutは、スイッチ回路から見た入力端子のインピーダンスで、Zinは、スイッチ回路から見た増幅器の入力インピーダンスである。ここで、R０はスイッチ用MOSFETの導通状態における単位ゲート幅換算の抵抗である。
このような、回路でのスイッチ回路での損失は、下記の式で与えられる。
Figure 0005086992
 この式からも、導通状態となるトランジスタの数を変化させることで、信号の減衰量を可変にすることができると分かる。また、制御電圧を中間の状態にする場合には、単位ゲート幅換算の抵抗R０を大きくすることと等価であるので、これも信号の減衰量の調整に用いることができる。
一方、信号の最大減衰量は、MOSFETが１個のみ導通状態になっている場合で、
Figure 0005086992
 と表すことができ、もし、MOSFETの単位ゲート換算または、MOSFET １個あたりの抵抗R０が、ZinとZoutの和と等しい場合には、調整できる減衰量の最大は6dBと分かる。従って、本発明における増幅回路の第６の実施例では、入力ダイナミックレンジを大きくするために、並列に接続するMOSFETの１個あたりの導通状態の抵抗をMOSFETの両端に接続された回路のインピーダンスの和よりも大きくすることにより、制御可能量を6dB以上としている。
図１６は、本発明の第１１の実施例を示す回路図である。この例では、第２の実施例における制御信号に昇圧回路を接続して、制御信号の電位を高くし、スイッチの導通状態での抵抗を小さくしている。電源電圧が低い場合には、制御信号が電源電圧と同じ電位であっても、スイッチ用MOSFETのゲート・ソース間電位差は大きくできない。
一般に、MOSFETは、ゲート幅を大きくすれば、導通状態での抵抗は小さくできるが、寄生容量も増大するために、整合条件への影響だけでなく、信号の損失も大きくなる。そこで、本実施例においては、制御信号発生回路１０２が発生する制御信号を昇圧回路にて昇圧した後にMOSFETＱ１、Ｑ２のゲートに印加している。
このような動作を行わせる昇圧回路の一例を図１７に示す。これは、John F. Dickson, “On-chip high-voltage generation in MNOS integrated circuits using an improved voltage multiplier technique,” IEEE Journal of Solid-State Circuits, vol. SC-11, No. 3, pp. 374-378, 1976に示されている整流回路を用いた昇圧回路の一例であって、ＩＮｖは電圧入力端子、ＯＵＴｖは出力端子、ＣＬＫ、ＣＬＫｂａｒは、相補のクロック信号が入力されるクロック入力端子、Ｄはダイオード、Ｃはコンデンサである。
この回路の電圧入力端子ＩＮｖを制御信号発生回路１０２の出力端子に接続し、出力端子ＯＵＴｖをMOSFETＱ１、Ｑ２のゲートに接続する。この昇圧回路によると、ダイオード１段当たり、ダイオード節点でのクロックによる振幅からダイオードの順方向電圧と出力電流に伴うコンデンサの充放電によるリプル電圧とを差し引いた電圧上昇が得られる。この昇圧回路を制御信号発生回路１０２と整合回路切り替え用スイッチとなるMOSFETの間に挿入することにより、遮断状態と、導通状態の電位差を大きくすることが可能である。よって、サイズの大きなMOSFETを用いなくても、導通抵抗を小さくすることが可能となる。
実施例１１では、制御信号発生回路１０２の出力電圧を昇圧していたが、この方式に代え、昇圧された電圧によって制御信号発生回路１０２を駆動するようにして、結果的に制御信号発生回路１０２から出力される制御信号の電圧差を大きくするようにしてもよい。
図１８は、本発明の第１２の実施例を示す回路図である。この例では、第６の実施例における制御信号に昇圧回路を接続して、制御信号の電位を高くし、スイッチの導通状態での抵抗を小さくしている。電源電圧が低い場合には、制御信号が電源電圧と同じ電位であっても、スイッチ用MOSFETのゲート・ソース間電位差は大きくできない。
一般に、MOSFETは、ゲート幅を大きくすれば、導通状態での抵抗は小さくできるが、寄生容量も増大するために、整合条件への影響だけでなく、信号の損失も大きくなる。そこで、本実施例においては、制御信号発生回路１０２が発生する制御信号を昇圧回路で昇圧した後にMOSFETＱ１、Ｑ２のゲートに印加している。
図１９は、本発明の第１３の実施例を示す回路図である。この例では、第２の実施例における制御信号が入力される切り替え用スイッチであるMOSFETのドレイン・ソース電極にコンデンサを接続して、整合回路のＤＣ電位を遮断し、新たに低いＤＣ電位を与えるものである。図１９において、Ｃ４〜Ｃ７はコンデンサ、Ｒ１〜Ｒ４は高い抵抗値を有する抵抗である。
スイッチ用のMOSFETＱ１とＱ２は、整合回路ＭＴ１〜ＭＴ２とは、DC的に分離されており、抵抗Ｒ１〜Ｒ４により、そのソース・ドレイン電位は、接地電位となっている。この状態では、制御信号発生回路１０２から出力される高電位信号と、スイッチMOSFETのソース電極の電位差は大きくなる結果、スイッチの導通状態の抵抗を小さくすることができ、結果的に、スイッチのMOSFETのサイズを小さくできる。
図２０は、本発明の第１４の実施例を示す回路図である。この例では、第１１の実施例における切り替えスイッチとして用いているＱ１、Ｑ２の基板電位を増幅器の直流入力電位と連動させ、しかも切り替えスイッチの制御電位を、増幅器の直流入力電位分だけ昇圧することにより、導通状態の切り替えスイッチのオン抵抗を最小にするものである。
すなわち、Ｑ１、Ｑ２のゲート電位を、制御信号ＩＮC1、ＩＮC2と増幅器１０１の直流入力電位が現れる節点n1、n2の電位が入力される昇圧回路１０３1、１０３2の出力によって上記のように制御する。昇圧回路１０３1、１０３2の詳細については後述する。この例では、図１６に示した第１１の実施例における増幅器１０１1、１０１2を、１つの増幅器１０１で構成している。
増幅器１０１において、Ｌ１１はインダクタ、Ｑ１１、Ｑ１２は、ｎ型のMOSFETである。MOSFETＱ１２は、ソース電極が接地され、ゲート電極には、高周波数帯のＲＦ信号が入力され、ドレイン電極が出力端子ＯＵＴに接続されている。MOSFETＱ１１は、ソース電極が接地され、ゲート電極には、低周波数帯のＲＦ信号が入力され、ドレイン電極は、出力端子ＯＵＴに接続されている。
これらのMOSFETＱ１１、Ｑ１２の負荷としてインダクタＬ１１が電源端子Ｖｄｄと各トランジスタのドレインとの間に接続されている。入力されるＲＦ信号は、制御信号ＩＮC1およびＩＮC2により、各々所望周波数帯域のみが伝播するように制御される。ここで、Ｑ１５、Ｑ１６はｐ型のMOSFET、Ｒ２１〜Ｒ２４は抵抗である。制御信号ＩＮC1が低電位であれば、Ｑ１５は導通状態となるので、増幅器のＱ１２の入力電位は、電源電位を抵抗Ｒ２１とＲ２２で分割した値に設定される。
この時、制御信号ＩＮC2は、高電位に設定されており、したがって、Ｑ１６は遮断状態となり、増幅器のＱ１１の入力電位は接地電位となる。従って、増幅器１０１のMOSFETは、所望周波数帯の経路に接続された素子のみが活性状態となって、結果的に所望周波数帯の信号のみを増幅する。
さらに、この時、本実施例回路においては、昇圧回路１０３2は、接地電位を出力し、MOSFETＱ１を遮断状態にしている。この時、切り替えスイッチ（Ｑ１）の基板は、増幅器のＱ１１の直流入力電位が現れる節点n2に接続されており、上述したように、制御信号ＩＮC2が高電位の場合には、基板電位は接地電位となる。一方、昇圧回路１０３1は、電源電圧より増幅器のＱ１２の直流入力電位分だけ高い電位を発生し、Ｑ２を導通状態にする。
従って、切り替えスイッチ（Ｑ２）のゲート・ソース間電圧は、Ｖｄｄとなるために、スイッチのオン抵抗を十分小さくできる。また、切り替えスイッチ（Ｑ２）の基板電位は、Ｑ１２の直流入力電位の現れる節点n1から与えられているために、切り替えスイッチの各電極間には、Ｖｄｄを超える電圧が印加されることはない。
図２１は、第１４の実施例における昇圧回路１０３1の一例を示す回路図である。昇圧回路１０３2は昇圧回路１０３1と同様に構成され同様に動作するので、ここでは昇圧回路１０３1についてのみ説明する。Ｑ２１、Ｑ２２、Ｑ２５およびＱ２６はp型のMOSFET、Ｑ１７、Ｑ１８、Ｑ２３、Ｑ２４、Ｑ２７、Ｑ２８はｎ型MOSFET、Ｃ３１、Ｃ３２は容量素子、Ｒ２６、Ｒ２７は抵抗、INVはインバータである。制御信号ＩＮC1は、インバータINVおよびＲ２６、Ｒ２７を介してＱ１７、Ｑ１８のゲートに入力され、節点n1はＱ２３、Ｑ２７のソースに接続されている。
そしてこの昇圧回路の出力電圧は出力端子outを介して切り替えスイッチであるMOSFETＱ２のゲートに供給される。この例では、Ｑ２２、Ｑ２４、Ｑ２５、Ｑ２７にクロックＣＬＫが印加され、Ｑ２１、Ｑ２３、Ｑ２６、Ｑ２８にクロックＣＬＫの逆相のＣＬＫbarが印加されている。
まず、Ｑ２１〜Ｑ２４およびＣ３１で構成される単位回路の動作について説明する。クロックＣＬＫが高電位の時には、容量素子Ｃ３１は、電源Ｖｄｄと接地間に接続されるために、この周期では、容量素子は電圧Ｖｄｄに相当する電荷が充電される。
次に、クロックＣＬＫが低電位になると、容量素子Ｃ３１は、電源および接地電極から切り離され、高電位となる逆相クロックＣＬＫbarで制御されているＱ２３およびＱ２２により、出力端子outと増幅器の直流入力電位にある節点n1に接続される。この時、容量素子Ｃ３１に充電された電荷は、瞬時には放電されないために、出力端子outに接続された容量電極の電位は、電源電圧より増幅器の直流入力電位分だけ上昇する。
次の周期では、出力端子は容量素子Ｃ３１から切り離され、容量素子Ｃ３１は、電源と接地間に接続され、以下上記の動作を繰り返す。Ｑ２５〜Ｑ２８および容量素子Ｃ３２で構成される単位回路は、前記単位回路とは逆位相のクロック信号で動作させるために、前記単位回路とは逆相の出力が出力され、その結果、出力端子outには、常に電源電圧Ｖｄｄより、増幅器の直流入力電位分だけ高い電位が出力される。
この時、制御信号ＩＮC1が高電位であるためにＱ１７およびＱ１８はオフしており、上記の出力電圧はそのまま出力される。一方、図２０におけるＱ２を遮断状態にする場合には、制御信号ＩＮC1が低電位となり、インバータINV、Ｒ２６、Ｒ２７、Ｑ１７およびＱ１８で構成される回路により、出力電位は、接地電位に強制的に設定される。ここで、Ｑ１７、Ｑ１８を縦積み構成としているのは、この回路が電源電圧Ｖｄｄ以上の高い電位を出力するために、その端子に接続される回路の耐圧を考慮してのことである。
本実施例の昇圧回路の出力を接地する方法としては、この他にも制御クロックを止めるにより、出力端子を昇圧回路から切り離すことを併用するなどもある。これにより、Ｑ１７〜Ｑ１８の回路の駆動能力を低くし、消費電力を低減することも可能である。
図２２に、前記昇圧回路の動作波形を示す。VS1、VS2は、それぞれ容量素子Ｃ３１のＱ２１側とＱ２４側の端子電位を示す。ここで、クロックの振幅を電源電位Ｖｄｄの１V、節点n1の電位をVBとした。クロック信号に応じて、容量端子の電位VS1、VS2が図示のように変化する。また、容量素子Ｃ３２のＱ２５側とＱ２８側の端子電位VS3、VS4は、それぞれVS1、VS2の逆相の電位となる。
従って、出力端子outには、交互にVS1、VS3の（１＋VB）の昇圧電位が現れ、常時電源電位Ｖｄｄより増幅器の直流入力電位VBだけ高い電位が現れることになる。
図２３は、本発明の第１５の実施例を示す回路図である。この例では、第１２の実施例における切り替えスイッチとして用いているＱ１、Ｑ２の基板電位を増幅器の直流入力電位と連動させ、しかも切り替えスイッチの制御電位を、増幅器の直流入力電位分だけ昇圧することにより、導通状態の切り替えスイッチのオン抵抗を最小にするものである。
すなわち、Ｑ１、Ｑ２のゲート電位を、制御信号ＩＮC1、ＩＮC2と増幅器１０１の直流入力電位が現れる節点n1、n2の電位が入力される昇圧回路１０３1、１０３2の出力によって上記のように制御する。昇圧回路１０３1、１０３2の詳細は、図２１、１９で説明したとおりであるので、ここでは述べない。
増幅器１０１において、Ｌ１１はインダクタ、Ｑ１１は、ｎ型のMOSFETである。MOSFETＱ１１は、ソース電極が接地され、ゲート電極には、高周波数帯のＲＦ信号が入力され、ドレイン電極が出力端子ＯＵＴに接続されている。MOSFETＱ１１の負荷としてインダクタＬ１１が電源端子ＶｄｄとＱ１１のドレインとの間に接続されている。入力されるＲＦ信号は、制御信号ＩＮC1およびＩＮC2により、各々所望周波数帯域のみが伝播するように制御される。ここで、Ｒ２１、Ｒ２２は電源電圧を分圧する抵抗である。
制御信号ＩＮC1が低電位であれば、本実施例回路においては、昇圧回路１０３2は、接地電位を出力し、MOSFETＱ１を遮断状態にしている。一方、昇圧回路１０３1は、電源電圧より増幅器のＱ１２の直流入力電位分だけ高い電位を発生し、Ｑ２を導通状態にする。従って、切り替えスイッチ（Ｑ２）のゲート・ソース間電圧は、Ｖｄｄとなるために、スイッチのオン抵抗を十分小さくできる。また、切り替えスイッチ（Ｑ２）の基板電位は、Ｑ１２の直流入力電位の現れる節点n1から与えられているために、切り替えスイッチの各電極間には、Ｖｄｄを超える電圧が印加されることはない。
以上、本発明の好ましい実施例について説明したが、本発明は、これら個々の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、図７の実施例では、二つの信号経路を有する回路を２段に重ねていたが、３段以上に重ねることができる。また、図８、図９、図１２の実施例では、整合回路を３段縦続接続していたが、４段以上の縦続構成とし、より多くの分岐信号経路を形成するようにしてもよい。また、上記の実施例同士を適宜組み合わせることができる。
また、実施例では、ＭＯＳ型の電界効果トランジスタを用いて説明したが、同様な特性を有する素子であれば、例えば接合型やMES型の電界効果トランジスタ、あるいはバイポーラトランジスタなど、どのような素子も本発明に適用可能である。また、スイッチ用のトランジスタと増幅用のトランジスタとを異種のトランジスタとすることも可能である。

Claims (13)

  1. 信号遮断機能を有する第１種の切り替え回路を介して接続された複数のインピーダンス変換回路と、
    前記第１種の切り替え回路の入力側から分岐された経路に接続された信号遮断機能を有する第２種の切り替え回路と、
    最終段の前記インピーダンス変換回路の出力側、および、前記第２種の切り替え回路の出力側にそれぞれ接続された増幅器と、
    前記第１種の切り替え回路および前記第２種の切り替え回路の接続／遮断を制御する制御信号発生回路と、を有し、
    いずれか一つの経路が選択されて前記増幅器に信号が入力され、
    少なくとも一つの前記第１種の切り替え回路および前記第２種の切り替え回路は、信号減衰機能を有し、
    前記信号遮断および信号減衰機能を有する切り替え回路は、複数の素子を並列に接続した構成を有し、各素子は、前記制御信号発生回路により個別に制御でき、
    前記複数の素子に含まれる各素子の導通状態のインピーダンスは、前記切り替え回路から入力側および出力側を見たインピーダンスの和よりも大きいことを特徴とする増幅回路。
  2. 信号遮断機能を有する第１種の切り替え回路を介して接続された複数のインピーダンス変換回路と、
    前記第１種の切り替え回路の入力側から分岐された経路に接続された信号遮断機能を有する第２種の切り替え回路と、
    最終段の前記インピーダンス変換回路の出力側、および、前記第２種の切り替え回路の出力側にそれぞれ接続された増幅器と、
    前記第１種の切り替え回路および前記第２種の切り替え回路の接続／遮断を制御する制御信号発生回路と、を有し、
    いずれか一つの経路が選択されて前記増幅器に信号が入力され、
    少なくとも一つの前記第１種の切り替え回路および前記第２種の切り替え回路は、信号減衰機能を有し、
    前記信号遮断および信号減衰機能を有する切り替え回路は、複数の素子を並列に接続した構成を有し、当該素子は、遮断または導通の状態を有し、導通状態となる素子の数で信号の減衰量を制御し、
    前記複数の素子に含まれる各素子の導通状態のインピーダンスは、前記切り替え回路から入力側および出力側を見たインピーダンスの和よりも大きいことを特徴とすることを特徴とする増幅回路。
  3. 信号遮断機能を有する第１種の切り替え回路を介して接続された複数のインピーダンス変換回路と、
    前記第１種の切り替え回路の出力側と初段の前記インピーダンス変換回路の入力側が接続された入力端子とは異なる入力端子との間に接続された信号遮断機能を有する第２種の切り替え回路と、
    最終段の前記インピーダンス変換回路の出力側に接続された増幅器と、
    前記第１種の切り替え回路および前記第２種の切り替え回路の接続／遮断を制御する制御信号発生回路と、を有し、
    いずれか一つの経路が選択されて前記増幅器に信号が入力され、
    少なくとも一つの前記第１種の切り替え回路および前記第２種の切り替え回路は、信号減衰機能を有し、
    前記信号遮断および信号減衰機能を有する切り替え回路は、複数の素子を並列に接続した構成を有し、各素子は、前記制御信号発生回路により個別に制御でき、
    前記複数の素子に含まれる各素子の導通状態のインピーダンスは、前記切り替え回路から入力側および出力側を見たインピーダンスの和よりも大きいことを特徴とする増幅回路。
  4. 信号遮断機能を有する第１種の切り替え回路を介して接続された複数のインピーダンス変換回路と、
    前記第１種の切り替え回路の出力側と初段の前記インピーダンス変換回路の入力側が接続された入力端子とは異なる入力端子との間に接続された信号遮断機能を有する第２種の切り替え回路と、
    最終段の前記インピーダンス変換回路の出力側に接続された増幅器と、
    前記第１種の切り替え回路および前記第２種の切り替え回路の接続／遮断を制御する制御信号発生回路と、を有し、
    いずれか一つの経路が選択されて前記増幅器に信号が入力され、
    少なくとも一つの前記第１種の切り替え回路および前記第２種の切り替え回路は、信号減衰機能を有し、
    前記信号遮断および信号減衰機能を有する切り替え回路は、複数の素子を並列に接続した構成を有し、当該素子は、遮断または導通の状態を有し、導通状態となる素子の数で信号の減衰量を制御し、
    前記複数の素子に含まれる各素子の導通状態のインピーダンスは、前記切り替え回路から入力側および出力側を見たインピーダンスの和よりも大きいことを特徴とする増幅回路。
  5. 前記切り替え回路は、電界効果トランジスタにより構成されていることを特徴とする請求項１から４のいずれかに記載の増幅回路。
  6. 前記電界効果トランジスタにより構成されている切り替え回路の、基板電位は、前記増幅器の直流入力電位と連動することを特徴とする請求項５に記載の増幅回路。
  7. 前記昇圧回路は、容量素子と、当該容量素子の各電極に各々２個ずつ接続された切り替えスイッチとを含む単位回路２個から構成され、
    容量素子の両電極に各々接続された切り替えスイッチは、当該容量素子を、電源と接地間に接続する経路と、当該昇圧回路の出力端子と前記増幅器の直流入力電位印加点間に接続する経路とを交互に切り替えるように接続されており、
    ２個の前記単位回路は、外部からの相補信号により互いに相補的に動作することを特徴とする請求項５又は６に記載の増幅回路。
  8. 前記インピーダンス変換回路および前記第１種の切り替え回路を有する信号経路と前記第２種の切り替え回路を通る信号経路とを複数組有することを特徴とする請求項１から７のいずれかに記載の増幅回路。
  9. 最終段の前記インピーダンス変換回路の出力側に接続される増幅器の出力端子と、前記第２種の切り替え回路の出力側に接続される増幅器の出力端子とが共通に接続されていることを特徴とする請求項１から８のいずれかに記載の増幅回路。
  10. 最終段の前記インピーダンス変換回路の出力側に接続される増幅器、および、前記第２種の切り替え回路の出力側に接続される各増幅器が、それぞれ異なる増幅素子を有し、各増幅素子の負荷インピーダンスが共通の素子により構成されていることを特徴とする請求項９に記載の増幅回路。
  11. 最終段の前記インピーダンス変換回路の出力側に接続される増幅器と前記第２種の切り替え回路の出力側に接続される増幅器とは、共通の増幅素子と共通の負荷インピーダンスにより構成されており、かつ、当該最終段のインピーダンス変換回路と前記増幅器との間には前記信号遮断機能を有する切り替え回路が介在していることを特徴とする請求項１から８のいずれかに記載の増幅回路。
  12. 前記負荷インピーダンスがインダクタにより構成されていることを特徴とする請求項１０又は１１に記載の増幅回路。
  13. 前記負荷インピーダンスが、複数のインピーダンス素子の直列接続体を有し、少なくとも一つのインピーダンス素子は短絡手段により短絡可能であって、前記負荷インピーダンスのインピーダンス値が可変であることを特徴とする請求項１０から１２のいずれかに記載の増幅回路。
JP2008513207A 2006-04-27 2007-04-24 増幅回路 Expired - Fee Related JP5086992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008513207A JP5086992B2 (ja) 2006-04-27 2007-04-24 増幅回路

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2006123611 2006-04-27
JP2006123611 2006-04-27
JP2006252386 2006-09-19
JP2006252386 2006-09-19
JP2006348974 2006-12-26
JP2006348974 2006-12-26
PCT/JP2007/058807 WO2007125895A1 (ja) 2006-04-27 2007-04-24 増幅回路
JP2008513207A JP5086992B2 (ja) 2006-04-27 2007-04-24 増幅回路

Publications (2)

Publication Number Publication Date
JPWO2007125895A1 JPWO2007125895A1 (ja) 2009-09-10
JP5086992B2 true JP5086992B2 (ja) 2012-11-28

Family

ID=38655421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008513207A Expired - Fee Related JP5086992B2 (ja) 2006-04-27 2007-04-24 増幅回路

Country Status (3)

Country Link
US (1) US7821334B2 (ja)
JP (1) JP5086992B2 (ja)
WO (1) WO2007125895A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863979B2 (en) * 2009-01-26 2011-01-04 Skyworks Solutions, Inc. High efficiency power amplifier having embedded switching
JP5267407B2 (ja) * 2009-10-02 2013-08-21 富士通株式会社 増幅回路及び通信装置
KR101087629B1 (ko) 2009-12-30 2011-11-30 광주과학기술원 다중 대역 전력증폭기
JP5374452B2 (ja) * 2010-07-09 2013-12-25 パナソニック株式会社 パススルー付き増幅器
US8111105B1 (en) * 2010-08-13 2012-02-07 Hong Kong Applied Science and Technology Research Institute Company Limited Variable gain BiCMOS amplifier
JP5655704B2 (ja) * 2011-05-19 2015-01-21 三菱電機株式会社 高周波電力増幅器
CN103814521B (zh) 2011-09-15 2016-09-28 株式会社村田制作所 功率放大器及其动作方法
US8773196B2 (en) * 2011-09-30 2014-07-08 Clevech Corporation Resource pooling amplifier
JP5882771B2 (ja) * 2012-02-08 2016-03-09 ラピスセミコンダクタ株式会社 入出力装置、半導体装置、電子機器、及びスイッチング制御方法
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US9705478B2 (en) 2013-08-01 2017-07-11 Qorvo Us, Inc. Weakly coupled tunable RF receiver architecture
US9871499B2 (en) 2013-03-15 2018-01-16 Qorvo Us, Inc. Multi-band impedance tuners using weakly-coupled LC resonators
US9294045B2 (en) 2013-03-15 2016-03-22 Rf Micro Devices, Inc. Gain and phase calibration for closed loop feedback linearized amplifiers
US9484879B2 (en) 2013-06-06 2016-11-01 Qorvo Us, Inc. Nonlinear capacitance linearization
JP6087740B2 (ja) * 2013-05-20 2017-03-01 Ｎｅｃトーキン株式会社 通信装置
JP5481598B1 (ja) * 2013-05-20 2014-04-23 Ｎｅｃトーキン株式会社 通信装置
US9966981B2 (en) 2013-06-06 2018-05-08 Qorvo Us, Inc. Passive acoustic resonator based RF receiver
WO2015049973A1 (ja) * 2013-10-01 2015-04-09 Ｎｅｃトーキン株式会社 通信装置
US9595921B2 (en) * 2014-06-30 2017-03-14 Skyworks Solutions, Inc. Power amplifier having a common input and a plurality of outputs
US20160241231A1 (en) * 2015-02-17 2016-08-18 Infineon Technologies Ag RF Switch
US10796835B2 (en) 2015-08-24 2020-10-06 Qorvo Us, Inc. Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
US9825593B2 (en) * 2016-03-16 2017-11-21 Technische Universiteit Delft Highly linear, highly efficient wideband RF power amplifier having wide video bandwidth capability
JP2017183839A (ja) * 2016-03-28 2017-10-05 株式会社村田製作所 電力増幅回路
US11139238B2 (en) 2016-12-07 2021-10-05 Qorvo Us, Inc. High Q factor inductor structure
JP6981774B2 (ja) * 2017-05-09 2021-12-17 ラピスセミコンダクタ株式会社 スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置
US10749481B2 (en) * 2018-04-18 2020-08-18 Qualcomm Incorporated Supply compensated delay cell
CN110995175A (zh) * 2019-12-02 2020-04-10 广州慧智微电子有限公司 一种放大器及放大方法
US11024354B1 (en) * 2019-12-27 2021-06-01 International Business Machines Corporation Low power linear memory readout
US11431301B2 (en) * 2020-09-10 2022-08-30 Psemi Corporation Wideband amplifier tuning
CN112511116B (zh) * 2020-11-27 2023-07-21 中国电子科技集团公司第十四研究所 一种可重构级间匹配的宽带cmos功率放大器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167601A (ja) * 1990-10-31 1992-06-15 Motorola Inc 電界効果デバイスを用いたデイジタル制御可変減衰器
JPH0779132A (ja) * 1993-09-07 1995-03-20 Murata Mfg Co Ltd 可変減衰器
JP2002051538A (ja) * 2000-05-24 2002-02-15 Toshiba Corp 電位検出回路及び半導体集積回路
JP2002368562A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 減衰器
JP2003037478A (ja) * 2001-07-25 2003-02-07 Nec Yamagata Ltd 帯域可変型ｒｃフィルタ
JP2003243954A (ja) * 2002-02-19 2003-08-29 Hitachi Ltd 利得可変増幅器
WO2005048448A1 (ja) * 2003-11-13 2005-05-26 Nec Corporation 高周波増幅器
JP2005159803A (ja) * 2003-11-27 2005-06-16 Fujitsu Ltd ゲインの可変制御可能な高周波増幅回路
JP2006087070A (ja) * 2004-08-20 2006-03-30 Matsushita Electric Ind Co Ltd 高周波増幅回路およびこれを用いた移動体通信端末

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548440A (ja) 1991-08-09 1993-02-26 Seiko Epson Corp 半導体集積回路
US6128479A (en) * 1998-06-04 2000-10-03 Motorola, Inc. Radio frequency amplifier structure
JP3938828B2 (ja) 2000-02-28 2007-06-27 松下電器産業株式会社 高周波増幅回路
JP2003142964A (ja) 2001-10-30 2003-05-16 Shinya Kojima 広帯域化・高利得化増幅器
JP2003168996A (ja) 2001-11-30 2003-06-13 Matsushita Electric Ind Co Ltd 高周波回路装置
KR20040092291A (ko) * 2003-04-26 2004-11-03 엘지전자 주식회사 전력 증폭기
JP2006333060A (ja) * 2005-05-26 2006-12-07 Renesas Technology Corp 高周波電力増幅及びそれを用いた無線通信装置
US7385445B2 (en) * 2005-07-21 2008-06-10 Triquint Semiconductor, Inc. High efficiency amplifier circuits having bypass paths

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04167601A (ja) * 1990-10-31 1992-06-15 Motorola Inc 電界効果デバイスを用いたデイジタル制御可変減衰器
JPH0779132A (ja) * 1993-09-07 1995-03-20 Murata Mfg Co Ltd 可変減衰器
JP2002051538A (ja) * 2000-05-24 2002-02-15 Toshiba Corp 電位検出回路及び半導体集積回路
JP2002368562A (ja) * 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 減衰器
JP2003037478A (ja) * 2001-07-25 2003-02-07 Nec Yamagata Ltd 帯域可変型ｒｃフィルタ
JP2003243954A (ja) * 2002-02-19 2003-08-29 Hitachi Ltd 利得可変増幅器
WO2005048448A1 (ja) * 2003-11-13 2005-05-26 Nec Corporation 高周波増幅器
JP2005159803A (ja) * 2003-11-27 2005-06-16 Fujitsu Ltd ゲインの可変制御可能な高周波増幅回路
JP2006087070A (ja) * 2004-08-20 2006-03-30 Matsushita Electric Ind Co Ltd 高周波増幅回路およびこれを用いた移動体通信端末

Also Published As

Publication number Publication date
US20100060354A1 (en) 2010-03-11
WO2007125895A1 (ja) 2007-11-08
JPWO2007125895A1 (ja) 2009-09-10
US7821334B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
JP5086992B2 (ja) 増幅回路
US7816990B2 (en) Variable gain amplification circuit
CN112187194B (zh) 推挽功率放大器、射频前端电路和无线装置
US7161422B2 (en) Multiple power mode amplifier with bias modulation option and without bypass switches
US9337787B2 (en) Power amplifier with improved low bias mode linearity
US7817966B2 (en) Switching device with reduced intermodulation distortion
US6819179B2 (en) Variable gain low noise amplifier
US7667541B2 (en) Amplifier circuit and wireless communication device
US10778211B2 (en) Switching circuit and semiconductor module
US7449934B2 (en) CMOS mixer for use in direct conversion receiver
US10153934B1 (en) Reconfigurable wideband current-mode filters
KR20100014861A (ko) 다중―대역 저 잡음 증폭기 및 이것을 동작시키는 방법
US20060194559A1 (en) Radio-frequency circuit
WO2007026572A1 (ja) 低雑音増幅回路、および受信システム
JP2005033596A (ja) 高周波増幅回路
US20070066256A1 (en) Apparatus and method for receiving multi band signals in a mobile communication system
US10009059B2 (en) High frequency module
WO2023002778A1 (ja) 電力増幅回路及び電力増幅方法
US20050118979A1 (en) Integrated circuit having a mixer circuit
JP3839421B2 (ja) 高周波増幅回路およびそれを用いた移動体通信端末
JP2007312003A (ja) アッテネータ
WO2023106183A1 (ja) 電力増幅回路および通信装置
CN115088191A (zh) 功率放大电路、高频电路以及通信装置
CN101378248A (zh) 低噪声放大器以及包括该低噪声放大器的调谐器
US7443243B2 (en) High frequency amplifier having an attenuator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees