KR100271650B1 - 곱셈기와 부궤환을 이용한 자동이득 제어 회로 - Google Patents

Abstract

본 발명은 입력신호의 크기변화에 관계없이 항상 일정한 크기의 신호를 출력하는 곱셈기와 부궤환을 이용한 자동이득제어회로에 관한 것이다.

이를위해 본 발명은 외부 입력신호(Vin)의 진폭을 검출하는 진폭검출기(100)와, 검출된 진폭(Vagc)과 피드백되는 출력신호(Vout)를 곱셈하는 곱셈기(200)와, 반전단자는 제1저항(R1)을 통하여 곱셈기(200)의 출력단자에 접속되는 한편 제2저항(R2)을 통하여 외부신호(Vin)의 입력단자에 접속되며, 비반전단자는 접지된 비교기(300)를 구비하여, 입력신호(Vin)의 크기와 관계없이 출력신호(Vout)의 크기를 상기 제1저항(R1)과 제2저항(R2)의 비율에 의해 조정하는 것을 특징으로 한다.

Description

곱셈기와 부궤환을 이용한 자동이득 제어 회로

본 발명은 자동이득 제어회로에 관한 것으로, 특히 입력신호의 크기와 관계 없이 항상 일정한 크기의 출력신호를 얻을 수 있는 곱셈기와 부궤환을 이용한 자동이득 제어회로에 관한 것이다.

단말기 또는 통신용 시스템의 수신부에서는 중계소간의 거리에 의해 입력신호의 크기가 달라지기 때문에, 이를 항상 일정한 크기를 갖는 신호로 출력할 수 있는 자동이득제어회로가 필요하게 된다.

도1은 종래의 자동이득제어회로의 블록도로서, 제어전압(Vagc)에 따라 입력신호(Vi)의 이득을 변화시키는 가변이득 증폭기(10)와, 그 가변이득 증폭기(10)의 출력신호(Vout)의 크기에 역비례하는 제어전압(Vagc)을 발생하여 상기 가변이득 증폭기(10)로 피드백시키는 제어전압발생기(20)로 구성된다. 이때, 상기 가변이득 증폭기(10)는 곱셈기(multiplier)로 이루어진다.

이와같이 구성된 종래기술의 동작 및 작용을 도1을 참조하여 설명하면 다음과 같다.

초기에 외부로부터 입력신호(Vin)가 인가되면 가변이득증폭기(10)는 일정한 이득을 갖는 출력신호(Vout)를 출력하고, 제어전압발생기(20)는 상기 가변이득증폭기(10)의 출력신호(Vout)를 입력받아, 출력신호(Vout)의 크기에 역비례하는 제어신호(Vagc)를 생성하여 가변이득증폭기(10)로 피드백시킨다.

따라서, 가변이득증폭기(10)는 외부 입력신호(Vin)와 제어전압발생기(20)에서 출력된 제어신호(Vagc)를 곱셈하여 일정한 크기를 갖는 최종 출력신호(Vo)를 출력한다.

예를들어, 입력신호(Vin)가 A sinωt이라고 가정하면, 상기 최종 출력신호(Vo)는 다음의 식(1)과 같이 나타낼 수 있다.

Vout = VinㆍVagc

= AㆍVagcㆍsinωt --------------(1)

따라서, 최종 출력신호(Vout)는 AㆍVagc의 크기를 갖게 된다.

그러나, 제어전압발생기(20)와 같이 출력신호(Vout)의 크기에 반비례하는 제어전압(Vagc)을 생성하는 회로는 대단히 구현하기가 어려우며, 설령 개념적으로 반비례하는 회로를 구현한다고 해도 실제 선형성이 떨어지는 문제점이 있었다.

따라서, 본 발명의 목적은 곱셈기와 피이드백구조를 이용하여. 입력신호의 크기변화에 관계없이 항상 일정한 크기를 갖는 신호를 출력할 수 있는 자동이득제어회로를 제공하는데 있다.

이를위해 본 발명은 외부 입력신호의 진폭을 검출하는 진폭검출기와,그 진폭검출기에서 검출된 진폭과 출력신호를 곱셈하는 곱셈기와, 그 곱셈기의 출력신호가 일측에 인가되는 제1저항과, 외부로부터 입력신호가 일측에 인가되는 제2저항과, 그 제1저항 및 제2저항의 타측들이 공통으로 반전단자에 연결되고, 비반전단자는 접지와 연결되며, 그 반전단자 및 비반전단자로 인가되는 신호들을 비교하여 출력신호를 상기 곱셈기 및 외부로 출력하는 오피앰프로 구성된다.

도1은 종래의 자동이득 제어회로.

도2는 본 발명에 의한 곱셈기와 부궤환을 이용한 자동이득 제어 회로.

도3a∼도3c 및 도4a∼도4c 는 본 발명에 의한 입/출력신호의 파형도.

** 도면의 주요 부분에 대한 부호의 설명 **

100 : 진폭검출기 200 : 곱셈기

300 : 비교기 R1, R2 : 제1,제2저항

도 2는 본 발명에 의한 자동이득제어회로의 블록다이아그램이다.

진폭검출기(100)는 입력신호(Vin)의 진폭을 검출하고, 곱셈기(200)는 상기 진폭검출기(100)에서 검출된 진폭(Vagc)과 피드백되는 출력신호(Vout)를 곱셈한다.

비교기(300)는 오피앰프(OP)로 구성되어, 반전단자(-)가 제1저항(R1)을 통하여 곱셈기(200)의 출력단자에 접속되는 한편 제2저항(R2)을 통하여 입력신호(Vin)단자에 접속되며, 비반전단자(+)는 접지되어 있다.

이와 같이 구성된 본 발명의 동작 및 작용을 도면을 참조하여 설명하면 다음과 같다.

외부로부터 입력신호(Vin)가 인가되면, 진폭검출기(100)는 입력신호(Vin)의 진폭(Vagc)을 검출하고, 검출된 진폭(Vagc)은 곱셈기(200)에서 피드백되는 출력신호(Vout)와 곱셈된다.

따라서, 노드(K)의 전압은 상기 곱셈기(200)로부터 출력되어 제1저항(R1)을 통해 인가되는 신호와 제2저항(R2)을 통해 인가되는 입력신호(Vin)에 의해 다음 식 (2)와 같이 된다.

-------------------식 (2)

그리고, 식 (2)를 다시 정리하면, 다음 식 (3)과 같이 된다.

---------------식 (3)

이때, 입력신호(Vin)는 Asinωt 이고, Vagc = A 라고 가정하면, 상기 식(3)은 다음 식 (4)와 같이 나타낼 수 있다.

= ------------------식 (4)

따라서, 출력신호(Vout)는 제1저항(R1)과 제2저항(R2)의 비로써 결정되며 항상 일정한 크기를 갖는다. 이때, 제1저항(R1)과 제2저항(R2)에 의해 이득이 결정된다.

예를들어, 제1저항(R1)이 2㏀, 제2저항(R2)이 1㏀ 이고, 입력신호(Vin) = 3sin(2πㆍ1kㆍt)인 경우를 예로들면 다음과 같다.

도 3a는 입력신호(Vin)의 파형도이고, 도 3b는 진폭검출기(100)에서 출력된 진폭(Vagc)을 나타낸다. 따라서, 출력신호(Vout)는 입력신호(Vin)의 크기에 관계없이 다음 식 (5)와 같이 일정하게 유지된다.

Vo = 2sin(2πㆍ1kㆍt) --------------식 (5)

그리고, 도 4a와 도 4b는 각각 입력신호(Vin)와 진폭검출기(100)에서 출력된 진폭(Vagc)의 다른 실시예를 나타낸 파형도이다. 이 경우에도, 비교기(300)의 출력신호(Vout)는 상기 식 (5)와 동일한 크기를 갖는 것을 알 수 있다.

따라서, 본 발명은 입력신호(Vin)의 크기변화에 관계없이 항상 일정한 크기의 출력신호(Vout)를 얻을 수 있다.

그리고, 본 발명에서 선행된 실시예들은 단지 한 예로서 청구범위를 한정하지 않으며, 여러가지의 대안, 수정 및 변경들이 통상의 지식을 갖춘자에게 자명한 것이 될 것이다.

이상에서 설명한 바와같이, 본 발명은 곱셈기와 피드백구조를 이용함으로써, 구현이 어려운 출력신호의 크기에 반비례하는 제어전압발생회로가 불필요하며, 입력신호의 크기변화에 관계없이 항상 일정한 크기의 신호를 얻을 수 있는 효과가 있다.

Claims (2)

1. 외부 입력신호(Vin)의 진폭(Vagc)을 검출하는 진폭검출기(100)와,

   검출된 진폭(Vagc)과 피드백되는 출력신호(Vout)를 곱셈하는 곱셈기(200)와,

   반전단자는 제1저항(R1)을 통하여 곱셈기(200)의 출력단자에 접속되는 한편 제2저항(R2)을 통하여 외부신호(Vin)의 입력단자에 접속되며, 비반전단자는 접지된 비교기(300)를 구비하여, 상기 출력신호(Vout)의 크기를 입력신호(Vin)의 크기와 관계없이 일정하게 유지하는 것을 특징으로 하는 곱셈기와 부궤환을 이용한 자동이득 제어 회로.
2. 제1항에 있어서, 상기 출력신호(Vout)의 크기는 제1저항(R1)과 제2저항(R2)의 비에 의해 결정되는 것을 특징으로 하는 곱셈기와 부궤환을 이용한 자동이득 제어회로.