KR100474525B1 - Rf 수신기 - Google Patents

Abstract

본 발명에 따른 RF 수신기는, 채널 선택 필터 다음 단에 배치되고, 이득을 가변할 수 있는 다수의 증폭기를 포함하는 리미터와, 리미터의 입력 신호의 크기를 추출하는 RSSI(Received Signal Strength Indicator)를 포함하고, RSSI로부터 출력된 다중 비트 신호를 이용하여 다수의 증폭기의 이득을 실시간으로 가변하여, 입력신호의 크기에 반비례하여 이득을 변화시켜 일정한 출력 신호의 크기를 유지하면서도 신호의 왜곡이 발생하지 않기 때문에 평활 필터를 사용하지 않아 불필요한 전류 소모와 레이아웃 면적을 줄일 수 있다.

Description

ＲＦ 수신기{RF receiver}

본 발명은 RF 수신기(RF receiver)에 관한 것으로, 보다 상세하게는 리미터를 구성하는 증폭기의 이득을 가변할 수 있도록 구성하여, 입력신호의 크기에 반비례하여 이득을 변화시켜 일정한 출력 신호의 크기를 유지하면서도 신호의 왜곡이 발생하지 않기 때문에 평활 필터를 사용하지 않아 불필요한 전류 소모와 레이아웃 면적을 줄일 수 있는 RF 수신기에 관한 것이다.

일반적으로 RF 송수신기(transceiver) 구조 중에서 LOW-IF 구조에서 복조기(demodulator) 전단에는 자동 이득 제어기(auto gain controller; AGC)나 하나의 이득(gain)을 갖는 여러 단의 증폭기로 구현되는 리미터(limiter) 회로를 사용한다.

그러나 자동 이득 제어기 AGC는 구현하기 어렵고, 많은 전류와 레이아웃 면적이 필요하기 때문에, 구현이 쉬운 리미터 구조를 많이 사용한다.

리미터는 입력 신호의 크기에 관계없이 일정한 이득으로 증폭되어 일정 이상의 입력 크기에 대하여서는 아날로그 신호를 클램핑(clamping)하는데, 항상 일정크기의 신호를 복조기에 보내줄 때 사용된다.

그러나 이러한 리미터 구조는 신호의 왜곡이 심하여 리미터 다음 단에는 추가로 평활 필터(smoothing filter)가 연결되어야 한다. 따라서, 추가적인 전류의 소모와 레이아웃 면적을 소모한다.

도 1은 일반적인 RF 수신기를 나타낸 블록도이다. 여기서는, Low-IF 구조를 예를 들어 설명한다.

수신기는 채널 선택 필터(channel select filter)(1) 다음 단에 리미터(limiter)(2)가 연결되는 구조를 사용한다.

리미터(2)는 하나의 이득(gain)을 얻기 위해 동일한 여러 단의 증폭기로 구현하여, 입력 신호의 크기에 관계없이 각 증폭기에서의 이득의 합만큼 증폭시켜 입력 아날로그 신호를 클램핑되도록 하여, 항상 일정한 크기의 출력신호를 복조기(3)로 출력한다.

또한, 리미터(2)에 의해 클립핑된 출력신호는 입력된 신호의 크기에 상관없이 일정한 증폭 값에 의해 증폭한 후 일정한 값으로 클램핑하기 때문에 신호 왜곡이 심하다. 따라서, 이러한 신호 왜곡을 보완하기 위해 평활 필터(smoothing filter)(4)가 리미터(2) 출력단에 연결된다.

그리고 입력 신호의 크기를 검출하는 RSSI(Received Signal Strength Indicator) 회로(5)를 리미터(2) 단에서 구현하는데, 각 증폭기 단에서 추출된 입력 신호의 크기를 추출하여 그 값으로 RSSI 값을 설정한다.

도 2는 도 1에 도시된 리미터와 RSSI 회로의 상세 블록을 나타낸 블록도이다.

리미터(2)는 일정한 이득을 갖는 직렬 연결된 다수의 증폭기들(6a∼6e)을 포함하고, RSSI 회로(5)는 각 증폭기(6a∼6e)의 출력 크기를 추출하는 정류기들(7a∼7f)과, RSSI 인코더(8)를 포함한다.

입력 신호는 아날로그 신호이지만 출력신호는 클램핑된 신호를 출력하기 때문에 신호의 왜곡이 심하게 된다. 따라서, 이러한 신호 왜곡을 보완하기 위해 평활 필터(smoothing filter)(4)가 추가로 구현되어야 하기 때문에 추가적인 전류 소모와 레이 아웃 면적이 필요하게 되는 문제점이 있다.

또한, RSSI 값을 추출하기 위해 리미터의 각 증폭기 단(6a∼6e)에서 증폭된 신호를 기준 값과 비교하여 입력신호의 크기를 추정하는데, 각 증폭기 단(6a∼6e)의 이득이 일정하지 않은 경우 많은 오류가 발생하고, 각 증폭기 단마다(6a∼6e) 동일한 정류기(rectifier)(7a∼7f)를 구현해야 하기 때문에 추가적인 전류 소모와 레이 아웃 면적이 필요하게 되는 문제점이 있다.

상기 문제점을 해결하기 위한 본 발명의 목적은, 리미터 입력단에서 RSSI 값을 추출하는 회로를 연결하고, 그 RSSI 값을 이용하여 리미터의 이득을 자동으로 제어하여 일정 크기의 출력을 발생하면서 평활 필터를 사용하지 않기 때문에 전류 소모와 레이아웃 면적을 줄이는 것이다.

상기 목적을 달성하기 위한 본 발명의 수신기는, 채널 선택 필터 다음 단에 배치되고, 이득을 가변할 수 있는 다수의 증폭기를 포함하는 리미터; 및 상기 리미터의 입력 신호의 크기를 추출하여, 상기 다수의 증폭기의 각 이득을 가변할 수 있는 다중 비트 신호를 상기 리미트로 출력하는 RSSI(Received Signal Strength Indicator)를 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 3은 본 발명에 따른 RF 수신기를 나타낸 블록도이다. 여기서는 Low-IF 구조를 예를 들어 설명한다.

수신기는 채널 선택 필터(10) 다음 단에 리미터(20)가 연결된 구조를 사용한다. 여기서, 리미터(20) 앞단에는 RSSI 회로(30)를 연결한다.

리미터(20)에 의해 일정 크기로 증폭된 신호는 복조기(40)에 인가된다.

또한, RSSI 회로(30)는 하나의 정류기(rectifier)(31)만을 사용하고, 비교기(32)와 인코더(33)를 포함한다.

도 4는 도 3의 리미터(20) 및 RSSI 회로(30)의 상세 블록을 나타낸 블록도이다.

리미터(20)는 4비트의 RSSI 신호 RSSI<0:3>에 의해 이득이 조절되는 가변 이득 증폭기들(21∼24)을 포함하여 구성되고, RSSI 회로(30)는 입력 값의 크기를 추출하는 정류기(31)와, 정류기(31)에 의해 추출된 입력 값의 크기를 기준 값들과 비교하는 비교기(32)와, 비교기(32)로부터 출력된 결과를 이용하여 RSSI 신호 RSSI<0:3>를 출력하는 RSSI 인코더(33)를 포함한다.

여기서, RSSI 인코더(33)로부터 출력된 신호 RSSI<0:3>는 다른 변환을 통하지 않고 가변 이득 증폭기들(21∼24)의 저항 어레이에 인가되어 증폭기의 이득을 가변한다. 따라서 RF 입력신호의 크기의 변화에 실시간으로 이득을 변환시켜 신호의 왜곡을 최소화할 수 있다.

도 5는 도 4의 가변 이득 증폭기(21)의 상세 회로를 나타낸 회로도이다. 여기서는 차동 증폭기의 디제너레이션 저항(degeneration resistor)을 저항 어레이(resistor array)로 구현한 구조를 예를 들어 설명한다.

가변 이득 증폭기(21)는 부하 저항 RL과, 입력 단자를 형성하는 엔모스 트랜지스터 NM와, 정전류원 I과, 저항 어레이(25)를 포함한다. 여기서, 부하 저항 RL과 엔모스 트랜지스터 NM의 드레인의 공통 단자가 출력단자를 형성한다.

이때, 가변 이득 증폭기(21)의 이득 AV은 [수학식 1]과 같이 구할 수 있다.

[수학식 1]

여기서, 디제너레이션 저항 값 RS은 저항 어레이(25)의 저항 값이다.

도 6은 도 5에 도시된 저항 어레이의 상세 회로를 나타낸 회로도이다.

저항 어레이(25)는 두 단자 A, B 사이에 직렬 연결된 저항들 RS0∼RS4과, RSSI 회로(30)로부터 출력된 신호 RSSI<0:3>에 의해 각각 제어되어 저항들 RS0∼RS4의 단자들을 선택적으로 연결하는 전송게이트들 TG1∼TG4을 포함한다.

따라서, RSSI 회로(30)로부터 출력된 신호들 RSSI<0:3>의 상태에 따라 저항 값이 변하게 된다.

즉, [수학식 1]을 참조하면, 저항 어레이(25)의 전체 저항 값 RS은 가변 이득 증폭기(21)의 이득에 반비례하게 변화시켜 RF 입력 신호의 크기에 반비례하여 실시간으로 리미터(20)의 이득을 변화시킴으로써 항상 일정한 리미터 출력 크기를 유지시킬 수 있다.

도 7은 도 4에 도시된 RSSI 회로의 상세 회로를 나타낸 회로도이다.

RSSI 회로(30)는 입력 값의 크기를 추출하는 정류기(31)와, 정류기(31)에 의해 추출된 입력 값의 크기를 기준 값들과 비교하는 비교기(32)와, 비교기(32)로부터 출력된 결과를 이용하여 RSSI 신호 RSSI<0:3>를 출력하는 RSSI 인코더(33)를 포함한다.

정류기(31)는 병렬 입력단자를 형성하는 엔모스 트랜지스터 NM1, NM2와, 출력단자 OUT의 전위를 유지하는 캐패시터 C와, 출력단자 OUT에 연결된 정전류원 I를 포함한다.

비교기(32)는 정류기(31)로부터 출력된 값을 다수의 기준 값 VREF1∼VREF16과 비교하는 비교기들(34a, 34b, 34c, 34d, 34e, 34f, ...)을 포함한다.

정류기(31)가 리미터 입력 신호의 크기를 검출하고, 이 값을 16개의 기준 전압 VREF1∼VREF16과 비교하여 인코더(33)를 통해 4 비트의 신호 RSSI<0:3>를 출력한다.

인코더(33)로부터 출력된 신호 RSSI<0:3>는 리미터(20)의 증폭기(21∼24)에 인가되어 증폭기(21∼24)의 이득을 입력 신호에 반비례하는 이득으로 변환시킨다.

도 8은 본 발명에 따른 RF 수신기의 다른 실시예를 나타낸 블록도이다. 여기서는 디지털 복조기(50)를 포함하는 구조에서 ADC(analogue-digital converter)(60)를 사용한 경우를 예를 들어 설명한다.

RF 수신기는 디지털 복조기(50)를 포함하는 구조에서 ADC(60)를 사용하게 되면 일정한 ADC(60)의 입력 크기를 위해 도 4에 도시된 가변 이득 증폭기(21∼24)를 사용하는 리미터(20)를 채널 선택 필터(10) 다음 단에 배치하고, 리미터(20)의 입력 신호의 크기를 추출하는 RSSI 회로(30)를 포함하여 구현된다.

따라서, ADC(60)에서 요구하는 입력 신호 변화의 분석(resolution)에 알맞은 저항 어레이(25) 및 4 비트의 신호 RSSI<0:3>의 상태를 조절하여 사용한다.

이상에서 살펴본 바와 같이, 본 발명에 따른 RF 수신기는, 리미터를 구성하는 증폭기의 이득을 가변할 수 있도록 구성하여, 입력신호의 크기에 반비례하여 이득을 변화시켜 일정한 출력 신호의 크기를 유지하면서도 신호의 왜곡이 발생하지 않기 때문에 평활 필터를 사용하지 않아도 되기 때문에 불필요한 전류 소모와 레이아웃 면적을 줄일 수 있는 효과가 있다.

또한, 입력 신호의 크기를 검출하는 RSSI 회로는 정류기를 리미터 입력단에 하나만 배치하여 회로의 구성을 최소화하고, 리미터를 구성하는 증폭기의 이득 변화에 둔감한 RSSI 값을 검출할 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 일반적인 RF 수신기를 나타낸 블록도.

도 2는 도 1의 리미터와 RSSI 회로의 상세 블록을 나타낸 블록도.

도 3은 본 발명에 따른 RF 수신기를 나타낸 블록도.

도 4는 도 3의 리미터 및 RSSI 회로의 상세 블록을 나타낸 블록도.

도 5는 도 4의 가변 이득 증폭기의 상세 회로를 나타낸 회로도.

도 6은 도 5의 저항 어레이의 상세 회로를 나타낸 회로도.

도 7은 도 4의 RSSI 회로의 상세 회로를 나타낸 회로도.

도 8은 본 발명에 따른 RF 수신기의 다른 실시예를 나타낸 블록도.

Claims (4)

1. 채널 선택 필터 다음 단에 배치되고, 이득을 가변할 수 있는 다수의 증폭기를 포함하는 리미터; 및

   상기 리미터의 입력 신호의 크기를 추출하여, 상기 다수의 증폭기의 각 이득을 가변할 수 있는 다중 비트 신호를 상기 리미트로 출력하는 RSSI(Received Signal Strength Indicator)를 포함하는 것을 특징으로 하는 RF 수신기.
2. 제 1 항에 있어서,

   상기 각 증폭기는, 상기 RSSI로부터 출력된 다중 비트 신호에 의해 디제너레이션 저항(degeneration resistor) 값이 조절되는 저항 어레이를 포함하는 차동 증폭기로 구현되는 것을 특징으로 하는 RF 수신기.
3. 제 2 항에 있어서,

   상기 저항 어레이는,

   직렬 연결된 다수의 저항; 및

   상기 RSSI로부터 출력된 다중 비트 신호에 의해 각각 제어되고, 상기 각 저항의 각 단자에 연결된 다수의 스위치 수단을 포함하는 것을 특징으로 하는 RF 수신기.
4. 제 1 항에 있어서,

   상기 RSSI는,

   상기 리미터의 입력 신호의 크기를 추출하는 정류기;

   상기 정류기로부터 추출된 값을 다수의 기준 값과 각각 비교하는 다수의 비교수단; 및

   상기 다수의 비교수단으로부터 출력된 결과 값을 이용하여 상기 다중 비트 신호를 출력하는 인코더를 포함하는 것을 특징으로 하는 RF 수신기.